CN101919186A - 用于可变速率复合比特流的电信复用器 - Google Patents

Abstract

一种用于将来自根据准同步数字体系(PDH)标准配置的多个业务信道的信息复用和解复用成传输到电信接口(140)和从电信接口(140)传输的复合信号的复用器/解复用器(MUX/DEMUX)系统。PDH业务接口(112)接收来自多个PDH信道的PDH信道信号，并且比特管道接口(118)接收作为分组数据流传输的比特管道业务。复合信号生成模块和接口(124)随后创建、输出和接收单个复合串行数据流，其在单个复合格式中包括来自接收的PDH信道信号的信息以及分组数据流。比特管道业务的速率可按照复合速率的函数来自适应调制。

Description

用于可变速率复合比特流的电信复用器

技术领域

本发明涉及用于在支持不同格式化协议的多信道通信系统中使用的复用器。

背景技术

不断更有效地使用信道带宽是电信系统永不停止的目标。从通过铜线的模拟信号到数字无线和光纤网络，技术在演进，带宽也是如此，并且因此问题的挑战和机遇也是如此。

一个此类挑战来源于使用中的不同传输协议和标准。例如，一些协议(如以太网)指定异步传送，而例如同步数字体系(SDH)和同步光网络(SONET)标准的其它协议依赖严密的同步。还有的其它系统根据准同步(源于希腊语plesio+chronos，意思是“时间上相近”)数字体系(PDH)标准来设计，其中，电信系统的不同部分几乎是同步的，也就是说，在某个预定的可接受偏差内是同步的。

这些标准共同之处是每个标准将数据(包括话音数据)的传送指定为具有固定成帧格式的一系列“帧”。一些广泛的格式通常指明为T1(主要在北美和亚洲部分地区使用)、更快的E1(2.048Mbit/s PDH串行比特流)、E2和E3(34.368Mbit/s PDH串行比特流)格式(在欧洲和全球其它的大部分地方使用)及主要存在于日本的一些其它格式。但这种情形导致的一个结果是根据这些成帧格式的任何一个格式，在单个帧结构中组合例如PDH和以太网业务是不可行的。

减轻此问题的一些尝试本身是更新标准的部分。例如，国际电信联盟(ITU-T)的电信标准部在ITU-T Rec.G.742中指定了用于将四个E1复用成单个E2的标准，在ITU-T Rec.G.751中指定了用于将四个E2复用成单个E3的标准。按照定义，这两个标准均对能通过复合速率传送的E1或E2的数量设置了限制。

2003年2月20日公布的名称为“Integrated Ethernet andPDH/SDH/SONET Communication System”的美国公布的专利申请2003/0035445 A1公开了一种用于从以太网单元使用时分复用(TDM)技术来传递以太网和PDH/SDH/SONET数据的通信系统。此系统的一个缺陷在于它预先假设了以太网单元和收发信机并且在分组接口上只有以太网业务。

2005年7月11日以Torma等人的名义公告的名称为“Multiplexingin a PDH Telecommunications Network”的美国专利7075952指定了一种用于复用“来自其中多个PCM信号构成第一业务源并且多个分组数据流构成第二业务源的组的至少一个业务源”的方法。该公开的方法专门旨在用于通过PDH网络来传输异步传输模式(ATM)业务。此方法的一个缺点是在第一接口上，它在脉冲编码调制(PCM)的级别以较粗的粒度来操作，其可能低到64Kbit/s，而不是2.048Mbit/s或甚至只有1.544Mbit/s。另一个缺点是它要求每个PCM信号配置和分配到帧的特定部分；对于大的帧，这导致大量的配置数据。

这两种已知系统的另一缺陷是它们未提供对于自适应调制的可能性，也就是说，在帧结构未重新配置的情况下，分组流上的速率不能改变。这种灵活性的缺乏能导致业务的不必要丢失。

发明内容

本发明提供一种用于将来自根据准同步数字体系(PDH)标准配置的多个业务信道的信息复用和解复用成传输到电信接口(140)和从电信接口(140)传输的复合信号的复用器/解复用器(MUX/DEMUX)系统。PDH业务接口接收来自多个PDH信道的PDH信道信号，PDH信道在数量上可大于四。比特管道接口接收比特管道业务数据流。复合信号生成模块和接口输出和接收单个复合串行数据流，其在单复合格式中包括来自所接收的PDH信道信号的信息以及分组数据流。

在一个实施例中，MUX/DEMUX系统包括MUX帧控制器、为MUX帧控制器生成帧同步的帧同步生成器以及存储帧格式描述的至少一个帧格式存储器。

在其中比特管道业务具有可变速率的情况中，MUX帧控制器感测复合串行数据流的速率中的改变，并因此相应地改变可变速率比特管道的容量，但不改变复合串行数据流的帧结构，由此自适应调制复合串行数据流。

多个PDH信道可根据E1、E2或E3标准来配置，并且比特管道业务数据流可包括作为分组来传输的数据，如以太网业务，或根据同步数字体系(SDH)协议来传输的数据。

每个帧格式描述可包括用于提交的数据(committed data)的第一部分和用于任何未提交的数据(uncommitted data)的第二部分。复合信号生成模块和接口可通过从帧格式存储器按顺序读取帧格式描述，由此对单个复合串行数据流交替读取和添加第一和第二部分，从而生成单个复合串行数据流。在一个实施例中，第一部分每个存储根据E1标准的数据。

MUX/DEMUX系统可包括在电信系统中，而在电信系统中基本节点创建多个业务信道。MUX/DEMUX随后从基本节点接收要复用的信号，并将它们输出到例如无线(无线电)装置的电信接口。

根据有经验的电信工程师将理解的设计选择，本发明的不同实施例的不同方面提供各种优点，其中的一些优点包括：

统称为“平坦MUX(Flat MUX)”的复用器/解复用器是无体系的，使得它能使用单个MUX/DEMUX结构来复用和解复用信号。

来自根据不同标准的不同信号源的数据可以在“矩阵”表示(行，列)中存储在至少一个格式存储器中，并且提交和未提交的数据逐行交替传送。这消除了现有技术中发现的下的需要：将所有提交的数据作为块来传送，其后跟随所有提交的数据作为块传送。此结构的一个结果是用户能逐渐从PDH标准切换到基于分组的标准(以太网、SDH等)而无需替换或重新配置硬件。

用于将几个E1复用成复合速率的现有技术标准化MUX受限于固定帧格式。例如，根据在ITU-T标准G.742中指定的E1到E2复用方案的PDH MUX指定用于将四个E1信道复用成一个E2信道的格式。然而，平坦MUX更灵活，并且对它能复用成单个复合信号的E1和E3的数量不设置理论限制。E1和E3的任何组合也是可能的，并且可能添加和减少E1和E3的数量而不干扰已经存在的E1和E3上的业务。

平坦MUX还可使得在复合信号中包括可变速率比特管道成为可能。

平坦MUX支持自适应调制，使得如果复合速率改变，则比特管道速率将跟随复合速率，以便复合有效负载得到高效的利用。

而且，此自适应能力一般能够实现而不引入比特错误。类似地，至少相对于不受重新分配影响的PDH信道，在PDH信道与比特管道之间用户带宽的重新分配期间还减少或消除了比特错误。

控制信息可在专用信道上传输以避免对此利用的不利影响。平坦MUX还是特别容错的。

平坦MUX还可降低复合速率与MUX成帧速率之间频率差所造成的PDH速率上引入的本征抖动和漂移的影响。

平坦MUX具有简单的设计，这降低了逻辑消耗。而且，MUX(详细讨论其一个示范实施例)易于适应例如ANSI标准。

附图说明

图1是示出根据本发明的一个实施例的复用器/解复用器(MUX/DEMUX)块的框图。

图2示出复合接口的一个示例。

图3示出用于复合速率数据的适合的时序型式的一个示例。

图4示出根据本发明的一个实施例的平坦MUX控制器的一个示例的通用结构。

图5示出能实现TX小数分频器的逻辑的一个示例。

图6是用于复合时钟的输出时序的一个示例。

图7示出在本发明的一个实施例中用于实现帧同步生成的逻辑的一个示例。

图8示出在系统时钟与传送(TX)时钟之间有异步关系的相位计数器。

图9示出其中TX时钟与系统时钟相同的情况下的相位计数器。

图10示出帧同步相位计数器的一个示例的结构。

图11是相位计数器的状态机结构的图。

图12示出MUX帧控制状态机的一个示例。

图13示出多帧格式和填充控制。

图14示出用于填充和去填充(unstuff)接口操作的MUX控制输出时序的一个示例。

图15示出DEMUX帧控制状态机。

图16示出用于填充和去填充接口操作的DEMUX控制输出时序。

图17示出用于一对格式存储器的任一存储器的选择性调度的结构。

图18示出格式存储器端口。

图19示出帧报头存储器的配置的一个示例。

图20示出用于未提交的数据的格式存储器的配置的一个示例。

图21示出MUX数据路径延迟。

图22示出DEMUX数据路径延迟。

图23示出Wishbone块的组件。

图24和25分别示出用于Wishbone块的单次读和单次写时序图的一个示例。

具体实施方式

为了简明的缘故，根据本发明并在此公开的系统和方法称为“平坦MUX”，因为它是无体系的，并且能直接将几个E类型的信道和/或可配置数量的PDH信道复用和解复用成单个复合串行比特流，同时也通过使用部分复合带宽，使用于分组业务的种类的可变比特管道成为可能。

平坦MUX当然并非旨在孤立存在，而是整个电信系统的一个特别有效的组件，其适应不同的信道技术和成帧格式。

为下面示出和讨论的本发明的实施例的各种方面给出几个数值。这些只是一个可行实现的示例，并且能由有经验的电信系统设计人员根据给定实现的需要来变化。这甚至适用于平坦MUX配置成处理的PDH信道的数量：本发明的一个优点是平坦MUX实际上对它能处理的PDH信道的数量无理论限制。例如，在一个设计规范中，本发明的一实施例能针对单个基本电信节点支持至少72个E1或96个DS1(另一种已知成帧结构)和至少四个E3或2个DS3。

图1是示出根据本发明的一个实施例的复用器/解复用器(MUX/DEMUX)块100以及到各种外部组件的接口的框图。在图1中，这些以它们传输的信号命名的接口是：

110：D控制信道(DCC)

112：PDH业务

114：网络同步

116：同步状态消息(SSM)

118：比特管道信号

120：处理器接口(PIF)

122：H控制信道(HCC)

124：复合信号接口

这些各种接口优选是同向的，也就是说在两个方向中均传递数据和时钟信号。PDH接口优选是面向比特的。虽然未明确示出，但在复合输入124上检测到成帧丢失(LOF)信号时，优选在出自单元100的DEMUX电路的PDH业务端口上生成警报指示信号(AIS)。AIS优选可在其中实现本发明的任何网络的同步速率和本地振荡器之间选择。

示出的基本节点(在线条150的左侧示出)可包括至少一个TDM交换器160，该交换器经接口110-116与MUX/DEMUX单元通信。在D控制信道110接口与TDM交换器160之间，插入了用于速率自适应的一个另外但典型的标志填充块170。

点到点块180是用于比特管道的数据的源。PtP块180与比特管道接口118之间的通信通常将是对于时序信息和I/O数据都必需的。在一个指定的设计实现中，为接收(RX)输入数据和传送(TX)数据均构建了16比特数据。反向时钟(指向附属设备的传送的两个方向均具有时序信号)被指定为RX输入时钟，并且同向时钟(具有相同源的时钟和数据)被指定为TX输出时钟。

对于RX和TX两种比特管道速率，串行或并行接口被指定为通过信号发送比特管道速率，并且还改变为到PtP块180的该速率。这些速率可以任何已知方式计算为用于比特管道的PDH列的数量的函数。

还包括了确认信号(ACK)以指示PtP块检测到速率改变以及指示各种警报状态和成帧丢失(LOF)的常规信号。当在复合输入124上检测到LOF时，警报被发出到PtP块180。

用于传输控制信息和同步信息的一些信道通常也将需要：控制信道用于通过选取的电信链路来发送控制信息。同步信号一般将包括像SSM的指示同步信号的质量的信号和用于在无同步载体可用的情况下将同步从链路的一侧传输到另一侧的网络同步信号。因此，根据用于本发明的一实施例的规范，平坦MUX还支持至少以下各种信道的传输：

·针对每第七支流具有64kbit/s的最小总容量(E1/DS1)的基本节点操作的两个数据信道网络(DCN)信道。接口是面向比特的，在TX和RX方向上均有时钟和数据。反向时序在TX方向中指定，即，MUX 100判定时序。标志填充(参见组件170)因而用于进入DCN信道与MUX速率之间及DEMUX速率与标称外出DCN信道速率之间的速率调整。

·具有针对内含的调制解调器应用(示为“无碰撞交换器(hitless switch)”142)的大约64kbit/s总容量的两个HCC信道。应用到MUX的时序优选也是反向的。

·针对基本节点的SSM传播信号，其一个示例是MUX 100与TDM交换器160之间的4比特宽SSM接口116。

·针对基本节点的网络信号传播信道；这可使用能够是单比特的接口114来实现。

单个复合接口124可针对无线(无线电)接口140内的“无碰撞交换器”调制解调器应用或装置来实现-本发明的上下文是电信，因此，复用和解复用的信号旨在用于某一电信装置。正如本领域中完全理解的，“无碰撞交换器”是能在不同信道、格式等之间(取决于上下文)交换而不会在信号时序、相位、幅度等(同样取决于上下文)中引发或经历任何显著改变的装置。

这种情况下，来自MUX 100的输出复合速率可源于调制解调器应用，也就是说，在优选是字节接口的无线电接口上存在自适应调制的情况下，优选使用反向时序，因为复合速率可突然改变(虽然它通常在预定步骤中改变)。

本发明的一个实施例还允许自适应调制速率改变。在此类实现中，接口124还必须提供有用于为此类改变使MUX 100做好准备的某一信号。这可实现为一比特串行接口，其中，速率和改变信息连续编码到串行比特流中。图2示出复合接口的一个示例，并且图3示出用于复合速率数据的适合时序型式的一个示例。在此示出的示例中，复合速率(CompRate)接口可由串行时钟和数据组成，其中，串行比特流包括具有帧对齐字(FAW)、指示频率应是什么的频率字段、以及终止字段以便能检测和避免错误帧对齐的帧结束(EOF)字段的帧。

现在将解释本发明的一个实施例的一些更多细节，特别是平坦MUX控制器。作为普遍情况，平坦MUX控制器是MUX和DEMUX帧格式解析器和调度器。控制器还包括帧同步生成器(FSG)和保存帧格式描述的至少一个帧格式存储器。TX输入和RX输出包括例如E1、E3和PtP数据的数据业务信道以及如DCC和HCC的服务信道。TX输出和RX输入来往于无线电接口的复合字节流。这些组件在图1和2中概要示出。

图4示出根据本发明的一个实施例的平坦MUX控制器300的一个示例的通用结构。正如能见到的，平坦MUX控制器块300的此示例由分别和相关联的格式存储器312、322(备选在各种图形中分别标记的格式存储器A和B)一起的MUX和DEMUX帧控制块310和320组成。帧同步生成器330生成用于MUX帧控制器的帧同步。这些块经Wishbone总线接口340配置和控制，该接口是已知的接口。

通用结构

在此示例中，在平坦MUX控制块中有四个时钟域，它们在图4中通过相应的虚线来划界：

1)系统时钟(clk_sys)；

2)用于MUX传送结构的TX复合时钟(clk_tx_comp)；

3)用于DEMUX接收结构的RX复合时钟(clk_rx_comp)；以及

4)Wishbone接口时钟(clk_wb)。

TX小数分频器

可包括TX小数分频器以用于生成用于各种时钟信号的时间基准。适合的小数分频器的一个示例是数字控制的振荡器，其函数能表征如下：

其中，通过在系统时钟速率f_sys在分子中累加，创建输出频率f_out。如果累加值(accumulator)(分母)变得等于或大于分母的值，则从累加值减去分母的值，并且在一个系统时钟期期间设置时钟使能脉冲。

图5示出能实现TX小数分频器的逻辑的一个示例。正如能见到的，当累加值大于N+D/2时，生成逆时钟使能脉冲。分子加到被除的分母以补偿累加值中加上的偏移。多帧脉冲将分子加载到累加值寄存器中，这在帧脉冲与Tx时钟使能信号之间产生了时间中的可预测关系。

接口

表1中给出了用于所示TX小数分频器的信号接口的示例：

表1

随后可从时钟使能脉冲生成复合时钟。图6中示出输出时序的示例。

帧同步生成(FSG)

在本发明的一个实施例中，传送器中的帧同步生成器330生成并使用三个同步信号(sync)以确保适当的帧时序：1)多帧同步(mfs)；帧同步(fs)；及3)子帧同步(sfs)。这些同步可从调制解调器142传送器的系统频率来生成，并因此与其相关。

所示帧同步生成包括如图7中所示的示例逻辑中示出的五个计数器431-435。这些计数器可加载有来自Wishbone接口的计数器值，这实现使用非对称帧结构的一定灵活性，其中子帧可以是不同长度的。每多帧的帧的数量也是寄存器控制的。计数器可在重置时全部加载，并且在系统时钟重置信号释放时生成的脉冲可用作开始信号。

所示计数器结构还生成如图7中所示的多帧脉冲和帧脉冲。这些信号可以是一个系统时钟脉冲，并且用于同步系统时钟域中的数据。

帧报头包含用于在接收器中重新对齐系统时钟和复合接收时钟的相位关系的相位字段。相位计数器对上面的帧脉冲和(例如)复合传送时钟的正边沿之间完成的系统时钟期的数量进行计数。这些关系在图8和图9中示出，图8示出在系统时钟与TX时钟之间具有异步关系的相位计数器，并且图9示出当TX时钟与系统时钟相同时的相位计数器。

传送器复合时钟和系统时钟可视为相互异步。相位关系值可例如通过系统时钟域中的计数器702来计算并随后传输到传送器时钟域。

使用例如图10中所示的结构，帧脉冲可用于同步地重置计数器。帧脉冲随后也可激活状态机700(也参见图11)，状态机可用于创建到采样和保持(sample-and-hold)寄存器的时钟使能脉冲。

TX时钟反馈环寄存器可用于生成在TX复合时钟速率改变值的信号。XOR门710生成与系统时钟同步的TX时钟使能信号tx_en。如图11中所示，此脉冲根据状态机被用于返回空闲状态并且用于发出时钟使能脉冲。随后，时钟使能信号还传输到TX时钟域，并在那里用作用于相位寄存器的时钟使能信号。相位值奇偶校验使用任何已知的逻辑720来计算，并作为任何预定比特相加。

接口

表2中描述了用于帧同步生成块的信号接口的示例：

表2

MUX帧控制

帧控制块包含具有同步和帧存储器格式输入的状态机。帧解析器输入可以与帧同步信号相同，并且帧的格式描述和主体大小具有NROWS行和NCOLS列。图12中示出状态机的一个示例的功能描述。

图12是组合的流程图和状态图，图中参数的含意是直观的或者在各种表中定义。不过，为方便起见，使用的缩写是：

mfs：多帧同步

mem_en        存储器使能(“_en”一般指示“使能”)

fs：          帧同步

fr_cnt：      帧计数器

+＝1：        增量

sfr cnt：     子帧计数器

format_mem：  格式存储器

format_flag： 格式标志

stuff_en：    使能填充

sfs：         子帧同步

addr：        地址

header_addr： 报头地址

header_end    帧报头的结束？

body_end      帧主体的结束？

uncom：       未提交？

ncols：       列数量

众所周知，指示给定条件的逻辑状态的选择(高或“1”相对于低或“0”)是设计选择。动作在方括号(“[]”)中示出。图12所示的状态转变和相关动作如下：

A：mfs＝1[mem_en＝1]

B：mfs＝0 & fs＝1 [fr_cnt +＝1] [sfr_cnt＝0] [format_mem＝format_flag][stuff_en＝true]

C：mfs＝1 [fr_cnt＝0] [sfr_cnt＝0] [format_mem＝format_flag] [stuff_en＝true]

D：mfs＝0 & fs＝0 & sfs＝1 [addr＝header_addr] [sfr_cnt+＝1]

E：header_end＝1 & body_end＝1 & uncom＝0

F：header_end＝0 [addr＝header_addr]

G：header_end＝1 [addr＝header_addr]

H：header_end＝1 & ncols＝0

I：header_end＝1 [addr＝body_addr]

J：body_end＝1 uncom＞0

K：header_end＝1 & ncols＝0 & uncom＝0

L：header_end＝1 & body_end＝1 & uncom＝0

M：body_end＝1

N：uncom_end＝1

帧描述分为三部分：报头、主体和未提交的数据。帧格式在记录中表述，使得每个格式记录激活对应的源并使得数据路径MUX能够形成复合数据流。

状态机在每个复合时钟周期步进以构成复合帧格式。机器空闲在重置状态中，直到第一多帧同步。随后，启用格式存储器以用于读取。

有两个帧索引计数器，它们一起用于在每个新子帧的开始处设置开始地址。子帧计数器对每个新子帧同步增加，并且在帧同步或多帧同步时重置。帧同步对每个帧同步增加，并且由多帧同步重置。这些计数器用于索引用于当前帧和子帧的格式存储器的开始地址。

帧报头

帧以强制的帧对齐字和相位信息开始。然而，在任何多帧同步、帧同步或子帧同步插入复合流的第一数据是LPAD寄存器值。此字节属于以前的子帧但通常应始终插入FAW以前的流中。

报头格式存储器包含剩余报头信息的记录，并且这些记录被读取和执行直到对该报头到达结束标志。在每个时钟周期读取和分析报头记录，但DCC或HCC记录除外，因为这些记录包含长度字段，这将对于对应数量的周期抑制报头地址计数器。在报头只包括强制字段的情况中，跳过常规报头解析，并且帧解析器继续移到下一格式描述。解析器允许转到主体数据、未提交的PtP数据或填充。

帧主体

主体格式描述包含有关支流端口、AIS或PtP端口要分发数据的顺序、是否允许填充的信息以及有关要在列中包含数据的字节(例如，行)的多少的信息。(剩余行可包含填充。)

填充过程可在多帧周期上执行。填充通过使两个信号(填充控制和填充位置)有效来执行。使填充控制信号有效指示支流端口在数据流中插入填充控制信息。使填充位置信号有效通知支流可插入填充。

图13示出多帧格式和填充控制，其中，示出K个帧F(0)、...、F(K-2)、F(K-1)以及用于帧填充控制和位置的时序图。在图13中，“C”指示填充控制，“P”指示填充位置。

用于E1支流端口的填充控制信号在多帧中的所有帧(除了最后的帧)中的第一行期间使得有效。以类似方式，填充位置信号在多帧中的最后帧的第一行期间使得有效。随后，如果帧格式不允许用于相应支流端口的填充，则在这些间隔期间使填充控制和位置信号无效。

有效列和行的数量分别由NCOLS和NROWS输入来指示。列的数量可根据物理模式信号PHY_MODE的值来变化。列计数器可用于索引格式存储器位置，直到完成整行，随之重置列计数器，并且行计数器增加。随后，解析主体记录，直到行计数器等于NROWS输入。有效的转变是到未提交的数据或填充。

未提交的数据

格式存储器312的未提交的数据部分可用于包含有关要从PtP总线发送的另外字节的数量的信息。

填充

用于每个子帧的最后状态是填充状态，其中，输出被填充有PAD寄存器值，直到这些同步之一重新启动帧解析器。同步因此被视为同步的中断。注意，帧同步中断帧解析器而不考虑当前状态以保持帧同步。

帧对齐字(FAW)和格式存储器切换

随后的帧或多帧的开始由FAW0和FAW1组合来确定，例如，根据表3，其中0＝寄存器型式，并且1＝逆转(inverted)。FAW编码还允许在两个示出的格式存储器312、322之间进行立即的帧格式切换。通过改变FAW型式和解析器在格式存储器之间切换，可在帧同步或多帧同步指示格式改变。对于子帧，帧格式可不改变。

表3

PtP业务

PtP业务可作为帧主体的部分或作为未提交的数据或两者的组合来发送。帧主体格式描述可包括用于PtP业务的列记录和有关该列中字节数量的信息。通常，不允许对PtP业务进行填充，因此，可丢弃此信息比特。

PtP总线要求作为用于每个子帧的未提交的数据和在主体中发送的字节数量的估计。此值是动态的，并且将随格式规范而变化。主体中PtP字节的数量可在每个新帧的开始的第一行期间估计，并且此值将对帧的其余部分是固定的。未提交的数据字节的数量可分别在每个新子帧的开始加到此数量。容量可根据以下公式来估计：

在此示例中，容量估计输出可以是具有2048kbit/s的分辨率的8比特无符号值。

接口

表4中定义了合适的信号接口的示例：

表4

图14中示出输出信号时序。这种情况下的时钟假设为快于复合时钟，并且时钟使能因此仅在每第六个时钟周期活动。另一时钟情形是在时钟与复合时钟相同时。这种情况下，将始终使时钟使能有效。

DEMUX帧控制

DEMUX帧控制块实现具有同步和帧存储器格式输入的状态机。图15中示出状态机的功能描述。类似于图12，图15所示的状态转变如下：

A：ais_on＝1 [ais_en＝1](ais：警报指示信号)

B：locked＝0

C：mfs＝0 & fs＝1 [fr_cnt+＝1] [sfr_cnt＝0] [format_mem＝format_flag][stuff_en＝true]

D：mfs＝1 [fr_cnt＝0] [sfr_cnt＝0] [format_mem＝format_flag] [stuff_en＝true]

E：locked＝1 & mfs＝1 [mem_en＝1] [ais_en＝0]

F：mfs＝0 & fs＝0 & sfs＝1 [addr＝header_addr] [sfr_cnt+＝1]

G：header_end＝1 & body_end＝1 & uncom＝0

H：header_end＝0 [addr＝header_addr]

I：header_end＝1 [addr＝header_addr]

J：header_end＝1 & ncols＝0

K：header_end＝1 [addr＝body_addr]

L：body_end＝1 uncom＞0

M：header_end＝1 & ncols＝0 & uncom＝0

N：header_end＝1 & body_end＝1 & uncom＝0

O：body_end＝1

P：uncom_end＝1

DEMUX帧控制器以与MUX帧控制器相同的方式仲裁进入的帧数据，不同之处在于无线电保护开关(RPS)块以任何合适的方式将帧对齐和相位信息字节解码。RPS块因此供应用于启用帧解析器的锁定指示和帧同步。锁定的信号用作同步有效指示符。无论何时使锁定的信号无效，帧解析器均重置到空闲状态。

当状态机是空闲状态并且使AIS_on寄存(registry)信号有效时，使AIS使能信号有效。AIS使能信号将支流设置在AIS模式中。AIS使能信号还可经选取的寄存比特随时施加。

来自RPS的帧同步伴有帧格式存储器信号。此信号在帧同步采样，并且在此点可切换到格式存储器312、322中当前为非活动的任一存储器。

接口

表5中定义了合适的信号接口的一个示例：

表5

用于DEMUX控制块的合适的输出信号时序的一个示例在图16中示出，并且基本上与用于MUX控制的时序相同：在此情况下，时钟被假设为比复合时钟更快，并且时钟使能因此仅在每第六个时钟周期活动。另一时钟情形是在时钟与复合时钟相同时。这种情况下，将始终使时钟使能有效。

格式存储器

在所示实施例中，每个格式存储器312、322包含帧格式和构造信息。因此，有两个相同的存储体(memory bank)，其中，可存储两种不同的帧格式；参见图17。在图17中，标示为Wishbone或W的存储器区域和组件在Wishbone时钟的域中；标记为M的那些存储器区域和组件在Tx时钟的域中；以及标记为D的那些存储器区域和组件在Rx时钟的域中。

具有多个格式存储器的一个优点是这允许在新帧的开始时进行动态帧格式切换。帧格式可经Wishbone接口340存储在存储器中，通过该接口它们也可被读取。

每个格式存储器优选在MUX与DEMUX之间共享。这暗示着要求三端口异步存储器。然而，所示实现使两个双端口块RAM存储器装成三端口存储器。在所示示例中，Wishbone接口340是对存储器312、322写的唯一接口，并且可使用相同的芯片选择同时对两个存储器写。然而，如图18所示，Wishbone接口上的读取数据端口只需要包含来自MUX存储器的数据。在图18中，标记为M的存储器区域在Tx时钟的域中；标记为D的那些存储器区域在Rx时钟的域中；以及剩余区域和组件(包括Wishbone和标记为W的区域)在Wishbone时钟的域中。

如图所示，在MUX和DEMUX端口接口上存在所有块RAM地址和数据输出。这实现同时访问，其在报头极小或者必需确定在子帧主体的结束处未提交的数据的量时被要求。每个存储器312、322可提供有奇偶校验编码器和解码器(未示出)，以便在检测到奇偶校验错误时使到Wishbone块340的中断有效。

报头存储器

报头存储器，即，用于存储帧报头的存储器地址空间，包含报头的信息(强制的FAW和PHASW记录除外)。该存储器例如可以是512x18比特，其中，出自18比特的2个比特用于奇偶校验。存储器可分成八个64x16比特区，每个区与多帧中对应的帧相关联。每个区因此随后可分成报头记录的四个16x16比特区域，其中区域对应于该帧中的子帧。图19示出一个可能的报头存储器配置。

优选为每个存储器提供某一形式的奇偶校验保护，以便奇偶校验比特在两个读取端口的任一端口上在存储器读取时解码并且在存储器写入时编码。随后，当任一存储器检测到奇偶校验错误时可使中断有效。

主体存储器

主体存储器即用于存储帧主体的存储器地址空间，其可以是例如256x18比特，具有例如两个奇偶校验比特。主体存储器包含用于帧主体的列记录，并且每个记录声明支流端口、该列中字节的有效数量以及填充使能标志。在设置填充使能标志时，可在该列中插入填充。当超过字节的有效数量时，插入来自PAD寄存器的填充字节而不是数据。如对于报头存储器一样，一个或多个奇偶校验比特可在两个读取端口的任一端口上在存储器读取时解码并在存储器写入时编码。随后，当任一存储器312、322检测到奇偶校验错误时可使中断有效。

未提交的数据存储器

未提交的数据存储器是用于存储未提交的数据的存储地址空间，其可以是例如128x12比特，包括至少一个奇偶校验比特。此存储器部分可使用与报头存储器相同的构造，具有帧区和子帧区域。每个区域可包含几个字段，例如，四个字段，每个物理模式一个字段。图20示出用于未提交的数据格式信息的一种可能的存储器配置。如前所述，可布置奇偶校验，使得任一存储器312、322检测到错误。

接口

表6中定义了合适的信号接口的一个示例：

表6

MUX数据路径

如图21所示，MUX数据路径包括用于业务数据“业务”、DCC、PtP数据和填充的更大MUX/DEMUX块100内的MUX 1810。此数据可在扰码器1800中加扰。第二MUX 1820插入帧对齐字faw0、faw1、子帧对齐字sfaw以及最后的填充字节lpad。MUX控制器请求来自各种数据源的数据，并将MUX 1810、1820设置在正确的状态中以构成复合输出数据。HCC数据在主数据流与冗余数据流之间的分割点之后和当添加HCC时在MUX数据路径之后的单独MUX 1830中插入。

扰码器

优选地包括扰码器1840以改进数据流的频谱。然而，一些数据字段在它们用于接收器中的同步时可不加扰；因此，这些字节在扰码器后添加。扰码器优选在这些字段的插入期间暂停以保持扰码器和随后的解扰器同步。多帧同步将扰码器重置为其初始状态。

根据电信系统设计人员将公知的准则，扰码器1840可实现任何已知算法。在本发明的一个实施例中，扰码器1840有三个可选多项式：

x²³+x¹⁸+1；

x²⁰+x¹⁷+1；以及

x¹⁵+x¹⁴+1，并且也可能简单地通过将扰码器选择设为0而一起绕过扰码器/解扰器。扰码器和解扰器能使用相同的实现。此类多项式的逻辑实现很好理解。

接口

根据本发明的一个实施例的一种设计规范，用于MUX数据路径块的信号接口如表7中所示：

表7

DEMUX数据路径

如图22所示，DEMUX 370包括解扰器2240和输出寄存器2250；正如有经验的电信工程师将理解的，这些组件的名称也指示它们的功能。

接口

根据上述相同的设计规范，用于DEMUX数据路径块的信号接口在表8中示出：

表8

Wishbone

如图23所示，Wishbone块340终止Wishbone接口信号。该块包含到格式存储器312、322的接口(示为地址解码器2320)和寄存器组2310。

地址解码器块2320创建应用到寄存器组2310和格式存储器312(A)与322(B)的芯片选择信号。解码器块2310也在适当的时间生成总线终止信号ack_o和err_o。由于数据输出总线的寄存器计时，读访问将添加等待状态，但写访问将不要求任何等待状态。

通过Wishbone时钟，可对地址解码器2320、格式存储器A和B以及寄存器组2310计时。注意，一旦平坦MUX设立完成，从寄存器组2310到各种下游控制块的大多数信号便是静态的。

表9示出描述根据本发明的一个实施例的一种设计规范的Wishbone块340的某些方面的数据表。

表9

表10示出用于Wishbone块的接口信号的示例。

表10

图24和25分别示出用于Wishbone块370的单次读和单次写时序图的一个示例。

表11列出在本发明的一个实施例的外部接口中包括的各种信号。如同上面包括的几个其它表一样，不必为理解本发明的任何方面而具有对此表11中所列的大多数信号的全面描述。另一方面，电信工程师通过结合信号传递进入或出自的组件来考虑这些信号，将对本发明的一个实现的一个特定指定设计的一些方面获得一定的了解。因此，只为完整性的缘故而在此处包括表11。当然，数字信号宽度(以比特表示)、指示各种状态的选取值(如0或1)、奇偶校验比特的数量等全部是设计选择，其可根据本发明的任何给定实现的需要而变化。

表11

本发明的一些有利特征包括：

上述平坦MUX与现有技术相比有几个优点，其中的一些或所有优点可在本发明的任何特定选取的配置中实现。如已经提到的，平坦MUX是无体系的，它能使用单个MUX/DEMUX结构来复用和解复用信号。

在上面主要讨论的本发明的实施例中，来自根据不同标准的不同信号源的数据可在“矩阵”表示(行，列)中存储在至少一个格式存储器中。每“行”包括提交和未提交的数据(如果有)，并且数据逐行传送。换而言之，提交和未提交的数据交替传送。这消除了现有技术中发现的以下需要：将所有提交的数据作为块传送，其后跟随所有提交的数据作为块传送。此结构的一个结果是用户能逐渐从PDH标准切换到基于分组的标准(以太网、SDH等)而无需替换或重新配置硬件。

用于将几个E1复用成复合速率的现有技术标准化MUX受限于固定帧格式。例如，根据ITU-T标准G.742中指定的E1到E2复用方案的PDH MUX指定用于将四个E1信道复用成一个E2信道的格式。然而，根据本发明的平坦MUX灵活得多，并且对它能复用成单个复合信号的E1和E3数量不设置理论限制。E1和E3的任何组合也是可能的，并且可能添加和减少E1和E3的数量而不干扰已经存在的E1和E3上的业务。

本发明的另一独特的特征是使得在复合信号中包括可变速率比特管道成为可能。

一个另外的优点是平坦MUX支持自适应调制，使得如果复合速率改变，则比特管道速率将跟随复合速率，以便复合有效负载得到最高效的利用。

而且，此自适应能力一般能够实现而不引入比特错误。类似地，至少相对于不受重新分配影响的PDH信道，在PDH信道与比特管道之间用户带宽的重新分配期间还减少或消除了比特错误。

注意，控制信息可在专用信道上传输以避免对此利用的不利影响。平坦MUX还是特别容错的-填充控制可经设计使得在某些条件下容忍大约50个随机分布的错误。

平坦MUX也降低了复合速率与MUX成帧速率之间的频率差所造成的PDH速率上引入的本征抖动和漂移的影响。

还要注意的是，MUX本身的所示实施例能携带SSM信息。

所示MUX具有简单的设计，这降低了逻辑消耗。而且，MUX(上面只详细讨论了其一个示范实施例)易于适应例如ANSI标准。

Claims (26)

1.一种用于将来自根据准同步数字体系(PDH)标准配置的多个业务信道的信息复用和解复用成传输到电信接口(140)和从电信接口(140)传输的复合信号的复用器/解复用器(MUX/DEMUX)系统，特征在于：

PDH业务接口(112)，接收来自多个PDH信道的PDH信道信号；

比特管道接口(118)，接收比特管道业务数据流；

复合信号生成模块和接口(124)，输出和接收单个复合串行数据流，所述单个复合串行数据流在单个复合格式中包括来自所接收的PDH信道信号的信息以及所述比特管道业务流。

2.如权利要求1所述的系统，特征还在于所述比特管道业务具有可变速率。

3.如权利要求2所述的系统，特征还在于：

MUX帧控制器(310)；

帧同步生成器(330)，生成用于所述MUX帧控制器的帧同步；

至少一个帧格式存储器(312，322)，存储帧格式描述；

所述MUX帧控制器感测所述复合串行数据流的速率中的改变，并因此相应地改变所述可变速率比特管道的容量，但不改变所述复合串行数据流的帧结构，由此自适应调制所述复合串行数据流。

4.如权利要求1所述的系统，特征在于所述多个PDH信道包括多于四个PDH信道。

5.如权利要求4所述的系统，特征在于所述多个PDH信道根据E1、E2或E3标准来配置。

6.如权利要求1所述的系统，特征在于所述比特管道业务数据流包括作为分组来传输的数据。

7.如权利要求6所述的系统，特征在于所述比特管道业务数据流包括根据以太网分组成帧标准来传输的数据。

8.如权利要求1所述的系统，特征在于所述比特管道业务数据流包括根据同步数字体系(SDH)协议来传输的数据。

9.如权利要求1所述的系统，特征还在于：

存储帧格式描述的至少一个帧格式存储器(312，322)，每个帧格式描述包括用于提交的数据的第一部分和用于任何未提交的数据的第二部分；

所述复合信号生成模块和接口(124)通过从所述帧格式存储器按顺序读取所述帧格式描述，由此对所述单个复合串行数据流交替读取和添加所述第一和第二部分，从而生成所述单个复合串行数据流。

10.如权利要求9所述的系统，特征还在于所述第一部分每个存储根据E1标准的数据。

11.一种用于将来自根据准同步数字体系(PDH)标准配置的多个业务信道的信息复用和解复用(MUX/DEMUX)成传输到电信接口(140)和从电信接口(140)传输的复合信号的方法，特征在于：

接收来自多个PDH信道的PDH信道信号；

接收比特管道业务数据流；

构成、输出和接收单个复合串行数据流，所述单个复合串行数据流在单个复合格式中包括来自所接收的PDH信道信号的信息以及所述分组数据流。

12.如权利要求11所述的方法，特征还在于所述比特管道业务具有可变速率。

13.如权利要求12所述的方法，特征还在于：

在至少一个帧格式存储器(312，322)中存储帧格式描述；

感测所述复合串行数据流的速率中的改变，并因此相应地改变所述可变速率比特管道的容量，但不改变所述复合串行数据流的帧结构，由此自适应调制所述复合串行数据流。

14.如权利要求11所述的方法，特征在于所述多个PDH信道包括多于四个PDH信道。

15.如权利要求14所述的方法，特征在于所述多个PDH信道根据E1、E2或E3标准来配置。

16.如权利要求11所述的方法，特征在于所述比特管道业务数据流包括作为分组来传输的数据。

17.如权利要求16所述的方法，特征在于所述比特管道业务数据流包括根据以太网分组成帧标准来传输的数据。

18.如权利要求11所述的方法，特征在于所述比特管道业务数据流包括根据同步数字体系(SDH)协议来传输的数据。

19.如权利要求11所述的方法，特征还在于：

存储帧格式描述，每个帧格式描述包括用于提交的数据的第一部分和用于任何未提交的数据的第二部分；

通过从储存装置按顺序读取所述帧格式描述，由此对所述单个复合串行数据流交替读取和添加所述第一和第二部分，从而生成所述单个复合串行数据流。

20.如权利要求19所述的方法，特征还在于所述第一部分每个存储根据E1标准的数据。

21.一种电信系统，特征在于：

基本节点，具有多个业务信道，所述多个业务信道的至少一个根据准同步数字体系(PDH)标准来配置，并且所述多个业务信道的至少另一个包括比特管道业务数据流；

电信接口(140)；

复用器/解复用器(MUX/DEMUX)系统(100)，用于将来自从所述基本节点接收的所述多个业务信道的信息复用和解复用成传输到所述电信接口(140)和从所述电信接口(140)传输的复合信号。

22.如权利要求21所述的系统，特征还在于所述多个业务信道包括多于四个PDH信道。

23.如权利要求22所述的系统，特征在于所述PDH信道根据E1、E2或E3标准来配置。

24.如权利要求21所述的系统，特征在于所述比特管道业务数据流包括作为分组来传输的数据。

25.如权利要求24所述的系统，特征在于所述比特管道业务数据流包括根据以太网分组成帧标准来传输的数据。

26.如权利要求21所述的系统，特征在于所述比特管道业务数据流包括根据同步数字体系(SDH)协议来传输的数据。

Images