WO2006105705A1

WO2006105705A1 - Procede, systeme et appareil de traitement pour appliquer la transmission transparente des donnees synchrones serie dans un reseau amrt

Info

Publication number: WO2006105705A1
Application number: PCT/CN2005/002009
Authority: WO
Inventors: Xiangming Pan; Dalong Hu
Original assignee: Zte Corporation
Priority date: 2005-04-05
Filing date: 2005-11-25
Publication date: 2006-10-12
Also published as: CN1848715B; CN1848715A

Description

实现同步串行数据在 TDM网透传的方法、系统及处理装置

技术领域

本发明涉及数据通信领域的同步串行通信技术，尤其涉及实现同步串行数据在时分多路复用网络上透传的方法及其装置。背景技术

DDN是数字数据网络的縮写（DIGITAL DATA NETWORK) ，它是由光纤数据电路，数字复用及交叉连接设备组成的，以传输数据为主的数字传输网络。它能为用户提供点对点、点对多点（信道化）、全数字、全透明、进网速率低于 2Mb/s的高质量的永久性数字传输电路。

DDN的复用及交叉连接技术都是基于 64K时隙的，对于速率低于 64Kb/s 的子速率接入业务，必须通过子速率处理模块，将低速率的业务数据，通过' 数据格式的封装，映射到一个 TDM (时分多路复用）线路的 64K时隙里。图 1所示为一个现有的 DDN的子速率终端设备应用模式，其中子速率处理模块可以包含在 DDN节点机中，也可以是专门的设备。

目前常用的子速率处理方式是采用 ITU-T X.50的封装格式，最多可以将 5路的子速率接入业务映射到一个 64K通道上。 X.50采用 8比特包封交织复用的方法，包封结构如图 2所示，图中的 F比特为定帧比特， S比特为状态比特， 2-7比特为 6个用户信息比特。 '

X.50采用 20个包封的帧结构方式，在此处称为 X.50帧，其中 F为定帧信息，是由本原多项式 ⁵ + ² + l产生的特征序列（19bits)加上一位帧同步指示位（lbit)组成。根据速率匹配的原则，X.50协议对于 2.4 Kb/s、4.8 Kb/s、 9.6 Kb/s、 19.2Kb/s这几种速率的串行业务流，规定了映射方法：在每一个 X.50帧中， 2.4Kb/s数据映射为一个 8比特包封的信息比特位， 4.8 Kb/s数据映射为两个 8比特包封的信息比特位， 9.6 Kb/s数据映射为四个 8比特包封 '的信息比特位等等。协议规定在一个 64k 的时隙中最多可以复用 5 路的 2.4/4.8/9.6Kb/s 的子速率业务、或者是两路 19.2Kb/s 业务、或者是一路 38.4Kb/s的业务。

由于 X.50 协议的复杂性，使得硬件的实现颇为复杂；这种严格的适配关系也使得同步串行数据流的速率必须是 2.4 Kb/s、 4.8 Kb/s、 9.6 Kb/s、 19.2Kb/s、 38.4Kb/s 等几种固定的速率，对于速率大于 38.4Kb/s的串行码流，没有给出可行的办法，缺乏灵活性。另外，为实现无误码的透明传输， X.50 的封装方式要求同步串行数据流的发送、接收时钟必须要和 TDM网络的时钟是严格同步的。

发明内容

本发明要解决的问题是提出一种实现同步串行数据在时分多路复用网络上透传的方法，能够将任意速率的同步串行数据流映射到 TDM的一个或若干个特定时隙上，硬件实现简洁、调试方便。本发明还要提供一种用于实现该方法的系统及其串行处理装置。

为了解决上述技术问题，本发明提供了一种实现同步串行数据在时分多路复用网络上透传的方法，应用于一通信系统，该通信系统包括两端的同步串行设备，通过同步串口分别与所述同步串行设备连接的两个串行处理装置，及将所述串行处理装置互联的时分多路复用网络，该方法包括以下步骤:

(a)发送端的同步串行设备通过同步串口向与其连接的串行处理装置 A 发送同步串行数据；

(b) 所述串行处理装置 A将收到的串行数据流映射到对应于 N个 E1 时隙的 N*8比特数据帧中，该帧前 M比特用于依序承载在一个 E1帧的时间间隔内收到的信息比特，后面 K比特用于表示在一个 E1帧的时间间隔内收到的信息比特个数 W， M和 K满足 M+K=N*8，且 2^A≥ M _;

(c) 所述串行处理装置 A将封装好的帧发送到时分多路复用网络，由其传送到与对端同步串行设备相连的串行处理装置 B;

(d)所述串行处理装置 B收到网络侧发来相应时隙上的 N*8数据帧后，读取该帧后 K比特的数值以确定该帧前 M比特中的有效信息比特个数 W，将其取出并通过同步串口发送到接收端的所述同步串行设备。进一步地，上述方法还可具有以下特点：所述串行处理装置 A如果收到多路串行数据流，则将这些串行数据流分别映射到各自不同的 E1 时隙；所述串行处理装置 B收到各个时隙上的 N*8数据帧后，根据时隙的不同来区分这些不同的串行数据流。

进一步地，上述方法还可具有以下特点：所述端到端的串行数据流占用的时隙个数 N、所占用的特定时隙、承载信息比特的比特位数 M、表示信息比特个数的比特位数 K是在组网应用时就配置好的。

进一步地，上述方法还可具有以下特点：所述端到端的串行数据流占用的时隙个数 N可以为 1〜31中的任一数值。

进一步地，上述方法还可具有以下特点：当两端的所述同步串行设备均为数据终端设备时，所述串行处理装置 A和串行处理装置 B分别通过 E1接口芯片从时分多路复用网络恢复 2M时钟基准，采用分频的方法给出同步串口的发送、接收时钟。

' 进一步地，上述方法还可具有以下特点：当所述两端的同步串行设备分别为数据电路设备和数据终端设备时，是通过对恢复的 2M时钟基准进行分频和修正，将所述数据电路设备的时钟透过时分多路复用网络在所述数据终端设备侧的串行处理模块中同步恢复出来，作为该串行处理模块和所述数据终端设备之间同步串口的发送、接收时钟。

进一步地，上述方法还可具有以下特点：所述串行处理装置 B按以下步骤产生同步串口的发送、接收时钟：

每经过一个或多个 E1帧的时间，根据读取到的所有信息比特个数 W，按照公式： 256 = 2 χ χ (/ + 1) + ·7计算其中的分频系数 I和余数 J，用作对下一 E1帧进行分频和修正的系数；

所述系数 I和 J确定后，在下一个相同的时间间隔内，每检测到一个 2M 时钟的上升沿后进行计数，如果 J=0，每计数 I次让翻转寄存器进行一次翻转，然后重新计数；如果 J>0，则每计数 1+1次让翻转寄存器进行一次翻转并使： Γ-1，然后重新计数，该翻转寄存器的输出信号即为串行处理装置 Β 提供给同步串口的串行数据发送、接收时钟

本发明提供的用于实现同步串行数据在时分多路复用网络上透传的串行处理装置，其特征在于，包括封装模块、解封装模块，其中：

所述封装模块用于将同步串行设备侧的串行数据流映射到对应于 N个特定 E1时隙的 N*8比特数据帧中，该帧前 M比特用于依序承载在一个 E1 帧的时间间隔内收到的信息比特，后面 K比特用于表示在一个 E1帧的时间间隔内收到的信息比特个数， M和 K满足 M+K=N*8，且 2^λ≥Λί ;

所述解封装模块用于从时分多路复用网络侧收到的数据帧中找到特定时隙上的 Ν*8数据帧，读取该帧后 Κ比特的数值以确定该帧前 Μ比特中的有效信息比特个数，将其取出交给同步串口发送。

进一步地，上述串行处理装置还可具有以下特点：还包括串行时钟处理模块，用于根据提取的 2Μ时钟基准进行分频得到两端数字终端设备的时钟；或者根据收到的 Ν*8数据帧后 Κ比特表示的信息比特个数 W，对 El接口的 2M 时钟进行实时分频和修正，将一端数据电路设备的时钟透过时分多路复用网络同步恢复出来，作为与另一端数据终端设备之间同步串口的发送、接收时钟。

进一步地，上述串行处理装置还可具有以下特点：还包括配置信息存储模块，用于存储组网时两端约定的串行数据流占用的时隙个数 N、所占用的特定时隙、承载信息比特的比特位数 M和表示信息比特个数的比特位数 K。

进一步地，上述串行处理装置还可具有以下特点：还包括同步串行接口模块和 E1接口模块，其中- 所述串行同步接口模块用于接收同步串行设备发来的串行数据，交给所述封装模块处理，以及将解封装后的串行数据发送给同步串行设备；

所述 E1接口模块用于将封装好的 Ν*8数据帧直接插入 E1的 HW线在特定时隙上发送，以及从 E1的 HW线上接收特定时隙的数据交给解封装模块处理，并完成模数转换、帧头的标识和提取，以及 2Μ时钟的提取。

进一步地，上述串行处理装置还可具有以下特点：所述封装模块、解封装模块和串行时钟处理模块由一片可编程门阵列实现。

进一步地，上述串行处理装置还可具有以下特点：所述串行时钟处理模块包括系数计算单元、分频计数器、分频控制器和翻转寄存器，其中：

所述系数计算单元每经过一个 E1 帧的时间，根据读取的所述信息比特个数 W，按照公式： 256 = 2 >< ^^ (/ + 1) + _</计算其中的分频系数1和余数：[，用作对下一 E1帧进行分频和修正的系数；

所述分频计数器，以 TDM网络的 2M时钟为工作时钟，用于在每检测到一个 2M时钟的上升沿后进行计数；

所述分频控制器，用于在满足 J=0且所述分频计数器计算值等于 I时，或者在满足 J>0且所述分频计数器计算值等于 1+1时，让所述翻转寄存器进行一次翻转，使所述分频计数器重新计数，如果 J不等于 0还使 JNJ-1；

所述翻转寄存器，通过两次翻转可得到一个低速时钟的周期，用于输出串行时钟处理要提供的同步串口的串行数据发送、接收时钟。

本发明还提供了一种实现同步串行数据在时分多路复用网络上透传的系统，包括两端的同步串行设备，与所述同步串行设备连接的两个串行处理装置，以及将所述串行处理装置互联的时分多路复用网络，其特征在于，所述串行处理装置包括封装模块、解封装模块、串行时钟处理模块、配置信息存储模块、同步串行接口模块和 E1接口模块，其中：

所述封装模块用于将同步串行设备侧的串行数据流映射到对应于 N个特定 E1时隙的 N*8比特数据帧中，该帧前 M比特用于依序承载在一个 E1 帧的时间间隔内收到的信息比特，后面 K比特用于表示在一个 E1帧的时间间隔内收到的信息比特个数， M和 K满足 M+K=N*8，且 2^έ≥Μ；

所述解封装模块用于从时分多路复用网络侧收到的数据帧中找到特定时隙上的 Ν*8数据帧，读取该帧后 Κ比特的数值以确定该帧前 Μ比特中的有效信息比特个数，将其取出交给同步串口发送；

所述配置信息存储模块用于存储组网时两端约定的串行数据流占用的时隙个数！^、所占用的特定时隙、承载信息比特的比特位数 Μ和表示信息比特个数的比特位数 K;

所述串行时钟处理模块，用于根据提取的 2Μ时钟基准进行分频得到两端数字终端设备的时钟；或者根据收到的 Ν*8数据帧后 Κ比特表示的信息比特个数 W，对 E1接口的 2M时钟进行实时分频和修正，将一端数据电路设备的时钟透过时分多路复用网络同步恢复出来，作为与另一端数据终端设备之间同步串口的发送、接收时钟；

所述串行同步接口模块用于接收同步串行设备发来的串行数据，交给所述封装模块处理，以及将解封装后的串行数据发送给同步串行设备；

所述 E1接口模块用于将封装好的 N*8数据帧直接插入 E1的 HW线在特定时隙上发送，以及从 E1的 HW线上接收特定时隙的数据交给解封装模块处理，并完成模数转换、帧头的标识和提取，以及 2M时钟的提取。

由上可知，与现有技术相比，本发明提供了一种简单的实现任意码速的同步串行数据在时分多路复用网络上透传的方法及其相应的装置，采用了全新的串行数据封装方式，很好地解决了任意码速的同步串行数据在 TDM的特定时隙上（一个或若干个）的映射、适配问题，并且硬件实现简洁、调试方便。进一步地，同步串行数据流的发送、接收时钟和 TDM网络时钟可以是不同步的，能给实际的组网带来较大的灵活性，有比较大的应用前景。附图概述

图 1是一种现有的 DDN的子速率终端设备应用模式示例图；

图 2是现有的 X.50协议的包封结构示例图；

图 3是本发明第一实施例串行处理装置的功能框图；

图 4是本发明第一实施例串行处理装置映射后的帧结构图；

图 5是本发明第一实施例的组网图，其中，透传的两端均是 DTE设备；图 6是本发明第二个实施例的组网图，其中，透传的两端分别是 DCE 设备和 DTE设备；

图 7是本发明第二实施例串行时钟处理模块所采用的串行时钟恢复流程本发明的最佳实施方式

第一实施例

本实施例应用的串行处理装置包括接口子装置和串行处理子装置。如图

3所示，接口子装置包括同步串行接口模块和 E1接口模块。串行处理子装置包括串行数据到 TDM帧的封装模块（即 Series to TDM模块）、 TDM帧到串行数据的解封装模块（即 TDM to Series模块）、配置信息存储模块和串行时钟处理模块，这四个模块可以在一个 FPGA (可编程门阵列）芯片内实现。

同步串行接口模块用于接收同步串行设备发来的串行数据，交给所述封装模块处理，以及将解封装后的串行数据发送给同步串行设备。同步串口的时钟可以采用串行时钟处理模块分频得到的时钟或者相连接的 DCE设备提供的时钟。

封装模块用于完成串行数据流在 TDM线上特定时隙的映射，映射过程采用如图 4所示的帧格式。其中，帧长度为 N*8比特， N为串行数据流映射到 TDM线上的时隙个数（ ^≤ 31 ) 。前 M比特用来依序承载在一个 E1帧的时间间隔内，从同步串行设备侧收到的信息比特，后面 K比特用来承载在一个 E1帧的时间间隔内，从同步串行设备侧收到的信息比特个数（用 2进制表示），要求 M和K满足关系式： M+K=N*8，且 2^A≥M。

我们知道，一个 TDM的 E1帧是由 32*8 比特构成（周期为 125微秒），称之为 32个时隙。图 4中示出的 N*8帧是 El帧的 32*8比特的一部分，即占据 N个 E1时隙。例如，如果串行数据流映射后占据 1、 2、 3、 4四个时隙，则每一个 E1帧中的 1、 2、 3、 4四个时隙的内容构成一路串行数据流的 N*8 的数据帧，其他时隙的内容可作它用，比如另一路 N*8的帧等等。

以 56kb/s的串行数据流为例，在一个 E1帧时间间隔，即 125微秒内，封装模块应接收到的该 56kb/s 串行数据的信息比特是 7个，应将其映射到 E1帧中的 2个时隙，组成 2*8共 16个 bit的帧，其 M=12， K=4, 后 4个比特存储信息比特个数，这里应填入 0111，该信息表示该 2*8的帧中，前 12 个比特中的前 7个比特的信息是有效信息。

从上述 N*8数据帧的结构可以看出，本实施例的串行处理装置可以处理的串行数据流最大速率限制为：

M

N X 64 X · -Kb Is ( 1 )

M + K

任意小于该速率串行码流均可适用，当采用一个 64Kb/s时隙，即 N=l 时，根据式 2^A≥M的原则，取 K=3， Μ=5。根据式 1，本处理模块可以处理的同步串行数据流的最大速率为 40Kb/s，可以处理所有速率小于 40Kb/s的串行数据流，已经覆盖了整个 X.50协议处理的范围。对于串行速率更高的应用，可以采用占用多个 TDM时隙的方法。下表给出了不同 N值时，可以处理的最大串行数据流速率对照表： '

表 1 : 串行处理装置中 N值和可处理的最大串行速率的关系

配置信息存储模块用于存储组网时两端约定的配置信息，例如，端到端的串行数据流占用的时隙个数N、所占用的特定时隙、承载信息比特的比特位数 M、表示信息比特个数的比特位数 K等。这些信息由端到端之间事先约定并存储在 FPGA的寄存器中。所述封装模块和解封装模块可以读取这些配置信息，直接将相应的串行数据流映射到特定的时隙中，并在相应位置完成信息比特和信息比特个数的填充，组成图 4所示格式的帧。

E1接口模块用于将封装好的 N*8数据帧直接插入 E1的 HW线在特定时隙上发送，以及从 E1的 HW线上接收特定时隙的内容交给解封装模块，此外还完成模拟和数字信号的转换、 E1帧头的标识和提取、控制信号的插入以及线路时钟的提取等功能。该接口模块通常用 E1 接口芯片实现，例如 PEB2254。

如果需要将多路串行数据映射在同一条 El的 HW线上，则不同的串行数据必须分别映射和插入到不同的 E1 时隙，这需要事先在两端约定好各路串行数据流所占用的时隙并配置在两端，对端根据时隙的不同，来区分不同的串行数据流。

解封装模块用于完成 TDM网络侧传送的 N*8数据帧到串行数据流的解映射，如上所述，该解封装模块可以从配置信息存储模块获知该串行数据流所在的特定时隙以及存储信息比特个数的 bit, 因此，解封装模块根据 E1接口芯片给出的 El的帧头指示信号和 2M时钟，可以很容易地区分 E1帧中的每一个时隙，对于要接收的特定时隙的 N*8 串行处理数据帧，先通过后 K 比特的数值来判断该数据帧中前 M比特内有多少比特是有效的，即真正从对端同步串行数据侧收到的信息比特，然后将其取出，写入到同步串行接口模块的 FIFO中，发送给同步串行设备，完成串行数据的透传。

串行时钟处理模块完成不同组网形式下的串行发送、接收时钟的产生和处理。串行处理装置在组网时一般是成对出现，实现端到端的透传应用，本实施例采用的组网方式如图 5所示，两端透传的设备均为 DTE设备（数据终端设备），串行处理模块 A和 B分别通过同步串口与该两个 DTE设备相连，另一侧通过 E1接口与 TDM交换网相连。两端串行处理装置 A和 B中的串行时钟处理模块通过 E1接口模块直接从 TDM网络恢复 2M时钟基准，采用分频的方法由分频单元给出同步串口的发送、接收时钟。

本实施例实现同步串行数据在时分多路复用网络上透传的方法包括以下步骤：

第一步，发送端的同步串行设备通过同步串口向与其连接的串行处理装置 A发送同步串行数据；

第二步，所述串行处理装置 A将收到的串行数据流映射到对应于 N个 E1时隙的 N*8比特数据帧中，该帧前 M比特用于依序承载在一个 E1帧的时间间隔内收到的信息比特，后面 K比特用于用 2进制表示在一个 E1帧的时间间隔内收到的信息比特个数， M和 K满足 M+K=N*8，且 2^&≥ M ；第三步，所述串行处理装置 A将封装好的帧插入特定时隙发送到 TDM 网络，由该网络传送到与对端同步串行设备相连的串行处理装置 B;

第四步，所述串行处理装置 B收到网络侧发来的特定时隙上的 N*8数据帧后，读取该帧后 K比特的数值以确定该帧前 M比特中的有效信息比特个数，将其取出并通过同步串口发送到接收端的所述同步串行设备。

通过以上步骤，就完成了同步串行数据在 TDM网上的透传。第二实施例

本实施例的系统如图 6所示，其中串行处理装置中的封装模块、解封装模块和两个接口模块的功能以及透传的方法、映射 /解映射的方式和帧结构都与第一实施例相同，在此不再赘述。区别之处在于其两端的设备一个是 DTE 设备，一个是 DCE设备（数据电路设备），该 DCE设备可能是属于其他运营商的传输网上的设备，它提供的串行发送、接收时钟和 TDM交换网的时钟可能是不同步的。因此，本实施例的串行处理装置 A和 B中的串行时钟处理模块与第一实施例不同，另外，同步串行接口模块在与时钟相关的功能上与第一实施例有所不同。

与 DCE设备直接相连的串行处理装置 A的串行数据流发送、接收时钟直接采用同步串口侧 DCE设备提供的时钟，不需要由串行时钟处理模块另外提供，该串行时钟处理模块可以省略。

另一边与 DTE设备相连的串行处理装置 B提供的串行数据流的发送、接收时钟，是不可以直接采用 E1提取 2M时钟基准简单的分频得到的。因为 DCE侧的时钟和 TDM网络的时钟是不同步的，串行处理装置 B如果直接分频，得到的串行数据流的发送、接收时钟和 DCE提供的时钟也是不同步的，会造成端到端设备之间时钟的差异，引起通信滑码。

从图 4可以看出， N*8数据帧结构中的有效信息比特个数，实际上包含了对端 DCE设备提供的时钟信息。这是一个相对信息，是相对于 TDM的 2M时钟而言的，即在 256个 2M时钟的周期内， DCE设备提供的串行时钟的个数。因此，可以通过对 2M时钟进行可变倍数的分频，对分频的倍数实时地用上一帧的串行时钟个数作为参数进行修正，使得该时钟在一个 E1 帧时间间隔内的个数，始终等于前一 E1帧时间间隔内 N*8数据帧后 K比特表示的信息比特个数，从而保证串行处理装置 B输出的时钟和对端 DCE设备提供的时钟是同步的，即恢复出对端的串行时钟，达到两端无误码的透传目的。

为了实现上述功能，本实施例串行处理装置 B中的串行时钟处理模块包括系数计算单元、分频计数器 Cmmt、分频控制器和翻转寄存器 Series— clk。其中- 系数计算单元每经过一个 El 帧的时间，根据读取的所述信息比特个数 W计算分频系数 I和余数 J，用作对下一 El帧进行分频和修正的系数，其中分频系数 I是作为分频计数器 Count的阈值。

分频计数器 Count, 以 TDM网络的 2M时钟为工作时钟，用于在每检测到一个 2M时钟的上升沿后进行一次计数，本实施例从 0开始计数。

分频控制器，用于在满足 J=0且所述分频计数器计算值等于 I时，或者在满足 J>0且所述分频计数器计算值等于 1+1时，让所述翻转寄存器进行一次翻转，使所述分频计数器重新计数，如果 J不等于 0还应使：。

翻转寄存器 Series— clk，通过两次翻转得到一个低速时钟的周期，用于输出该串行处理装置 B所要提供给同步串口的串行数据发送、接收时钟。

下面讨论分频系数 I和修正系数 J如何确定。假定从 TDM侧收到的 N*8 数据帧中有效信息比特个数为 W，则分频系数 I等于 256除以 2W的商减 1，修正系数 J为余数。即变量 W、 I、 J满足关系式：

256 = 2x W x (I + l) + J (2) 工作时，每经过一个 E1帧的时间，对变量 W的值进行一次实时的更新，并计算出新的 I和 J值，用作对下一 E1帧进行分频和修正的系数。分频计数器 Count的初值不为零时，上述 I和： Γ的计算公式会有相应的变化，这些变化应视为与本发明等同的。

确定了分频系数 I和修正系数 J后，本实施例的串行时钟处理模块按图 7所示流程来产生串行数据流的发送、接收时钟，包括以下步骤：

步骤 110，检测 2M时钟的上升沿，检测到后，执行下一步，否则继续检测；

步骤 120，判断 E1帧头是否有效，这里 E1的帧头信号是 8K的脉冲信号，脉冲宽度是一个 2M的时钟周期，如果有效，执行下一步，否则，执行步骤 140;

步骤 130，为翻转寄存器 Series— elk赋初值 'Γ，为计数器 Count赋初值 '0'，返回步骤 110;

步骤 140，判断是否满足条件一： J=0且 Coimt=I，或者满足条件二： j_>0 且 Count=I+l，如果满足，执行下一步，否则，执行步骤 160;

步骤 150，使翻转寄存器翻转，即将 not Series— elk赋给 Series— elk，'且将分频计数器 Count清零，如果修正系数 J>0，则令，否则保持 J=0不变；步骤 160，将分频计数器 Count的值累加上 1， S卩 Coimt=Count+l，返回步骤 110。 '

假定 DCE设备输出的是 56kb/s且速率不变的串行数据流，那么串行数据处理模块 B从 TDM侧收到的 N*8数据帧中有效信息比特个数 W等于 7，按照关系式（1 )可以计算出分频系数 1=17，修正系统 J=4。将这些系数代入上述流程，可以导出开始产生的两个串行时钟每个对应于 38个 2M时钟，随后产生的 5个串行时钟每个对应于 36个串行时钟，即在一个 E1帧的 256个 2M时钟期间会产生 Ί个 56k的串行时钟，这和 DCE设备在一个 E1帧时间间隔（125ms) 内提供的串行时钟个数是相等的。

当串行速率低于 8Kb/s时，由于在一个 E1帧时间内收到的串行时钟个数不到一个，可以用以下的方法将多个 E1帧综合起来考虑。

取 H个 E1帧的时间作为衡量单位，此时收到的串行时钟个数为： H个 TDM侧收到的 N*8数据帧中有效信息比特个数之和： +)^₂十…+ ^，需要满足： ^ + +··. + ^≥1，这时候的分频系数 I 等于 Η*256 除以 2(1^ + ₂ + ... ₊ )^ )的商减1，修正系数 J为余数。即变量 W、 I、 J满足关系式:

B * 256 = 2 x ( T₁ + W₂ + - - - + JV_ll) x (I + \) + J

此时，在图 7的流程中，需要步骤 120的条件 "判断 E1帧头是否有效" 改为 "是否收到 H个 E1的帧头信号" ，其它的处理不变。每经过 H个 E1 帧的时间（H*125us) ，对 ^ +^ +…+ ^的值进行一次实时的更新，并计算出新的 I和 J值，用作对下一 H个 E1帧进行分频和修正的系数。

另外，本发明描述的数据的透传均是是双向的，本实施例中，既有数据跨过 TDM网从 DCE发往 DTE设备，也有数据跨过 TDM网从 DTE设备发往 DCE设备。在相反方向，即当 DTE设备向 DCE设备发送串行数据时， DTE与串行处理模块之间的串口时钟也是由本发明分频和修正的方法得出。串行处理模块与接收端的 DCE设备之间的串口时钟是由 DCE设备直接提供的，其内部的串行时钟处理模块是可以省略的。总之，在第二种组网方式中，时钟传递是： DCE的时钟透过 TDM网，通过本发明的分频和修正的方法在 DTE侧的串行处理模块中同步恢复出来，该 DCE时钟可以和 TDM网的 E1 时钟可以是不同步的。

工业实用性

本发明提供了一种简单的实现任意码速的同步串行数据在时分多路复用网络上透传的方法及其相应的装置，采用了全新的串行数据封装方式，很好地解决了任意码速的同步串行数据在 TDM的特定时隙上（一个或若干个) 的映射、适配问题，并且硬件实现简洁、调试方便。进一步地，同步串行数据流的发送、接收时钟和 TDM网络时钟可以是不同步的，能给实际的组网带来较大的灵活性，有比较大的应用前景。

Claims

权利要求书

1、一种实现同步串行数据在时分多路复用网络上透传的方法，应用于一通信系统，该通信系统包括两端的同步串行设备，通过同步串口分别与所述同步串行设备连接的两个串行处理装置，以及将所述串行处理装置互联的时分多路复用网络，该方法包括以下步骤：

(b) 所述串行处理装置 A将收到的串行数据流映射到对应于 N个 E1 时隙的 N*8比特数据帧中，该帧前 M比特用于依序承载在一个 E1帧的时间间隔内收到的信息比特，后面 K比特用于表示在一个 E1帧的时间间隔内收到的信息比特个数 W， M和 K满足 M+K=N*8，且 2^¾≥M _;

(d)所述串行处理装置 B收到网络侧发来相应时隙上的 N*8数据帧后，读取该帧后 K比特的数值以确定该帧前 M比特中的有效信息比特个数 W，将其取出并通过同步串口发送到接收端的所述同步串行设备。

2、如权利要求 1所述的方法，其特征在于，所述串行处理装置 A如果收到多路串行数据流，则将这些串行数据流分别映射到各自不同的 E1时隙；所述串行处理装置 B收到各个时隙上的 N*8数据帧后，根据时隙的不同来区分这些不同的串行数据流。 '

3、如权利要求 1或 2所述的方法，其特征在于，所述端到端的串行数据流占用的时隙个数 N、所占用的特定时隙、承载信息比特的比特位数 M、表示信息比特个数的比特位数 K是在组网应用时就配置好的。

4、如权利要求 1所述的方法，其特征在于，所述端到端的串行数据流占用的时隙个数 N可以为 1〜31中的任一数值。 -

5、如权利要求 1所述的方法，其特征在于，当两端的所述同步串行设备均为数据终端设备时，所述串行处理装置 A和串行处理装置 B分别通过 E1接口芯片从时分多路复用网络恢复 2M时钟基准，采用分频的方法给出同步串口的发送、接收时钟。

6、如权利要求 1所述的方法，其特征在于，当所述两端的同步串行设备分别为数据电路设备和数据终端设备时，是通过对恢复的 2M时钟基准进行分频和修正，将所述数据电路设备的时钟透过时分多路复用网络在所述数据终端设备侧的串行处理模块中同步恢复出来，作为该串行处理模块和所述数据终端设备之间同步串口的发送、接收时钟。

7、如权利要求 6所述的方法，其特征在于，所述串行处理装置 B按以下步骤产生同步串口的发送、接收时钟：

每经过一个或多个 E1帧的时间，根据读取到的所有信息比特个数 W，按照公式： 256 = 2x f x (/ + l) + 计算其中的分频系数 I和余数 J，用作对下一 E1帧进行分频和修正的系数；

所述系数 I和 J确定后，在下一个相同的时间间隔内，每检测到一个 2M 时钟的上升沿后进行计数，如果 J=0，每计数 I次让翻转寄存器进行一次翻转，然后重新计数；如果 J>0，则每计数 1+1次让翻转寄存器进行一次翻转并使： Γ-1，然后重新计数，该翻转寄存器的输出信号即为串行处理装置 B 提供给同步串口的串行数据发送、接收时钟。 ·

8、一种用于实现同步串行数据在时分多路复用网络上透传的串行处理装置，其特征在于，包括封装模块、解封装模块，其中：

所述封装模块用于将同步串行设备侧的串行数据流映射到对应于 N个特定 E1时隙的 N*8比特数据帧中，该帧前 M比特用于依序承载在一个 E1 帧的时间间隔内收到的信息比特，后面 K比特用于表示在一个 E1帧的时间间隔内收到的信息比特个数， M和 K满足 M+K=N*8，且 2^A≥M _; 所述解封装模块用于从时分多路复用网络侧收到的数据帧中找到特定时隙上的 N*8数据帧，读取该帧后 K比特的数值以确定该帧前 M比特中的有效信息比特个数，将其取出交给同步串口发送。

9、如权利要求 8所述的串行处理装置，其特征在于，还包括串行时钟处理模块，用于根据提取的 2M时钟基准进行分频得到两端数字终端设备的时钟；或者根据收到的 N*8数据帧后 K比特表示的信息比特个数对 E1 接口的 2M时钟进行实时分频和修正，将一端数据电路设备的时钟透过时分多路复用网络同步恢复出来，作为与另一端数据终端设备之间同步串口的发送、接收时钟。

10、如权利要求 8所述的串行处理装置，其特征在于，还包括配置信息存储模块，用于存储组网时两端约定的串行数据流占用的时隙个数 Ν、· 所占用的特定时隙、承载信息比特的比特位数 Μ和表示信息比特个数的比特位数 Κ。

11、如权利要求 8、 9或 10所述的串行处理装置，其特征在于，还包括同步串行接口模块和 E1接口模块，其中：

12、如权利要求 9所述的串行处理装置，其特征在于，所述封装模块、解封装模块和串行时钟处理模块由一片可编程门阵列实现。

13、如权利要求 9所述的串行处理装置，其特征在于，所述串行时钟处理模块包括系数计算单元、分频计数器、分频控制器和翻转寄存器，其中：所述系数计算单元每经过一个 E1 帧的时间，根据读取的所述信息比特个数 W，按照公式： 256 = 2x x (/ + l) + 计算其中的分频系数 I和余数 J，用作对下一 El帧进行分频和修正的系数；

所述分频计数器，以 TDM网络的 2M时钟为工作时钟，用于在每检测到一个 2M时钟的上升沿后进行计数 ·，

所述分频控制器，用于在满足 J=0且所述分频计数器计算值等于 I时，或者在满足 J>0且所述分频计数器计算值等于 1+1时，让所述翻转寄存器进行一次翻转，使所述分频计数器重新计数，如果 J不等于 0还使 J=J-1 ;

14、一种实现同步串行数据在时分多路复用网络上透传的系统，包括两端的同步串行设备，与所述同步串行设备连接的两个串行处理装置，以及将所述串行处理装置互联的时分多路复用网络，其特征在于，所述串行处理装置包括封装模块、解封装模块、串行时钟处理模块、配置信息存储模块、同步串行接口模块和 E1接口模块，其中：所述封装模块用于将同步串行设备侧的串行数据流映射到对应于 N个特定 E1时隙的 N*8比特数据帧中，该帧前 M比特用于依序承载在一个 E1 帧的时间间隔内收到的信息比特，后面 K比特用于表示在一个 E1帧的时间间隔内收到的信息比特个数， M和 K满足 M+K=N*8，且 2^/f ≥M _;

所述解封装模块用于从时分多路复用网络侧收到的数据帧中找到特定时隙上的 N*8数据帧，读取该帧后 K比特的数值以确定该帧前 M比特中的有效信息比特个数，将其取出交给同步串口发送；

所述配置信息存储模块用于存储组网时两端约定的串行数据流占用的时隙个数 N、所占用的特定时隙、承载信息比特的比特位数 M和表示信息比特个数的比特位数 K;

所述串行时钟处理模块，用于根据提取的 2M时钟基准进行分频得到两端数字终端设备的时钟；或者根据收到的 N*8数据帧后 K比特表示的信息比特个数 W，对 El接口的 2M时钟进行实时分频和修正，将一端数据电路设备的时钟透过时分多路复用网络同步恢复出来，作为与另一端数据终端设备之间同步串口的发送、接收时钟；