JPH02239310A - クロック分配装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野〕 この発明は電子計算機のクロックの分配装置に関するも
のである。

〔従来の技術） 電子計算機を楕成するときに、ＣＰＵ，チャネル装置，
主記憶装置などの各コンポーネントにおいて、それらの
間で共通の周期と位相を持ったクロックを使用し同期し
て動作させることが多い。

この場合，１つのクロック源により生成したクロックを
各コンポーネントに分配するクロック分配方式をとるが
、伝送路の状態に合わせて位相と波形歪を補正する必要
がある。信号波形が゜！゛となっている期間と１サイク
ルの期間の比をデューティ比と呼ぶが、クロック源（送
信ＩＩｌｌ）においてデューティ比が５０％の波形を伝
送しても、伝送路のインピーダンス等により受信側での
デューティ比が５０％でなくなることが多く、通常は受
信側にデューティ比の補正回路を設けている。

第４図に電子計算機の構成例を示すが、システム・クロ
ック生成回路１４ｂより各コンポーネント１３ｂにクロ
ック伝送回路１２を介してクロックを供給する．第５図
にこの各コンポーネント１３ｂとシステム・クロック生
成回路１４ｂの例を示す．図示のように調整用タップを
設けたディレイラインを用いた位相補正器９とデューテ
ィ補正器１０によりクロックの位相と歪みを補正し、各
コンポーネント′１３ｂのクロック１２ｅが同位相でデ
ューティ比５０％となるように調整する。

図に示すブロック１０の左側の回路はクロックをやせさ
せ、右側の回路は太らせる作用がある。

第５図ではクロックを太らせて補正する例を示している
。

（発明が解決しようとする課題） このように従来のクロック分配方式におけるデューテイ
比の補正回路では、デイレイラインと調整用のタップを
必要としている。最近はＬＳＩによる回路の高集積化が
進んでおり、このような従来の手法は個別部品を必要と
し、部品点数という意味で高集積化を阻害している。ま
た、調整作業を伴なうという意味でコスト高となってい
る。

この発明は府述のような問題を解消するためになされた
もので、高集積化に適しており、かつ無調整で済むクロ
ック分配装置を得ることを目的とする。

（［１を解決するための手段） この発明では前記目的を達成するため、クロック分配装
置をつぎの（１）のとおりに構成する。

（１）同一周期・波形の第１クロックで動作する複数の
コンポーネントへクロックを分配する装置であって、つ
ぎのａ，ｂ，ｃの構成要素を備えていることを特徴とす
るクロック分配装置。

ａ．第１クロックの周波数の整数倍の周波数の第２クロ
ックを生成し、前記複数のコンポーネントへ分配するク
ロック生成・分配器。

ｂ．前記複数のコンポーネントに夫々配置されていて，
第２クロックを分周して第１クロックを生成する分周器
。

Ｃ．前記クロック生成・分配器における第２クロックの
生成を停止させ、その停止期間中に、前記分周器をセッ
ト又はリセットさせる制御手段。

〔作用〕

府記（１冫の構成により、分周器の分周動作で所定のデ
ューティ比の第１クロックを生成し、第２クロックの停
止中における分周器のセット又はリセット動作で第１ク
ロックの反転を防止して、各コンポーネントに同一周期
・波形の第１クロックを供給する。

（実施例） 以下この発明を実施例で説明する。

第１図はこの発明の一実施例であるクロック分配装置の
構成図であり、第２図は同装置の動作を示すタイミング
チャートである。

第１図にあいて、１４ａは電子計算機のクロック生成・
分配器、１３ａは電子計算機を構成する各コンポーネン
ト、３はＤフリップフロツブ、６はフリップフロップか
らなる分周器、１２はクロック伝送回路、９は位相補正
器である。

動作は電子計算機の初期リセット状態と稼動中により異
なる。稼動中は、クロック生成・分配器１４ａ内で生成
さわたクロック１（第２クロック）は、ゲート４を通過
しバッファゲート５，伝送路１２という順で各コンポー
ネント１３ａに伝わる。この時、クロック・ストップ指
示信号２は゜０゜となっており、クロック１はオン状態
となっている。各コンポーネント１３ａでは分周器６に
より！／２分周され、位相補正器９により位相がＡｌｌ
ｌｌｍされる。

電源投入時には分周器６の初期状態が不定のため各クロ
ックｆ２ｅでは反転しているかもしわない。初期リセッ
ト時にはクロック・ストップ指示信号２を゛１゜にしク
ロック１２ａを゜０゜状態とし、次に各分周器６に供給
される分周りセット信号７をＯ→１→０と変化させ、全
コンポーネントの分周器６を同じ値にリセットする。そ
の後、クロック・ストップ指示信号２を“０′にすると
クロック１２ａがオン状憇に復帰し、各コンポーネント
のクロック１２ｅが同じように１→０→１→０→一・一
とトグルし始める。Ｄフリップフロツブ３は、クロック
！のネガティブ・エッジでクロック・ストップ指示信号
２をサンプルし、クロック１のオン途中でゲート４の入
力３ｂを変化させないためにある。

次に第２図のタイミングチャートを参照して本実施例の
動作を説明する。２つのコンポーネント１３ａの分周さ
れたクロック８ａ及び８ｂが最初図示のように互いに反
転していたと仮定する。クロック・オフ指示信号２の゛
！゛はクロック１の立下りに同期してＤフリップフロツ
プ３にサンプルされ、このサンプルされた信号３ｂの゛
１゜によりゲート４はクロック１の通過を阻止し、クロ
ックの生成を停止させ各コンポーネントへのクロック１
２ｂはオフ状態となる。そのオフの期間中（第２クロッ
クの生成の停止期間中）にリセット信号７を叩いて各分
周器６の出力８ａと８ｂを共に゜０゜状態に固定する。

次にクロック・オフ指示信号２を゛０゛にすることによ
りクロック１２ｂがトグルを開始し、それにより分周動
作が再開され、各分周！３６の出力８ａと８ｂが同相と
なる。

ここで用いられたリセット信号７によるリセットは各コ
ンポーネントに対して同時でも順次でも構わない。リセ
ット信号７を各コンポーネント１３へ供給する場合、線
長や遅延に影響されず、しかも調整が不要である。また
各コンポーネントを構成するラッチ又はフリップフロッ
プをコンポーネント内でシフト・レジスタ状に接続し初
期リセットや故障診断などに用いるような構成のもので
は、そのスキャン・バスを利用してクロック・オフ指示
信号２やリセット信号７を生成する手法もあり、この場
合はコンポーネント間にリセット専用の信号を設けない
で済む。

なお、前記実施例では素子３や６にフリップフロップを
用いているが、それぞれ２ヶ以上のラッチより構成して
も構わない。又、分周器６と位相，補正器９の位置を逆
にしても構わない。又、前記実施例では分周Ｂ６を“θ
′にリセットしているが、゛１゜にセットする手法でも
よい。又、クロック・オフ状憇でクロック１２ｂを゜１
゜と・定義しクロック１２ｂの立下がりで分周器６がト
グルするようにしてもよい。更にデューティ比５０％以
外のクロックを作るのに第３図のように分周器を変形し
ても前記実施例と同様な効果を奏する。

また、前記実施例では電子計算機の各コンポーネントへ
のクロック分配についての例を説明したが、この発明は
、コンポーネント内やプリント基板間のクロック分配に
用いても同様な効果を奏するものであり、この発明でい
う“コンポーネント”にはこのような場合の構成部分が
含まれる。

更にデューティ比補正無しの回路のバッファ・ゲートの
代わりにこの分周器を用いれば部品点数の増大なしにき
れいなクロックを得ることもできる。

〔発明の効果〕

以上説明したように、この発明によれば、各コンポーネ
ントに配置された分周器により所定のデューティ比のク
ロックを生成しているので、デューティ比補正のために
、個別部品を要する、或は調整作業を要するといったこ
とがなく、高集積化に通した無調整で済むクロック分配
装置を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成図、第２図は同実施
例のタイミングチャート、第３図は５０％以外のデュー
ティ比を得る分周器の構成とタイミングを示す図、第４
図は電子計算機におけるクロック分配図、第５図は従来
例の梼成とタイミングを示す図である。 図中、２はクロック・ストップ指示信号、６は分周器、
７はリセット信号、１３ａはコンポーネント、１４ａは
クロック生成・分配器である。 なお、図中同一符号は同一又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）同一周期・波形の第１クロックで動作する複数の
   コンポーネントへクロックを分配する装置であって、つ
   ぎのａ、ｂ、ｃの構成要素を備えていることを特徴とす
   るクロック分配装置。 ａ、第１クロックの周波数の整数倍の周波数の第２クロ
   ックを生成し、前記複数のコンポーネントへ分配するク
   ロック生成・分配器。 ｂ、前記複数のコンポーネントに夫々配置されていて、
   第２クロックを分周して第１クロックを生成する分周器
   。 ｃ、前記クロック生成・分配器における第２クロックの
   生成を停止させ、その停止期間中に、前記分周器をセッ
   ト又はリセットさせる制御手段。