JPH05227111A - データ多重化システム - Google Patents
データ多重化システムInfo
- Publication number
- JPH05227111A JPH05227111A JP2807992A JP2807992A JPH05227111A JP H05227111 A JPH05227111 A JP H05227111A JP 2807992 A JP2807992 A JP 2807992A JP 2807992 A JP2807992 A JP 2807992A JP H05227111 A JPH05227111 A JP H05227111A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock signal
- data output
- synchronization
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】複雑な位相調整を行うことなしにデータをずれ
なく多重化することを可能とする。 【構成】データ出力装置2-D は、発振器3で発生された
基準クロック信号に同期して、所定周波数のクロック信
号CDを自己発生し、このクロック信号CDとともに、
このクロック信号に同期してデータDDをデータ処理回
路11-Dに供給する。データ処理回路11-Dは、データDD
をクロック信号CDに同期して取り込み、タイミングジ
ェネレータ71でクロック信号CDに同期して生成され
たクロック信号CCに同期して所定の処理を行う。
なく多重化することを可能とする。 【構成】データ出力装置2-D は、発振器3で発生された
基準クロック信号に同期して、所定周波数のクロック信
号CDを自己発生し、このクロック信号CDとともに、
このクロック信号に同期してデータDDをデータ処理回
路11-Dに供給する。データ処理回路11-Dは、データDD
をクロック信号CDに同期して取り込み、タイミングジ
ェネレータ71でクロック信号CDに同期して生成され
たクロック信号CCに同期して所定の処理を行う。
Description
【0001】
【産業上の利用分野】本発明は、複数のデータを1つに
多重化するデータ多重化システムに関する。
多重化するデータ多重化システムに関する。
【0002】
【従来の技術】図2は従来のデータ多重化システムの構
成例を示すブロック図である。このデータ多重化システ
ムは、多重化装置1、複数(ここでは3つ)のデータ出
力装置2-A ,2-B ,2-C (以下、場合により総称して2
で示す)および発振器3を含んで構成される。
成例を示すブロック図である。このデータ多重化システ
ムは、多重化装置1、複数(ここでは3つ)のデータ出
力装置2-A ,2-B ,2-C (以下、場合により総称して2
で示す)および発振器3を含んで構成される。
【0003】多重化装置1は、データ出力装置2-A 〜2-
C のそれぞれから出力されるデータを多重化し、多重化
データODを得るものであり、複数(ここでは3つ)の
データ処理回路11-A,11-B,11-C(以下、場合により総
称して11で示す)、タイミングジェネレータ12およ
び多重化回路13より構成される。データ処理回路11-A
〜11-Cは、タイミングジェネレータ12にてそれぞれ生
成されたクロック信号CA,CB,CCに同期して動作
し、データ出力装置2-A 〜2-C のそれぞれから出力され
たデータDA,DB,DCのうちの対応するものに対
し、多重化回路13にて多重化を行うために必要な所定
の処理を行う。またデータ処理回路11-A〜11-Cは、デー
タ出力装置2-A 〜2-C のうちの対応するものに対し、タ
イミングジェネレータ12から供給されるクロック信号
CA,CB,CCを供給する。タイミングジェネレータ
12は、発振器3にて発生された基準クロック信号に同
期し、それぞれ所定の周波数を有するクロック信号C
A,CB,CCを発生する。多重化回路13は、タイミ
ングジェネレータ12にて生成された所定周波数のクロ
ック信号CMに同期して動作し、データ処理回路11-A〜
11-Cのそれぞれで処理がなされたのちのデータDA,D
B,DCを1つに多重化して多重化データODを得る。
データ出力装置2-A 〜2-C は、データ処理回路11-A〜11
-Cのそれぞれから供給されたクロック信号CA,CB,
CCに同期して多重化すべきデータDA,DB,DCの
出力を行う。
C のそれぞれから出力されるデータを多重化し、多重化
データODを得るものであり、複数(ここでは3つ)の
データ処理回路11-A,11-B,11-C(以下、場合により総
称して11で示す)、タイミングジェネレータ12およ
び多重化回路13より構成される。データ処理回路11-A
〜11-Cは、タイミングジェネレータ12にてそれぞれ生
成されたクロック信号CA,CB,CCに同期して動作
し、データ出力装置2-A 〜2-C のそれぞれから出力され
たデータDA,DB,DCのうちの対応するものに対
し、多重化回路13にて多重化を行うために必要な所定
の処理を行う。またデータ処理回路11-A〜11-Cは、デー
タ出力装置2-A 〜2-C のうちの対応するものに対し、タ
イミングジェネレータ12から供給されるクロック信号
CA,CB,CCを供給する。タイミングジェネレータ
12は、発振器3にて発生された基準クロック信号に同
期し、それぞれ所定の周波数を有するクロック信号C
A,CB,CCを発生する。多重化回路13は、タイミ
ングジェネレータ12にて生成された所定周波数のクロ
ック信号CMに同期して動作し、データ処理回路11-A〜
11-Cのそれぞれで処理がなされたのちのデータDA,D
B,DCを1つに多重化して多重化データODを得る。
データ出力装置2-A 〜2-C は、データ処理回路11-A〜11
-Cのそれぞれから供給されたクロック信号CA,CB,
CCに同期して多重化すべきデータDA,DB,DCの
出力を行う。
【0004】ところで、データ出力装置2は多重化装置
1とは別体となっており、データ処理回路11とデータ
出力装置2との間のクロック信号およびデータの伝送路
は、ある程度の距離dを有している。このためクロック
信号およびデータは、データ出力装置2またはデータ処
理回路11に到達するまでにある程度の時間を要する。
1とは別体となっており、データ処理回路11とデータ
出力装置2との間のクロック信号およびデータの伝送路
は、ある程度の距離dを有している。このためクロック
信号およびデータは、データ出力装置2またはデータ処
理回路11に到達するまでにある程度の時間を要する。
【0005】具体的には、例えば図3に示すように、デ
ータ処理回路11から出力されるクロック信号がCC-1で
示す状態であるとすると、このクロック信号CC-1に同期
した状態のデータはDC-1で示される。クロック信号はデ
ータ出力装置2に到達するのに一定時間TAを要するた
め、データ出力装置2に取り込まれるクロック信号は図
3にCC-2で示す状態となる。データ出力装置2は図3に
DC-2で示すようにクロック信号CC-2に同期させてデータ
を出力する。従って、データ出力装置2から出力される
データは、この時点においてすでに、DC-1に比較してT
A時間分遅延している。データ出力装置2から出力され
たデータは、データ処理回路11に到達するのに一定時
間TBを要するため、データ処理回路11に取り込まれ
るデータは図3にDC-3で示す状態となる。従って、デー
タ処理回路11に取り込まれるデータは、さらにTB時
間分の遅延を受け、結果としてDC-1に比較してTA時間
とTB時間との和であるTC時間分遅延する。すなわ
ち、データ処理回路11のクロックCC-1とデータ処理回
路11に取り込まれるデータとの間には、TC時間分の
位相差が生じることになる。
ータ処理回路11から出力されるクロック信号がCC-1で
示す状態であるとすると、このクロック信号CC-1に同期
した状態のデータはDC-1で示される。クロック信号はデ
ータ出力装置2に到達するのに一定時間TAを要するた
め、データ出力装置2に取り込まれるクロック信号は図
3にCC-2で示す状態となる。データ出力装置2は図3に
DC-2で示すようにクロック信号CC-2に同期させてデータ
を出力する。従って、データ出力装置2から出力される
データは、この時点においてすでに、DC-1に比較してT
A時間分遅延している。データ出力装置2から出力され
たデータは、データ処理回路11に到達するのに一定時
間TBを要するため、データ処理回路11に取り込まれ
るデータは図3にDC-3で示す状態となる。従って、デー
タ処理回路11に取り込まれるデータは、さらにTB時
間分の遅延を受け、結果としてDC-1に比較してTA時間
とTB時間との和であるTC時間分遅延する。すなわ
ち、データ処理回路11のクロックCC-1とデータ処理回
路11に取り込まれるデータとの間には、TC時間分の
位相差が生じることになる。
【0006】ここで、データ出力装置2のデータの出力
速度が比較的遅く、クロック信号の周期TDが前述した
データ処理回路11でのクロック信号とデータとの間の
位相差TCよりも問題にならない程度大きければ、デー
タのずれはデータ処理回路11でのデータ認識に何等影
響を与えない。従って、データ出力装置2から出力され
たデータとデータ処理回路11で認識されたデータとの
間にはビットずれは生じない。しかし、データ出力装置
2のデータの出力速度がある速度よりも速く、クロック
信号の周期TDが図3に示すように位相差TCよりも小
さくなると、データ出力装置2から出力されたデータと
データ処理回路11-A〜11-Cで認識されたデータとの間に
はビットずれが生じる。すなわち、図3のT1時点にお
いて、データ処理回路11がクロック信号CC-1の立下り
に同期して取り込んだデータの認識を行おうとすると、
本来取り込むべきビットD1の1ビット前のビットD0
が到来しており、ビットずれが生じる。
速度が比較的遅く、クロック信号の周期TDが前述した
データ処理回路11でのクロック信号とデータとの間の
位相差TCよりも問題にならない程度大きければ、デー
タのずれはデータ処理回路11でのデータ認識に何等影
響を与えない。従って、データ出力装置2から出力され
たデータとデータ処理回路11で認識されたデータとの
間にはビットずれは生じない。しかし、データ出力装置
2のデータの出力速度がある速度よりも速く、クロック
信号の周期TDが図3に示すように位相差TCよりも小
さくなると、データ出力装置2から出力されたデータと
データ処理回路11-A〜11-Cで認識されたデータとの間に
はビットずれが生じる。すなわち、図3のT1時点にお
いて、データ処理回路11がクロック信号CC-1の立下り
に同期して取り込んだデータの認識を行おうとすると、
本来取り込むべきビットD1の1ビット前のビットD0
が到来しており、ビットずれが生じる。
【0007】さて、多重化装置1に接続された3つのデ
ータ出力装置2-A 〜2-C のうち、データ出力装置2-A ,
2-B はデータの出力速度が、データ処理回路11-A〜11-C
でのクロック信号とデータとの間の位相差によりビット
ずれが生じない程度の遅い速度であり、またデータ出力
装置2-C はデータの出力速度が、データ処理回路11-A〜
11-Cでのクロック信号とデータとの間の位相差によりビ
ットずれが生じる速い速度であるとすると、データ出力
装置2-A ,2-B から出力されたデータDA,DBは、ず
れることなく多重化回路13へと供給されるのに対し、
データ出力装置2-C から出力されたデータDCはビット
ずれした状態で多重化回路13へと入力される。このた
め、多重化回路13ではデータがずれて多重化されてし
まうことになる。図4は従来のデータ多重化システムの
別の構成例を示すブロック図である。なお、図3と同一
部分には同一符号を付する。
ータ出力装置2-A 〜2-C のうち、データ出力装置2-A ,
2-B はデータの出力速度が、データ処理回路11-A〜11-C
でのクロック信号とデータとの間の位相差によりビット
ずれが生じない程度の遅い速度であり、またデータ出力
装置2-C はデータの出力速度が、データ処理回路11-A〜
11-Cでのクロック信号とデータとの間の位相差によりビ
ットずれが生じる速い速度であるとすると、データ出力
装置2-A ,2-B から出力されたデータDA,DBは、ず
れることなく多重化回路13へと供給されるのに対し、
データ出力装置2-C から出力されたデータDCはビット
ずれした状態で多重化回路13へと入力される。このた
め、多重化回路13ではデータがずれて多重化されてし
まうことになる。図4は従来のデータ多重化システムの
別の構成例を示すブロック図である。なお、図3と同一
部分には同一符号を付する。
【0008】このデータ多重化システムは、クロック信
号とデータとの間の位相差によりビットずれが生じる速
い速度でデータの出力を行うデータ出力装置2-D に、発
振器3で発生した基準クロック信号を直接供給し、デー
タ出力装置2-D にてクロック信号CDを自己発生してい
る。データ出力装置2-D は発生したクロック信号CDを
出力するとともに、このクロック信号CDに同期させて
データDDを出力する。多重化装置4は、データ出力装
置2-D に対応するデータ処理装置11-Dが、データDDを
クロック信号CDに同期して認識し、タイミングジェネ
レータ12で生成された内部のクロック信号CCに同期
して処理するものとしている。
号とデータとの間の位相差によりビットずれが生じる速
い速度でデータの出力を行うデータ出力装置2-D に、発
振器3で発生した基準クロック信号を直接供給し、デー
タ出力装置2-D にてクロック信号CDを自己発生してい
る。データ出力装置2-D は発生したクロック信号CDを
出力するとともに、このクロック信号CDに同期させて
データDDを出力する。多重化装置4は、データ出力装
置2-D に対応するデータ処理装置11-Dが、データDDを
クロック信号CDに同期して認識し、タイミングジェネ
レータ12で生成された内部のクロック信号CCに同期
して処理するものとしている。
【0009】この構成により、データ出力装置2-D のデ
ータ出力速度が速くても、データ処理回路11-Dにおいて
クロックとデータとの間に位相差が生じることはない。
しかしこの構成であると、クロック信号CCおよびクロ
ック信号CDの両者の位相が確定している必要があるた
め、データ出力装置2-D とデータ処理装置11-Dとの間に
遅延線5,6を介在させて位相調整を行わなければなら
ない。
ータ出力速度が速くても、データ処理回路11-Dにおいて
クロックとデータとの間に位相差が生じることはない。
しかしこの構成であると、クロック信号CCおよびクロ
ック信号CDの両者の位相が確定している必要があるた
め、データ出力装置2-D とデータ処理装置11-Dとの間に
遅延線5,6を介在させて位相調整を行わなければなら
ない。
【0010】
【発明が解決しようとする課題】以上のように従来のデ
ータ多重化システムでは、多重化すべきデータとして、
速度の異なるものが混在している場合に、一部のデータ
にビットずれが生じ、データがずれて多重化されてしま
うおそれがある。
ータ多重化システムでは、多重化すべきデータとして、
速度の異なるものが混在している場合に、一部のデータ
にビットずれが生じ、データがずれて多重化されてしま
うおそれがある。
【0011】この不具合を解決すべく、ビットずれが生
じるおそれのあるデータに対しては、そのデータの出力
側でクロック信号を自己発生すると、クロック信号が2
種類存在することとなり、両者の位相を調整する必要が
生じる。このため、設計や製造等が複雑となってしま
う。
じるおそれのあるデータに対しては、そのデータの出力
側でクロック信号を自己発生すると、クロック信号が2
種類存在することとなり、両者の位相を調整する必要が
生じる。このため、設計や製造等が複雑となってしま
う。
【0012】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、複雑な位相調
整を行うことなしにデータをずれなく多重化することが
できるデータ多重化システムを提供することにある。
たものであり、その目的とするところは、複雑な位相調
整を行うことなしにデータをずれなく多重化することが
できるデータ多重化システムを提供することにある。
【0013】
【課題を解決するための手段】本発明は、装置全体の動
作タイミングの基準となる基準クロック信号を発生する
例えば発振器などの基準クロック発生手段と、前記基準
クロック信号に同期して所定周波数の第1クロック信号
を発生・出力するとともに、この第1クロック信号に同
期してデータを出力する例えばデータ出力装置などの第
1データ出力手段と、前記第1クロック信号に同期して
所定周波数の第2クロック信号を発生する例えばタイミ
ングジェネレータなどの第2クロック発生手段と、前記
第1クロック信号に同期して前記第1データ出力手段か
ら出力されたデータを取り込み、当該取り込んだデータ
に対して前記第2クロック信号に同期して所定の処理を
行う例えばデータ処理回路などの第1データ処理手段
と、前記第2クロック信号に同期してデータを出力す
る、少なくとも1つの例えばデータ出力装置などの第2
データ出力手段と、前記第2データ出力手段のそれぞれ
に対応して設けられ、前記第2クロック信号に同期して
動作し、前記第2データ出力手段から出力されたデータ
に対して所定の処理を行う少なくとも1つの例えばデー
タ処理手段などの第2データ処理手段と、第1データ処
理手段および第2データ処理手段のそれぞれで処理がな
されたのちのデータを多重化する例えば多重化回路など
の多重化手段とを具備した。
作タイミングの基準となる基準クロック信号を発生する
例えば発振器などの基準クロック発生手段と、前記基準
クロック信号に同期して所定周波数の第1クロック信号
を発生・出力するとともに、この第1クロック信号に同
期してデータを出力する例えばデータ出力装置などの第
1データ出力手段と、前記第1クロック信号に同期して
所定周波数の第2クロック信号を発生する例えばタイミ
ングジェネレータなどの第2クロック発生手段と、前記
第1クロック信号に同期して前記第1データ出力手段か
ら出力されたデータを取り込み、当該取り込んだデータ
に対して前記第2クロック信号に同期して所定の処理を
行う例えばデータ処理回路などの第1データ処理手段
と、前記第2クロック信号に同期してデータを出力す
る、少なくとも1つの例えばデータ出力装置などの第2
データ出力手段と、前記第2データ出力手段のそれぞれ
に対応して設けられ、前記第2クロック信号に同期して
動作し、前記第2データ出力手段から出力されたデータ
に対して所定の処理を行う少なくとも1つの例えばデー
タ処理手段などの第2データ処理手段と、第1データ処
理手段および第2データ処理手段のそれぞれで処理がな
されたのちのデータを多重化する例えば多重化回路など
の多重化手段とを具備した。
【0014】
【作用】このような手段を講じたことにより、第1デー
タ出力手段では、基準クロック発生手段により発生され
た基準クロック信号に同期して所定周波数の第1クロッ
ク信号が発生・出力されるとともに、この第1クロック
信号に同期してデータが出力される。第1データ出力手
段から出力されたデータは、第1データ処理手段にて第
1クロック信号に同期して取り込まれるとともに、第2
クロック発生手段により第1クロック信号に同期して生
成された第2クロック信号に同期しての所定の処理が施
される。一方第2データ出力手段では、第2クロック信
号に同期してデータが出力される。第2データ出力手段
から出力されたデータは、第2データ処理手段により第
2クロック信号に同期しての所定の処理が施される。そ
して多重化手段では、第1データ処理手段および第2デ
ータ処理手段のそれぞれで処理がなされたのちのデータ
が多重化される。
タ出力手段では、基準クロック発生手段により発生され
た基準クロック信号に同期して所定周波数の第1クロッ
ク信号が発生・出力されるとともに、この第1クロック
信号に同期してデータが出力される。第1データ出力手
段から出力されたデータは、第1データ処理手段にて第
1クロック信号に同期して取り込まれるとともに、第2
クロック発生手段により第1クロック信号に同期して生
成された第2クロック信号に同期しての所定の処理が施
される。一方第2データ出力手段では、第2クロック信
号に同期してデータが出力される。第2データ出力手段
から出力されたデータは、第2データ処理手段により第
2クロック信号に同期しての所定の処理が施される。そ
して多重化手段では、第1データ処理手段および第2デ
ータ処理手段のそれぞれで処理がなされたのちのデータ
が多重化される。
【0015】従って、第1データ出力手段からは、互い
に同期したクロック信号およびデータの双方が出力さ
れ、第1データ処理手段に供給される。これにより、第
1データ処理手段では同期状態にあるクロック信号でデ
ータの取り込みが行われ、ビットずれが生じない。さら
に第1データ処理手段および第2データ処理手段では、
第1データ出力手段から出力されたクロック信号に同期
したクロック信号に同期して所定の処理が行われるの
で、第1データ処理手段および第2データ処理手段は同
期的に動作し、また第1データ処理手段における取り込
みデータとその処理も同期関係を保つ。
に同期したクロック信号およびデータの双方が出力さ
れ、第1データ処理手段に供給される。これにより、第
1データ処理手段では同期状態にあるクロック信号でデ
ータの取り込みが行われ、ビットずれが生じない。さら
に第1データ処理手段および第2データ処理手段では、
第1データ出力手段から出力されたクロック信号に同期
したクロック信号に同期して所定の処理が行われるの
で、第1データ処理手段および第2データ処理手段は同
期的に動作し、また第1データ処理手段における取り込
みデータとその処理も同期関係を保つ。
【0016】
【実施例】以下、図面を参照して本発明の一実施例につ
き説明する。図1は本実施例に係るデータ多重化システ
ムの構成を示すブロック図である。なお、図2および図
4と同一部分には同一符号を付し、その詳細な説明は省
略する。このデータ多重化システムは、データ出力装置
2-A ,2-B ,2-D 、発振器3、多重化装置7およびスイ
ッチ8を含んで構成される。
き説明する。図1は本実施例に係るデータ多重化システ
ムの構成を示すブロック図である。なお、図2および図
4と同一部分には同一符号を付し、その詳細な説明は省
略する。このデータ多重化システムは、データ出力装置
2-A ,2-B ,2-D 、発振器3、多重化装置7およびスイ
ッチ8を含んで構成される。
【0017】多重化装置7は、データ出力装置2-A ,2-
B ,2-D のそれぞれから出力されるデータを多重化し、
多重化データODを得るものであり、データ出力装置2-
A ,2-B ,2-D のそれぞれに対応するデータ処理回路11
-A,11-B,11-D、多重化回路13およびタイミングジェ
ネレータ71より構成される。データ処理回路11-A,11
-Bは、タイミングジェネレータ71にてそれぞれ生成さ
れたクロック信号CA,CBに同期して動作し、データ
出力装置2-A ,2-B のそれぞれから出力されたデータD
A,DBのうちの対応するものに対し、多重化装置13
にて多重化を行うために必要な所定の処理を行う。また
データ処理回路11-A,11-Bは、データ出力装置2-A ,2-
B のうちの対応するものに対し、タイミングジェネレー
タ71から供給されるクロック信号CA,CBを供給す
る。データ処理回路11-Dは、タイミングジェネレータ7
1にて生成されたクロック信号CCに同期して動作し、
データ出力装置2-D から出力されたデータDDに対し、
多重化装置13にて多重化を行うために必要な所定の処
理を行う。なおデータ処理回路11-Dは、データ出力装置
2-D にて発生され、データDDとともに供給されるクロ
ック信号CDに同期してデータDDの取り込みを行う。
B ,2-D のそれぞれから出力されるデータを多重化し、
多重化データODを得るものであり、データ出力装置2-
A ,2-B ,2-D のそれぞれに対応するデータ処理回路11
-A,11-B,11-D、多重化回路13およびタイミングジェ
ネレータ71より構成される。データ処理回路11-A,11
-Bは、タイミングジェネレータ71にてそれぞれ生成さ
れたクロック信号CA,CBに同期して動作し、データ
出力装置2-A ,2-B のそれぞれから出力されたデータD
A,DBのうちの対応するものに対し、多重化装置13
にて多重化を行うために必要な所定の処理を行う。また
データ処理回路11-A,11-Bは、データ出力装置2-A ,2-
B のうちの対応するものに対し、タイミングジェネレー
タ71から供給されるクロック信号CA,CBを供給す
る。データ処理回路11-Dは、タイミングジェネレータ7
1にて生成されたクロック信号CCに同期して動作し、
データ出力装置2-D から出力されたデータDDに対し、
多重化装置13にて多重化を行うために必要な所定の処
理を行う。なおデータ処理回路11-Dは、データ出力装置
2-D にて発生され、データDDとともに供給されるクロ
ック信号CDに同期してデータDDの取り込みを行う。
【0018】タイミングジェネレータ71には、データ
出力装置2-D から出力されたクロック信号CDが供給さ
れており、タイミングジェネレータ71はクロック信号
CDに同期し、それぞれ所定の周波数を有するクロック
信号CA,CB,CC,CMを発生する。またタイミン
グジェネレータ71には、発振器3にて発生された基準
クロック信号が供給されており、タイミングジェネレー
タ71はこの基準クロック信号に同期してクロック信号
CA,CB,CC,CMを発生する機能も有している。
出力装置2-D から出力されたクロック信号CDが供給さ
れており、タイミングジェネレータ71はクロック信号
CDに同期し、それぞれ所定の周波数を有するクロック
信号CA,CB,CC,CMを発生する。またタイミン
グジェネレータ71には、発振器3にて発生された基準
クロック信号が供給されており、タイミングジェネレー
タ71はこの基準クロック信号に同期してクロック信号
CA,CB,CC,CMを発生する機能も有している。
【0019】多重化回路13は、タイミングジェネレー
タ71にて生成されたクロック信号CMに同期して動作
し、データ処理回路11-A,11-B,11-Dのそれぞれで処理
がなされたのちのデータDA,DB,DDを1つに多重
化して多重化データODを得る。
タ71にて生成されたクロック信号CMに同期して動作
し、データ処理回路11-A,11-B,11-Dのそれぞれで処理
がなされたのちのデータDA,DB,DDを1つに多重
化して多重化データODを得る。
【0020】スイッチ8はデータ出力装置2-D の動作を
ON/OFFするためのものである。このスイッチ8よ
り出力される切換信号は、データ出力装置2-D およびタ
イミングジェネレータ71へと供給されている。
ON/OFFするためのものである。このスイッチ8よ
り出力される切換信号は、データ出力装置2-D およびタ
イミングジェネレータ71へと供給されている。
【0021】次に以上のように構成されたデータ多重化
システムの動作を説明する。まず、スイッチ8によって
データ出力装置2-D の動作がONとなっていれば、デー
タ出力装置2-D からはクロック信号CDが出力され、タ
イミングジェネレータ71に供給されている。タイミン
グジェネレータ71は、スイッチ8から出力される切換
信号に基づいてデータ出力装置2-D が動作のON/OF
Fを認識し、データ出力装置2-D が動作中であれば、こ
のデータ出力装置2-D から供給されるクロック信号CD
に同期してクロック信号CA,CB,CC,CMの生成
を行っている。かくして多重化装置7の内部クロックで
あるクロック信号CA,CB,CC,CMは、データ出
力装置2-D にて生成されたクロック信号CDに同期した
ものとなっている。
システムの動作を説明する。まず、スイッチ8によって
データ出力装置2-D の動作がONとなっていれば、デー
タ出力装置2-D からはクロック信号CDが出力され、タ
イミングジェネレータ71に供給されている。タイミン
グジェネレータ71は、スイッチ8から出力される切換
信号に基づいてデータ出力装置2-D が動作のON/OF
Fを認識し、データ出力装置2-D が動作中であれば、こ
のデータ出力装置2-D から供給されるクロック信号CD
に同期してクロック信号CA,CB,CC,CMの生成
を行っている。かくして多重化装置7の内部クロックで
あるクロック信号CA,CB,CC,CMは、データ出
力装置2-D にて生成されたクロック信号CDに同期した
ものとなっている。
【0022】このように生成されたクロック信号CA,
CBは、データ処理回路11-A,11-Bを介してデータ出力
装置2-A ,2-B へと供給される。データ出力装置2-A ,
2-Bは、このクロック信号CA,CBに同期してデータ
DA,DBをそれぞれ出力する。一方、データ出力装置
2-D は、発振器3より供給される基準クロック信号に同
期してクロック信号CDを自己発生し、この発生したク
ロック信号CDを出力するとともに、このクロック信号
CDに同期させてデータDDを出力する。
CBは、データ処理回路11-A,11-Bを介してデータ出力
装置2-A ,2-B へと供給される。データ出力装置2-A ,
2-Bは、このクロック信号CA,CBに同期してデータ
DA,DBをそれぞれ出力する。一方、データ出力装置
2-D は、発振器3より供給される基準クロック信号に同
期してクロック信号CDを自己発生し、この発生したク
ロック信号CDを出力するとともに、このクロック信号
CDに同期させてデータDDを出力する。
【0023】データ処理回路11-A,11-Bは、クロック信
号CA,CBに同期してデータDA,DBの取り込みを
行い、取り込んだデータDA,DBに対して所定の処理
を施す。一方、データ処理回路11-Dはクロック信号CD
に同期してデータDDの取り込みを行い、取り込んだデ
ータDDに対して所定の処理を、クロック信号CCに同
期して施す。このようにデータ処理回路11-A,11-B,11
-Dでそれぞれ処理されたデータDA,DB,DDは多重
化回路13に供給され、1つの多重化データODへと多
重化される。
号CA,CBに同期してデータDA,DBの取り込みを
行い、取り込んだデータDA,DBに対して所定の処理
を施す。一方、データ処理回路11-Dはクロック信号CD
に同期してデータDDの取り込みを行い、取り込んだデ
ータDDに対して所定の処理を、クロック信号CCに同
期して施す。このようにデータ処理回路11-A,11-B,11
-Dでそれぞれ処理されたデータDA,DB,DDは多重
化回路13に供給され、1つの多重化データODへと多
重化される。
【0024】かくして、図4に示した従来のデータ多重
化システムと同様に、データ処理回路11-Dにおいてはデ
ータDDとクロック信号CDとの間に位相差はなく、デ
ータ処理回路11-Dでは、ビットずれが生じることなしに
高速なデータDDの取り込みを行うことができる。従っ
て、多重化回路13では、データをずれなく多重化する
ことができる。このとき、多重化装置7の内部クロック
であるクロック信号CA,CB,CC,CMは、クロッ
ク信号CDに同期して生成されているために両者に位相
差は無く、位相調整を行う必要はない。
化システムと同様に、データ処理回路11-Dにおいてはデ
ータDDとクロック信号CDとの間に位相差はなく、デ
ータ処理回路11-Dでは、ビットずれが生じることなしに
高速なデータDDの取り込みを行うことができる。従っ
て、多重化回路13では、データをずれなく多重化する
ことができる。このとき、多重化装置7の内部クロック
であるクロック信号CA,CB,CC,CMは、クロッ
ク信号CDに同期して生成されているために両者に位相
差は無く、位相調整を行う必要はない。
【0025】さて、スイッチ8によってデータ出力装置
2-D の動作がOFFとされていると、データ出力装置2-
D は動作しておらず、クロック信号CDも出力されてい
ない。この状態においては多重化装置7では、スイッチ
8が出力する切換信号に基づいてデータ出力装置2-D が
非動作状態であることを認識し、発振器3から出力され
る基準クロック信号に同期してクロック信号CA,C
B,CC,CMを生成する。
2-D の動作がOFFとされていると、データ出力装置2-
D は動作しておらず、クロック信号CDも出力されてい
ない。この状態においては多重化装置7では、スイッチ
8が出力する切換信号に基づいてデータ出力装置2-D が
非動作状態であることを認識し、発振器3から出力され
る基準クロック信号に同期してクロック信号CA,C
B,CC,CMを生成する。
【0026】これにより、データ出力装置2-D からクロ
ック信号CDが供給されない状態であっても、他のデー
タ出力装置2-A ,2-B から出力されたデータDA,DB
の多重化を行うことができる。
ック信号CDが供給されない状態であっても、他のデー
タ出力装置2-A ,2-B から出力されたデータDA,DB
の多重化を行うことができる。
【0027】なお本発明は上記実施例に限定されるもの
ではない。例えば上記実施例では、タイミングジェネレ
ータ71は発振器3が出力する基準クロック信号に同期
してクロック信号CA,CB,CC,CMを生成する機
能を有し、データ出力装置2-D の動作が停止したときに
は基準クロック信号に同期してクロック信号CA,C
B,CC,CMを生成するようにしているが、データ出
力装置2-D を、クロック信号CDを常時出力するものと
しておけば、タイミングジェネレータ71はクロック信
号CDにのみ同期してクロック信号CA,CB,CC,
CMを生成するものとしても良い。
ではない。例えば上記実施例では、タイミングジェネレ
ータ71は発振器3が出力する基準クロック信号に同期
してクロック信号CA,CB,CC,CMを生成する機
能を有し、データ出力装置2-D の動作が停止したときに
は基準クロック信号に同期してクロック信号CA,C
B,CC,CMを生成するようにしているが、データ出
力装置2-D を、クロック信号CDを常時出力するものと
しておけば、タイミングジェネレータ71はクロック信
号CDにのみ同期してクロック信号CA,CB,CC,
CMを生成するものとしても良い。
【0028】また上記実施例では、3つのデータ出力装
置2-A ,2-B ,2-D から出力された3つのデータDA,
DB,DCを多重化するものを例示したが、2つまたは
4つ以上のデータ出力装置を含み、それらから出力され
たデータを多重化するシステムにも本発明の適用が可能
である。このほか、本発明の要旨を逸脱しない範囲で種
々の変形実施が可能である。
置2-A ,2-B ,2-D から出力された3つのデータDA,
DB,DCを多重化するものを例示したが、2つまたは
4つ以上のデータ出力装置を含み、それらから出力され
たデータを多重化するシステムにも本発明の適用が可能
である。このほか、本発明の要旨を逸脱しない範囲で種
々の変形実施が可能である。
【0029】
【発明の効果】本発明は、装置全体の動作タイミングの
基準となる基準クロック信号を発生する例えば発振器な
どの基準クロック発生手段と、前記基準クロック信号に
同期して所定周波数の第1クロック信号を発生・出力す
るとともに、この第1クロック信号に同期してデータを
出力する例えばデータ出力装置などの第1データ出力手
段と、前記第1クロック信号に同期して前記第1データ
出力手段から出力されたデータを取り込み、当該取り込
んだデータに対して前記第2クロック信号に同期して所
定の処理を行う例えばデータ処理回路などの第1データ
処理手段と、前記第1クロック信号に同期して所定周波
数の第2クロック信号を発生する例えばタイミングジェ
ネレータなどの第2クロック発生手段と、前記第2クロ
ック信号に同期してデータを出力する、少なくとも1つ
の例えばデータ出力装置などの第2データ出力手段と、
前記第2データ出力手段のそれぞれに対応して設けら
れ、前記第2クロック信号に同期して動作し、前記第2
データ出力手段から出力されたデータに対して所定の処
理を行う少なくとも1つの例えばデータ処理手段などの
第2データ処理手段と、第1データ処理手段および第2
データ処理手段のそれぞれで処理がなされたのちのデー
タを多重化する例えば多重化回路などの多重化手段とを
具備したので、複雑な位相調整を行うことなしにデータ
をずれなく多重化することができるデータ多重化システ
ムとなる。
基準となる基準クロック信号を発生する例えば発振器な
どの基準クロック発生手段と、前記基準クロック信号に
同期して所定周波数の第1クロック信号を発生・出力す
るとともに、この第1クロック信号に同期してデータを
出力する例えばデータ出力装置などの第1データ出力手
段と、前記第1クロック信号に同期して前記第1データ
出力手段から出力されたデータを取り込み、当該取り込
んだデータに対して前記第2クロック信号に同期して所
定の処理を行う例えばデータ処理回路などの第1データ
処理手段と、前記第1クロック信号に同期して所定周波
数の第2クロック信号を発生する例えばタイミングジェ
ネレータなどの第2クロック発生手段と、前記第2クロ
ック信号に同期してデータを出力する、少なくとも1つ
の例えばデータ出力装置などの第2データ出力手段と、
前記第2データ出力手段のそれぞれに対応して設けら
れ、前記第2クロック信号に同期して動作し、前記第2
データ出力手段から出力されたデータに対して所定の処
理を行う少なくとも1つの例えばデータ処理手段などの
第2データ処理手段と、第1データ処理手段および第2
データ処理手段のそれぞれで処理がなされたのちのデー
タを多重化する例えば多重化回路などの多重化手段とを
具備したので、複雑な位相調整を行うことなしにデータ
をずれなく多重化することができるデータ多重化システ
ムとなる。
【図1】 本発明の一実施例に係るデータ多重化システ
ムの構成を示すブロック図。
ムの構成を示すブロック図。
【図2】 従来技術を説明する図。
【図3】 従来技術を説明する図。
【図4】 従来技術を説明する図。
2-A ,2-B ,2-D …データ出力装置、3…発振器、7…
多重化装置、11-A,11-B,11-D…データ処理回路、13
…多重化回路、71…タイミングジェネレータ、8…ス
イッチ。
多重化装置、11-A,11-B,11-D…データ処理回路、13
…多重化回路、71…タイミングジェネレータ、8…ス
イッチ。
Claims (2)
- 【請求項1】 装置全体の動作タイミングの基準となる
基準クロック信号を発生する基準クロック発生手段と、 前記基準クロック信号に同期して所定周波数の第1クロ
ック信号を発生・出力するとともに、この第1クロック
信号に同期してデータを出力する第1データ出力手段
と、 前記第1クロック信号に同期して所定周波数の第2クロ
ック信号を発生する第2クロック発生手段と、 前記第1クロック信号に同期して前記第1データ出力手
段から出力されたデータを取り込み、当該取り込んだデ
ータに対して前記第2クロック信号に同期して所定の処
理を行う第1データ処理手段と、 前記第2クロック信号に同期してデータを出力する、少
なくとも1つの第2データ出力手段と、 前記第2データ出力手段のそれぞれに対応して設けら
れ、前記第2クロック信号に同期して動作し、前記第2
データ出力手段から出力されたデータに対して所定の処
理を行う少なくとも1つの第2データ処理手段と、 第1データ処理手段および第2データ処理手段のそれぞ
れで処理がなされたのちのデータを多重化する多重化手
段とを具備したことを特徴とするデータ多重化システ
ム。 - 【請求項2】 第2クロック発生手段は、第1データ出
力手段から第1クロック信号が出力されていないときに
は基準クロックに同期して第2クロック信号を発生する
ことを特徴とする請求項1に記載のデータ多重化システ
ム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2807992A JPH05227111A (ja) | 1992-02-14 | 1992-02-14 | データ多重化システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2807992A JPH05227111A (ja) | 1992-02-14 | 1992-02-14 | データ多重化システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05227111A true JPH05227111A (ja) | 1993-09-03 |
Family
ID=12238771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2807992A Pending JPH05227111A (ja) | 1992-02-14 | 1992-02-14 | データ多重化システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05227111A (ja) |
-
1992
- 1992-02-14 JP JP2807992A patent/JPH05227111A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05313785A (ja) | 集積回路装置 | |
JPH11510629A (ja) | デジタルシステムにおけるクロック信号分配および同期化 | |
JP2001351380A (ja) | 半導体装置、半導体装置を含むモジュール、及びモジュールを含むシステム | |
CA2125450A1 (en) | Method and Apparatus for Switching of Duplexed Clock System | |
JPH05227111A (ja) | データ多重化システム | |
JP3125682B2 (ja) | クロック供給方式及びクロック供給システム | |
JPH10240375A (ja) | クロック無瞬断切替装置 | |
JP2745775B2 (ja) | 同期動作適合測定装置 | |
JPH04316234A (ja) | クロック切替回路 | |
JPS61139139A (ja) | 半導体装置の同期化方法およびこれに用いる半導体装置 | |
JP2988410B2 (ja) | クロック同期化システム | |
JP3349983B2 (ja) | 半導体集積回路装置 | |
JPH07168652A (ja) | 同期リセット回路 | |
JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
JP2653281B2 (ja) | 多相クロック制御回路 | |
JPH0795050A (ja) | クロック信号分配方式 | |
JPH03192819A (ja) | 位相同期回路 | |
JP2526781B2 (ja) | 同期クロック発生装置 | |
KR20030087486A (ko) | 클럭 선택 장치 | |
JPS62169560A (ja) | 二重化クロツク信号発生装置 | |
JPH05191392A (ja) | クロック出力回路 | |
JPH0646043A (ja) | 位相同期装置 | |
JPH08130522A (ja) | マスター・スレーブ多重通信システム | |
JPH05153111A (ja) | 同期回路 | |
JPH10126397A (ja) | 位相合わせ装置 |