JPH05227111A - データ多重化システム - Google Patents

Abstract

(57)【要約】 【目的】複雑な位相調整を行うことなしにデータをずれ
なく多重化することを可能とする。 【構成】データ出力装置2-D は、発振器３で発生された
基準クロック信号に同期して、所定周波数のクロック信
号ＣＤを自己発生し、このクロック信号ＣＤとともに、
このクロック信号に同期してデータＤＤをデータ処理回
路11-Dに供給する。データ処理回路11-Dは、データＤＤ
をクロック信号ＣＤに同期して取り込み、タイミングジ
ェネレータ７１でクロック信号ＣＤに同期して生成され
たクロック信号ＣＣに同期して所定の処理を行う。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のデータを１つに
多重化するデータ多重化システムに関する。

【０００２】

【従来の技術】図２は従来のデータ多重化システムの構
成例を示すブロック図である。このデータ多重化システ
ムは、多重化装置１、複数（ここでは３つ）のデータ出
力装置2-A ，2-B ，2-C （以下、場合により総称して２
で示す）および発振器３を含んで構成される。

【０００３】多重化装置１は、データ出力装置2-A 〜2-
C のそれぞれから出力されるデータを多重化し、多重化
データＯＤを得るものであり、複数（ここでは３つ）の
データ処理回路11-A，11-B，11-C（以下、場合により総
称して１１で示す）、タイミングジェネレータ１２およ
び多重化回路１３より構成される。データ処理回路11-A
〜11-Cは、タイミングジェネレータ１２にてそれぞれ生
成されたクロック信号ＣＡ，ＣＢ，ＣＣに同期して動作
し、データ出力装置2-A 〜2-C のそれぞれから出力され
たデータＤＡ，ＤＢ，ＤＣのうちの対応するものに対
し、多重化回路１３にて多重化を行うために必要な所定
の処理を行う。またデータ処理回路11-A〜11-Cは、デー
タ出力装置2-A 〜2-C のうちの対応するものに対し、タ
イミングジェネレータ１２から供給されるクロック信号
ＣＡ，ＣＢ，ＣＣを供給する。タイミングジェネレータ
１２は、発振器３にて発生された基準クロック信号に同
期し、それぞれ所定の周波数を有するクロック信号Ｃ
Ａ，ＣＢ，ＣＣを発生する。多重化回路１３は、タイミ
ングジェネレータ１２にて生成された所定周波数のクロ
ック信号ＣＭに同期して動作し、データ処理回路11-A〜
11-Cのそれぞれで処理がなされたのちのデータＤＡ，Ｄ
Ｂ，ＤＣを１つに多重化して多重化データＯＤを得る。
データ出力装置2-A 〜2-C は、データ処理回路11-A〜11
-Cのそれぞれから供給されたクロック信号ＣＡ，ＣＢ，
ＣＣに同期して多重化すべきデータＤＡ，ＤＢ，ＤＣの
出力を行う。

【０００４】ところで、データ出力装置２は多重化装置
１とは別体となっており、データ処理回路１１とデータ
出力装置２との間のクロック信号およびデータの伝送路
は、ある程度の距離ｄを有している。このためクロック
信号およびデータは、データ出力装置２またはデータ処
理回路１１に到達するまでにある程度の時間を要する。

【０００５】具体的には、例えば図３に示すように、デ
ータ処理回路１１から出力されるクロック信号がCC-1で
示す状態であるとすると、このクロック信号CC-1に同期
した状態のデータはDC-1で示される。クロック信号はデ
ータ出力装置２に到達するのに一定時間ＴＡを要するた
め、データ出力装置２に取り込まれるクロック信号は図
３にCC-2で示す状態となる。データ出力装置２は図３に
DC-2で示すようにクロック信号CC-2に同期させてデータ
を出力する。従って、データ出力装置２から出力される
データは、この時点においてすでに、DC-1に比較してＴ
Ａ時間分遅延している。データ出力装置２から出力され
たデータは、データ処理回路１１に到達するのに一定時
間ＴＢを要するため、データ処理回路１１に取り込まれ
るデータは図３にDC-3で示す状態となる。従って、デー
タ処理回路１１に取り込まれるデータは、さらにＴＢ時
間分の遅延を受け、結果としてDC-1に比較してＴＡ時間
とＴＢ時間との和であるＴＣ時間分遅延する。すなわ
ち、データ処理回路１１のクロックCC-1とデータ処理回
路１１に取り込まれるデータとの間には、ＴＣ時間分の
位相差が生じることになる。

【０００６】ここで、データ出力装置２のデータの出力
速度が比較的遅く、クロック信号の周期ＴＤが前述した
データ処理回路１１でのクロック信号とデータとの間の
位相差ＴＣよりも問題にならない程度大きければ、デー
タのずれはデータ処理回路１１でのデータ認識に何等影
響を与えない。従って、データ出力装置２から出力され
たデータとデータ処理回路１１で認識されたデータとの
間にはビットずれは生じない。しかし、データ出力装置
２のデータの出力速度がある速度よりも速く、クロック
信号の周期ＴＤが図３に示すように位相差ＴＣよりも小
さくなると、データ出力装置２から出力されたデータと
データ処理回路11-A〜11-Cで認識されたデータとの間に
はビットずれが生じる。すなわち、図３のＴ１時点にお
いて、データ処理回路１１がクロック信号CC-1の立下り
に同期して取り込んだデータの認識を行おうとすると、
本来取り込むべきビットＤ１の１ビット前のビットＤ０
が到来しており、ビットずれが生じる。

【０００７】さて、多重化装置１に接続された３つのデ
ータ出力装置2-A 〜2-C のうち、データ出力装置2-A ，
2-B はデータの出力速度が、データ処理回路11-A〜11-C
でのクロック信号とデータとの間の位相差によりビット
ずれが生じない程度の遅い速度であり、またデータ出力
装置2-C はデータの出力速度が、データ処理回路11-A〜
11-Cでのクロック信号とデータとの間の位相差によりビ
ットずれが生じる速い速度であるとすると、データ出力
装置2-A ，2-B から出力されたデータＤＡ，ＤＢは、ず
れることなく多重化回路１３へと供給されるのに対し、
データ出力装置2-C から出力されたデータＤＣはビット
ずれした状態で多重化回路１３へと入力される。このた
め、多重化回路１３ではデータがずれて多重化されてし
まうことになる。図４は従来のデータ多重化システムの
別の構成例を示すブロック図である。なお、図３と同一
部分には同一符号を付する。

【０００８】このデータ多重化システムは、クロック信
号とデータとの間の位相差によりビットずれが生じる速
い速度でデータの出力を行うデータ出力装置2-D に、発
振器３で発生した基準クロック信号を直接供給し、デー
タ出力装置2-D にてクロック信号ＣＤを自己発生してい
る。データ出力装置2-D は発生したクロック信号ＣＤを
出力するとともに、このクロック信号ＣＤに同期させて
データＤＤを出力する。多重化装置４は、データ出力装
置2-D に対応するデータ処理装置11-Dが、データＤＤを
クロック信号ＣＤに同期して認識し、タイミングジェネ
レータ１２で生成された内部のクロック信号ＣＣに同期
して処理するものとしている。

【０００９】この構成により、データ出力装置2-D のデ
ータ出力速度が速くても、データ処理回路11-Dにおいて
クロックとデータとの間に位相差が生じることはない。
しかしこの構成であると、クロック信号ＣＣおよびクロ
ック信号ＣＤの両者の位相が確定している必要があるた
め、データ出力装置2-D とデータ処理装置11-Dとの間に
遅延線５，６を介在させて位相調整を行わなければなら
ない。

【００１０】

【発明が解決しようとする課題】以上のように従来のデ
ータ多重化システムでは、多重化すべきデータとして、
速度の異なるものが混在している場合に、一部のデータ
にビットずれが生じ、データがずれて多重化されてしま
うおそれがある。

【００１１】この不具合を解決すべく、ビットずれが生
じるおそれのあるデータに対しては、そのデータの出力
側でクロック信号を自己発生すると、クロック信号が２
種類存在することとなり、両者の位相を調整する必要が
生じる。このため、設計や製造等が複雑となってしま
う。

【００１２】本発明はこのような事情を考慮してなされ
たものであり、その目的とするところは、複雑な位相調
整を行うことなしにデータをずれなく多重化することが
できるデータ多重化システムを提供することにある。

【００１３】

【課題を解決するための手段】本発明は、装置全体の動
作タイミングの基準となる基準クロック信号を発生する
例えば発振器などの基準クロック発生手段と、前記基準
クロック信号に同期して所定周波数の第１クロック信号
を発生・出力するとともに、この第１クロック信号に同
期してデータを出力する例えばデータ出力装置などの第
１データ出力手段と、前記第１クロック信号に同期して
所定周波数の第２クロック信号を発生する例えばタイミ
ングジェネレータなどの第２クロック発生手段と、前記
第１クロック信号に同期して前記第１データ出力手段か
ら出力されたデータを取り込み、当該取り込んだデータ
に対して前記第２クロック信号に同期して所定の処理を
行う例えばデータ処理回路などの第１データ処理手段
と、前記第２クロック信号に同期してデータを出力す
る、少なくとも１つの例えばデータ出力装置などの第２
データ出力手段と、前記第２データ出力手段のそれぞれ
に対応して設けられ、前記第２クロック信号に同期して
動作し、前記第２データ出力手段から出力されたデータ
に対して所定の処理を行う少なくとも１つの例えばデー
タ処理手段などの第２データ処理手段と、第１データ処
理手段および第２データ処理手段のそれぞれで処理がな
されたのちのデータを多重化する例えば多重化回路など
の多重化手段とを具備した。

【００１４】

【作用】このような手段を講じたことにより、第１デー
タ出力手段では、基準クロック発生手段により発生され
た基準クロック信号に同期して所定周波数の第１クロッ
ク信号が発生・出力されるとともに、この第１クロック
信号に同期してデータが出力される。第１データ出力手
段から出力されたデータは、第１データ処理手段にて第
１クロック信号に同期して取り込まれるとともに、第２
クロック発生手段により第１クロック信号に同期して生
成された第２クロック信号に同期しての所定の処理が施
される。一方第２データ出力手段では、第２クロック信
号に同期してデータが出力される。第２データ出力手段
から出力されたデータは、第２データ処理手段により第
２クロック信号に同期しての所定の処理が施される。そ
して多重化手段では、第１データ処理手段および第２デ
ータ処理手段のそれぞれで処理がなされたのちのデータ
が多重化される。

【００１５】従って、第１データ出力手段からは、互い
に同期したクロック信号およびデータの双方が出力さ
れ、第１データ処理手段に供給される。これにより、第
１データ処理手段では同期状態にあるクロック信号でデ
ータの取り込みが行われ、ビットずれが生じない。さら
に第１データ処理手段および第２データ処理手段では、
第１データ出力手段から出力されたクロック信号に同期
したクロック信号に同期して所定の処理が行われるの
で、第１データ処理手段および第２データ処理手段は同
期的に動作し、また第１データ処理手段における取り込
みデータとその処理も同期関係を保つ。

【００１６】

【実施例】以下、図面を参照して本発明の一実施例につ
き説明する。図１は本実施例に係るデータ多重化システ
ムの構成を示すブロック図である。なお、図２および図
４と同一部分には同一符号を付し、その詳細な説明は省
略する。このデータ多重化システムは、データ出力装置
2-A ，2-B ，2-D 、発振器３、多重化装置７およびスイ
ッチ８を含んで構成される。

【００１７】多重化装置７は、データ出力装置2-A ，2-
B ，2-D のそれぞれから出力されるデータを多重化し、
多重化データＯＤを得るものであり、データ出力装置2-
A ，2-B ，2-D のそれぞれに対応するデータ処理回路11
-A，11-B，11-D、多重化回路１３およびタイミングジェ
ネレータ７１より構成される。データ処理回路11-A，11
-Bは、タイミングジェネレータ７１にてそれぞれ生成さ
れたクロック信号ＣＡ，ＣＢに同期して動作し、データ
出力装置2-A ，2-B のそれぞれから出力されたデータＤ
Ａ，ＤＢのうちの対応するものに対し、多重化装置１３
にて多重化を行うために必要な所定の処理を行う。また
データ処理回路11-A，11-Bは、データ出力装置2-A ，2-
B のうちの対応するものに対し、タイミングジェネレー
タ７１から供給されるクロック信号ＣＡ，ＣＢを供給す
る。データ処理回路11-Dは、タイミングジェネレータ７
１にて生成されたクロック信号ＣＣに同期して動作し、
データ出力装置2-D から出力されたデータＤＤに対し、
多重化装置１３にて多重化を行うために必要な所定の処
理を行う。なおデータ処理回路11-Dは、データ出力装置
2-D にて発生され、データＤＤとともに供給されるクロ
ック信号ＣＤに同期してデータＤＤの取り込みを行う。

【００１８】タイミングジェネレータ７１には、データ
出力装置2-D から出力されたクロック信号ＣＤが供給さ
れており、タイミングジェネレータ７１はクロック信号
ＣＤに同期し、それぞれ所定の周波数を有するクロック
信号ＣＡ，ＣＢ，ＣＣ，ＣＭを発生する。またタイミン
グジェネレータ７１には、発振器３にて発生された基準
クロック信号が供給されており、タイミングジェネレー
タ７１はこの基準クロック信号に同期してクロック信号
ＣＡ，ＣＢ，ＣＣ，ＣＭを発生する機能も有している。

【００１９】多重化回路１３は、タイミングジェネレー
タ７１にて生成されたクロック信号ＣＭに同期して動作
し、データ処理回路11-A，11-B，11-Dのそれぞれで処理
がなされたのちのデータＤＡ，ＤＢ，ＤＤを１つに多重
化して多重化データＯＤを得る。

【００２０】スイッチ８はデータ出力装置2-D の動作を
ＯＮ／ＯＦＦするためのものである。このスイッチ８よ
り出力される切換信号は、データ出力装置2-D およびタ
イミングジェネレータ７１へと供給されている。

【００２１】次に以上のように構成されたデータ多重化
システムの動作を説明する。まず、スイッチ８によって
データ出力装置2-D の動作がＯＮとなっていれば、デー
タ出力装置2-D からはクロック信号ＣＤが出力され、タ
イミングジェネレータ７１に供給されている。タイミン
グジェネレータ７１は、スイッチ８から出力される切換
信号に基づいてデータ出力装置2-D が動作のＯＮ／ＯＦ
Ｆを認識し、データ出力装置2-D が動作中であれば、こ
のデータ出力装置2-D から供給されるクロック信号ＣＤ
に同期してクロック信号ＣＡ，ＣＢ，ＣＣ，ＣＭの生成
を行っている。かくして多重化装置７の内部クロックで
あるクロック信号ＣＡ，ＣＢ，ＣＣ，ＣＭは、データ出
力装置2-D にて生成されたクロック信号ＣＤに同期した
ものとなっている。

【００２２】このように生成されたクロック信号ＣＡ，
ＣＢは、データ処理回路11-A，11-Bを介してデータ出力
装置2-A ，2-B へと供給される。データ出力装置2-A ，
2-Bは、このクロック信号ＣＡ，ＣＢに同期してデータ
ＤＡ，ＤＢをそれぞれ出力する。一方、データ出力装置
2-D は、発振器３より供給される基準クロック信号に同
期してクロック信号ＣＤを自己発生し、この発生したク
ロック信号ＣＤを出力するとともに、このクロック信号
ＣＤに同期させてデータＤＤを出力する。

【００２３】データ処理回路11-A，11-Bは、クロック信
号ＣＡ，ＣＢに同期してデータＤＡ，ＤＢの取り込みを
行い、取り込んだデータＤＡ，ＤＢに対して所定の処理
を施す。一方、データ処理回路11-Dはクロック信号ＣＤ
に同期してデータＤＤの取り込みを行い、取り込んだデ
ータＤＤに対して所定の処理を、クロック信号ＣＣに同
期して施す。このようにデータ処理回路11-A，11-B，11
-Dでそれぞれ処理されたデータＤＡ，ＤＢ，ＤＤは多重
化回路１３に供給され、１つの多重化データＯＤへと多
重化される。

【００２４】かくして、図４に示した従来のデータ多重
化システムと同様に、データ処理回路11-Dにおいてはデ
ータＤＤとクロック信号ＣＤとの間に位相差はなく、デ
ータ処理回路11-Dでは、ビットずれが生じることなしに
高速なデータＤＤの取り込みを行うことができる。従っ
て、多重化回路１３では、データをずれなく多重化する
ことができる。このとき、多重化装置７の内部クロック
であるクロック信号ＣＡ，ＣＢ，ＣＣ，ＣＭは、クロッ
ク信号ＣＤに同期して生成されているために両者に位相
差は無く、位相調整を行う必要はない。

【００２５】さて、スイッチ８によってデータ出力装置
2-D の動作がＯＦＦとされていると、データ出力装置2-
D は動作しておらず、クロック信号ＣＤも出力されてい
ない。この状態においては多重化装置７では、スイッチ
８が出力する切換信号に基づいてデータ出力装置2-D が
非動作状態であることを認識し、発振器３から出力され
る基準クロック信号に同期してクロック信号ＣＡ，Ｃ
Ｂ，ＣＣ，ＣＭを生成する。

【００２６】これにより、データ出力装置2-D からクロ
ック信号ＣＤが供給されない状態であっても、他のデー
タ出力装置2-A ，2-B から出力されたデータＤＡ，ＤＢ
の多重化を行うことができる。

【００２７】なお本発明は上記実施例に限定されるもの
ではない。例えば上記実施例では、タイミングジェネレ
ータ７１は発振器３が出力する基準クロック信号に同期
してクロック信号ＣＡ，ＣＢ，ＣＣ，ＣＭを生成する機
能を有し、データ出力装置2-D の動作が停止したときに
は基準クロック信号に同期してクロック信号ＣＡ，Ｃ
Ｂ，ＣＣ，ＣＭを生成するようにしているが、データ出
力装置2-D を、クロック信号ＣＤを常時出力するものと
しておけば、タイミングジェネレータ７１はクロック信
号ＣＤにのみ同期してクロック信号ＣＡ，ＣＢ，ＣＣ，
ＣＭを生成するものとしても良い。

【００２８】また上記実施例では、３つのデータ出力装
置2-A ，2-B ，2-D から出力された３つのデータＤＡ，
ＤＢ，ＤＣを多重化するものを例示したが、２つまたは
４つ以上のデータ出力装置を含み、それらから出力され
たデータを多重化するシステムにも本発明の適用が可能
である。このほか、本発明の要旨を逸脱しない範囲で種
々の変形実施が可能である。

【００２９】

【発明の効果】本発明は、装置全体の動作タイミングの
基準となる基準クロック信号を発生する例えば発振器な
どの基準クロック発生手段と、前記基準クロック信号に
同期して所定周波数の第１クロック信号を発生・出力す
るとともに、この第１クロック信号に同期してデータを
出力する例えばデータ出力装置などの第１データ出力手
段と、前記第１クロック信号に同期して前記第１データ
出力手段から出力されたデータを取り込み、当該取り込
んだデータに対して前記第２クロック信号に同期して所
定の処理を行う例えばデータ処理回路などの第１データ
処理手段と、前記第１クロック信号に同期して所定周波
数の第２クロック信号を発生する例えばタイミングジェ
ネレータなどの第２クロック発生手段と、前記第２クロ
ック信号に同期してデータを出力する、少なくとも１つ
の例えばデータ出力装置などの第２データ出力手段と、
前記第２データ出力手段のそれぞれに対応して設けら
れ、前記第２クロック信号に同期して動作し、前記第２
データ出力手段から出力されたデータに対して所定の処
理を行う少なくとも１つの例えばデータ処理手段などの
第２データ処理手段と、第１データ処理手段および第２
データ処理手段のそれぞれで処理がなされたのちのデー
タを多重化する例えば多重化回路などの多重化手段とを
具備したので、複雑な位相調整を行うことなしにデータ
をずれなく多重化することができるデータ多重化システ
ムとなる。

【図面の簡単な説明】

【図１】 本発明の一実施例に係るデータ多重化システ
ムの構成を示すブロック図。

【図２】 従来技術を説明する図。

【図３】 従来技術を説明する図。

【図４】 従来技術を説明する図。

【符号の説明】

2-A ，2-B ，2-D …データ出力装置、３…発振器、７…
多重化装置、11-A，11-B，11-D…データ処理回路、１３
…多重化回路、７１…タイミングジェネレータ、８…ス
イッチ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 装置全体の動作タイミングの基準となる
   基準クロック信号を発生する基準クロック発生手段と、 前記基準クロック信号に同期して所定周波数の第１クロ
   ック信号を発生・出力するとともに、この第１クロック
   信号に同期してデータを出力する第１データ出力手段
   と、 前記第１クロック信号に同期して所定周波数の第２クロ
   ック信号を発生する第２クロック発生手段と、 前記第１クロック信号に同期して前記第１データ出力手
   段から出力されたデータを取り込み、当該取り込んだデ
   ータに対して前記第２クロック信号に同期して所定の処
   理を行う第１データ処理手段と、 前記第２クロック信号に同期してデータを出力する、少
   なくとも１つの第２データ出力手段と、 前記第２データ出力手段のそれぞれに対応して設けら
   れ、前記第２クロック信号に同期して動作し、前記第２
   データ出力手段から出力されたデータに対して所定の処
   理を行う少なくとも１つの第２データ処理手段と、 第１データ処理手段および第２データ処理手段のそれぞ
   れで処理がなされたのちのデータを多重化する多重化手
   段とを具備したことを特徴とするデータ多重化システ
   ム。
2. 【請求項２】 第２クロック発生手段は、第１データ出
   力手段から第１クロック信号が出力されていないときに
   は基準クロックに同期して第２クロック信号を発生する
   ことを特徴とする請求項１に記載のデータ多重化システ
   ム。