JP2526781B2 - 同期クロック発生装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル通信の同期
クロック発生装置に利用する。本発明は、同期クロック
発生装置の信頼性を向上するために複数の装置を多重化
する技術に関する。特に、同一の基準フレームクロック
信号発生器の基準フレームクロック信号を受信し、位相
同期発振器（ＰＬＯ，phase locked oscillator ）で周
波数変換し基準フレームクロック信号よりフレーム間隔
の広いフレーム同期信号を作成する一つの主回路および
従属回路で構成される多重化回路の同期クロック発生装
置に関するものである。素子の遅延ばらつきに対する調
整が不要で確実に同期する同期クロック発生装置に関す
るものである。

【０００２】

【従来の技術】図３は従来例の同期クロック発生装置の
ブロック構成図である。図４は他の従来例の同期クロッ
ク発生装置のブロック構成図である。

【０００３】従来、同期クロック発生装置は、図３に示
すように主回路の同期クロック発生回路３２ａの出力で
あるフレーム同期信号４２ａを直接従属回路の同期クロ
ック発生回路の分周器６のリセット信号とし、分周器６
の動作周波数が高くなった場合にはこのリセット動作を
確実にするため回路毎の素子特性に合わせ遅延調整を行
っていた。ここで、主従属判定器１１は、主回路の同期
クロック発生回路３２ａの場合にはマスク回路１３を制
御して遅延調整器１５の出力を出力し、従属回路の同期
クロック発生回路３２ｂの場合にはマスク回路１４を制
御し遅延調整器１６の出力をマスクしていた。

【０００４】また、図４に示すように、主回路の同期ク
ロック発生回路３３ａのＰＬＯ５の出力クロック信号に
よって従属回路の同期クロック発生回路３３ｂの分周器
６を動作させ、さらに同期クロック発生回路３３ａの出
力であるフレーム同期信号４３ａで同期クロック発生回
路３３ｂの分周器６のリセットをしていた。ここで、主
従属判定器１１は、同期クロック発生回路３３ａの場合
にはセレクタ１８を制御して自回路のＰＬＯ５の出力ク
ロック信号を分周器６に与え、マスク回路１４、１７を
制御して分周器６の出力およびＰＬＯ５の出力クロック
信号を同期クロック発生回路３３ｂに与え、マスク回路
１３を制御してリセット信号１０をマスクする。また、
同期クロック発生回路３３ｂの場合にはセレクタ１８を
制御して同期クロック発生回路３３ａのＰＬＯ５の出力
クロック信号を分周器６に与え、マスク回路１４、１７
を制御して分周器６の出力およびＰＬＯ５の出力クロッ
ク信号をマスクし、マスク回路１３を制御し同期クロッ
ク発生回路３３ｂの分周器６の出力をリセット信号１０
として自回路の分周器６に与えてリセットする。

【０００５】

【発明が解決しようとする課題】しかし、このような従
来例の同期クロック発生装置では、図３に示す装置の場
合に、素子の遅延調整を回路毎に行う煩雑な手間を必要
とする問題点があり、また図４に示す同期クロック発生
装置の場合には主回路の同期クロック発生回路と従属回
路の同期クロック発生回路との間でＰＬＯの出力クロッ
ク信号の送受信を行う必要があり、回路間の信号数が増
え、また主回路の同期クロック発生回路障害時に従属回
路の同期クロック発生回路の出力が停止する問題点があ
った。

【０００６】外部信号により可変分周器をリセットして
同期させる装置があるが（特開昭６２−１１８６５０号
公報および特開平２−６７０３４号公報）、これらは主
回路と従属回路との分周器を並列動作させ主回路のフレ
ーム同期信号に基づいて分周器をリセットして同期させ
る方式ではない。

【０００７】本発明は前記の欠点を解決するもので、従
属回路の素子の遅延調整をすることなく、必要最小限の
信号の送受により主回路と従属回路との間の同期を確立
することができ、かつ主回路の障害時に従属回路の出力
が停止することがない同期クロック発生装置を提供する
ことを目的とする。

【０００８】

【課題を解決するための手段】本発明は、基準フレーム
クロック信号を発生する基準フレームクロック信号発生
器（１）と、この基準フレームクロック信号を受信しそ
れぞれフレーム同期信号を出力する複数の同期クロック
発生回路（３１ａ、３１ｂ）とを備え、前記複数の同期
クロック発生回路はそれぞれ、前記基準フレームクロッ
ク信号を同期基準とする位相同期発振器（５）と、この
位相同期発振器の出力を分周し前記フレーム同期信号を
出力する分周器（６）と、前記複数の同期クロック発生
回路の内の一つを主回路としその他をこの主回路に同期
する従属回路として構成させる切換手段（１１、１３、
１４）とを含む同期クロック発生装置において、前記複
数の同期クロック発生回路（３１ａ、３１ｂ）はそれぞ
れ前記分周器出力に同期し前記フレーム同期信号と等し
い間隔でフレーム同期信号より長いアクティブ時間の信
号である主従属間同期信号を発生する同期信号発生器
（７）と、前記切換手段が従属側に設定されたときに有
効になり前記分周器からのフレーム同期信号および主回
路からの主従属間同期信号を入力としその分周器のリセ
ット信号を出力する論理積回路（１２）とを含むことを
特徴とする。

【０００９】また、本発明は、前記同期信号発生器
（７）は入力する前記分周器出力に対する同期タイミン
グは固定的に設定されることができる。

【００１０】また、本発明は、前記切換手段は、その同
期クロック発生回路が主回路として動作する場合には前
記主従属間同期信号を出力し従属回路として動作する場
合には前記主従属間同期信号をマスクする第一のマスク
手段と、主回路として動作する場合には自分の同期クロ
ック信号発生回路から入力する主従属間同期信号をマス
クし従属回路として動作する場合には前記主従属間同期
信号を通過させる第二のマスク回路とを含むことができ
る。

【００１１】さらに、本発明は、前記論理積回路に与え
られる分周器出力は、前記フレーム同期信号に同期しこ
のフレーム同期信号より周期の短い信号であることがで
きる。

【００１２】

【作用】主回路は主従属間同期信号を従属回路に出力
し、従属回路はこの主従属同期信号をその分周器の出力
でゲート制御しその分周器をリセットすることにより、
従属回路の素子の遅延調整をすることなく、必要最小限
の信号の送受により主回路と従属回路との間の同期を確
立することができる。かつ主回路の障害時には従属回路
がそのままの位相で動作を続けるから、従属回路の出力
が停止することがない。また、主従属間同期信号は前記
フレーム同期信号と同じフレーム間隔で主従属間の素子
の遅延ばらつきを許容する程度アクティブ時間が十分に
長い信号とすることにより、より確実に分周器のリセッ
トをすることができる。

【００１３】さらに、ゲート信号を主従属間同期信号の
フレーム間隔を正の整数で割った周期をもち位相同期発
振器の出力の１周期分のアクティブ幅の信号とすること
により、同期確立の時間を短くできる。

【００１４】

【実施例】本発明の実施例について図面を参照して説明
する。

【００１５】図１は本発明一実施例同期クロック発生装
置のブロック構成図である。図２は本発明の同期クロッ
ク発生装置の各信号のタイミングチャートである。図１
および図２において、同期クロック発生装置は、基準フ
レームクロック信号として基準フレーム信号２を発生す
る基準フレームクロック信号発生器として基準フレーム
信号発生器１と、基準フレーム信号２を受信しそれぞれ
フレーム同期信号４１ａ、４１ｂを出力する複数の同期
クロック発生回路３１ａ、３１ｂとを備え、同期クロッ
ク発生回路３１ａ、３１ｂはそれぞれ、基準フレーム信
号２を同期基準とする位相同期発振器としてＰＬＯ５
と、ＰＬＯ５の出力を分周しフレーム同期信号４１ａ、
４１ｂを出力する分周器６と、同期クロック発生回路３
１ａ、３１ｂの内の一つを主回路としその他をこの主回
路に同期する従属回路として構成させる切換手段とを含
む。

【００１６】ここで本発明の特徴とするところは、同期
クロック発生回路３１ａ、３１ｂはそれぞれ分周器６の
出力に同期する主従属間同期信号８を発生する同期信号
発生器７と、前記切換手段が従属側に設定されたときに
有効になり分周器６からのフレーム同期信号４１ｂおよ
び主回路からの主従属間同期信号８を入力としその分周
器６のリセット信号１０を出力する論理積回路１２とを
含むことにある。

【００１７】また、主従属間同期信号８はフレーム同期
信号４１ａ、４１ｂと等しい間隔でフレーム同期信号４
１ａ、４１ｂより長いアクティブ時間の信号である。

【００１８】さらに、同期信号発生器７は入力する分周
器６の出力に対する同期タイミングは固定的に設定され
る。

【００１９】また、前記切換手段は、その同期クロック
発生回路３１ａ、３１ｂが主回路（同期クロック発生回
路３１ａとする）として動作する場合には主従属間同期
信号８を出力し従属回路（同期クロック発生回路３１ｂ
とする）として動作する場合には主従属間同期信号８を
マスクする第一のマスク手段として主従属判定器１１お
よびマスク回路１４と、主回路として動作する場合には
自分の同期クロック信号発生回路３１ａから入力する主
従属間同期信号８をマスクし従属回路として動作する場
合には主回路から入力する主従属間同期信号８を通過さ
せる第二のマスク回路として主従属判定器１１およびマ
スク回路１３とを含む。

【００２０】さらに、論理積回路１２に与えられる分周
器６の出力は、フレーム同期信号４１ｂに同期しこのフ
レーム同期信号４１ｂより周期の短い信号である。

【００２１】このような構成の同期クロック発生装置の
動作について説明する。図１および図２において、基準
フレーム信号発生器１の基準フレーム信号２はそれぞれ
主回路の同期クロック発生回路３１ａおよび従属回路の
同期クロック発生回路３１ｂに分配される。同期クロッ
ク発生回路３１ａ、３１ｂ内のＰＬＯ５は基準フレーム
信号２を周波数変換する。分周器６はＰＬＯ５の出力ク
ロック信号で動作し、基準フレーム信号２の正の整数倍
のフレーム間隔τ２（τ２＝Ｎ×τ１：Ｎは正の整数）
を有するフレーム同期信号４１ａ、４１ｂを作成し出力
する。同期信号発生器７は分周器６の出力よりフレーム
同期信号４１ａ、４１ｂと同じフレーム間隔τ２をもつ
が図２のタイミングチャートで示すようにアクティブ時
間がフレーム同期信号４１ａ、４１ｂよりも長い主従属
間同期信号８を生成する。また、分周器６は主従属間同
期信号８のフレーム間隔τ２を正の整数で割ったτ３で
（τ３＝τ２／Ｍ：Ｍ＝正の整数）の周期をもち、かつ
分周器６の動作クロック１周期分のアクティブ幅を有す
るゲート信号９を作成する。主従属間同期信号８とゲー
ト信号９との論理積の出力がリセット信号１０となり、
分周器６のリセットを行う。

【００２２】ここで、図１では同期クロック発生回路３
１ａが主回路となり、従属回路の各同期クロック発生回
路３１ｂは同期クロック発生回路３１ａのフレーム同期
信号４１ａに同期したフレーム同期信号４１ｂを作成し
出力する。同期クロック発生回路３１ａではリセット信
号１０をマスクして分周器６は自立的に動作する。ま
た、主回路の同期クロック発生回路３１ａのみが主従属
間同期信号８を出力し、従属回路となる同期クロック発
生回路３１ｂは主従属間同期信号８をマスクする。この
ようにして同期クロック発生回路３１ｂは同期クロック
発生回路３１ａに同期したフレーム同期信号４１ｂを出
力する。

【００２３】

【発明の効果】以上説明したように、本発明は、従属の
素子の遅延調整をすることなく、必要最小限の信号の送
受により主回路と従属回路との間の同期を確立すること
ができ、かつ主回路の障害時にも従属回路はそれまでの
位相を保ったまま動作するので出力停止をすることなく
主回路の切替動作を行うことができる優れた効果があ
る。

【図面の簡単な説明】

【図１】本発明一実施例同期クロック発生装置のブロッ
ク構成図。

【図２】本発明の同期クロック発生装置の各信号波形の
タイミングチャート。

【図３】従来例の同期クロック発生装置のブロック構成
図。

【図４】他の従来例の同期クロック発生装置のブロック
構成図。

【符号の説明】

１ 基準フレーム信号発生器 ２ 基準フレーム信号 ３１ａ、３２ａ、３３ａ、３１ｂ、３２ｂ、３３ｂ 同
期クロック発生回路 ４１ａ、４２ａ、４３ａ、４１ｂ、４２ｂ、４３ｂ フ
レーム同期信号 ５ ＰＬＯ ６ 分周器 ７ 同期信号発生器 ８、１９ 主従属間同期信号 ９ ゲート信号 １０ リセット信号 １１ 主従属判定器 １２ 論理積回路 １３、１４、１７ マスク回路 １５、１６ 遅延調整器 １８ セレクタ

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 基準フレームクロック信号を発生する基
   準フレームクロック信号発生器（１）と、この基準フレ
   ームクロック信号を受信しそれぞれフレーム同期信号を
   出力する複数の同期クロック発生回路（３１ａ、３１
   ｂ）とを備え、 前記複数の同期クロック発生回路はそれぞれ、前記基準
   フレームクロック信号を同期基準とする位相同期発振器
   （５）と、この位相同期発振器の出力を分周し前記フレ
   ーム同期信号を出力する分周器（６）と、前記複数の同
   期クロック発生回路の内の一つを主回路としその他をこ
   の主回路に同期する従属回路として構成させる切換手段
   （１１、１３、１４）とを含む同期クロック発生装置に
   おいて、 前記複数の同期クロック発生回路（３１ａ、３１ｂ）は
   それぞれ前記分周器出力に同期し前記フレーム同期信号
   と等しい間隔でフレーム同期信号より長いアクティブ時
   間の信号である主従属間同期信号を発生する同期信号発
   生器（７）と、前記切換手段が従属側に設定されたとき
   に有効になり前記分周器からのフレーム同期信号および
   主回路からの主従属間同期信号を入力としその分周器の
   リセット信号を出力する論理積回路（１２）とを含むこ
   とを特徴とする同期クロック発生装置。
2. 【請求項２】 前記同期信号発生器（７）は入力する前
   記分周器出力に対する同期タイミングは固定的に設定さ
   れた請求項１記載の同期クロック発生装置。
3. 【請求項３】 前記切換手段は、その同期クロック発生
   回路が主回路として動作する場合には前記主従属間同期
   信号を出力し従属回路として動作する場合には前記主従
   属間同期信号をマスクする第一のマスク手段と、主回路
   として動作する場合には自分の同期クロック信号発生回
   路から入力する主従属間同期信号をマスクし従属回路と
   して動作する場合には前記主従属間同期信号を通過させ
   る第二のマスク回路とを含む請求項２記載の同期クロッ
   ク発生装置。
4. 【請求項４】 前記論理積回路に与えられる分周器出力
   は、前記フレーム同期信号に同期しこのフレーム同期信
   号より周期の短い信号である請求項２記載の同期クロッ
   ク発生装置。