JPH0831850B2 - フレ−ム同期クロツク作成回路 - Google Patents
フレ−ム同期クロツク作成回路Info
- Publication number
- JPH0831850B2 JPH0831850B2 JP62168688A JP16868887A JPH0831850B2 JP H0831850 B2 JPH0831850 B2 JP H0831850B2 JP 62168688 A JP62168688 A JP 62168688A JP 16868887 A JP16868887 A JP 16868887A JP H0831850 B2 JPH0831850 B2 JP H0831850B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- clock
- pulse
- frame signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデイジタル信号の伝送・処理回路に係り、特
にフレーム信号に同期しかつ任意の周波数を近似する出
力クロツクを作成するのに好適なフレーム同期クロツク
作成回路に関する。
にフレーム信号に同期しかつ任意の周波数を近似する出
力クロツクを作成するのに好適なフレーム同期クロツク
作成回路に関する。
従来のパルス分周回路は、一般に基本クロツクのみの
条件で分周回路を構成している。
条件で分周回路を構成している。
従つて、フレーム信号と基本クロツクが同期している
場合に、これらに同期しかつ任意の分周比を与える分周
回路、言い換えれば、フレーム信号に同期しつつ任意の
周波数を近似するクロツクを作成する回路を構成する方
法については考えられていなかつた。
場合に、これらに同期しかつ任意の分周比を与える分周
回路、言い換えれば、フレーム信号に同期しつつ任意の
周波数を近似するクロツクを作成する回路を構成する方
法については考えられていなかつた。
なお、従来の分周回路に関するものとしては、例えば
特開昭59−160324号公報，特開昭56−69933号公報等が
ある。
特開昭59−160324号公報，特開昭56−69933号公報等が
ある。
デイジタル伝送により送られる信号の中には、例えば
伝送に使われるクロツクレートが64Kボーであるが、そ
の伝送路で送られる情報が9.2Kボーのように、両者が簡
単な整数比にならないことがある。情報の確実な伝送の
ためには情報伝達回路（情報処理回路）のクロツクと伝
送路のクロツクが同期している必要があるが、これらが
簡単な整数比でない場合に両者に共通のクロツクを用い
て回路を構成することができない。
伝送に使われるクロツクレートが64Kボーであるが、そ
の伝送路で送られる情報が9.2Kボーのように、両者が簡
単な整数比にならないことがある。情報の確実な伝送の
ためには情報伝達回路（情報処理回路）のクロツクと伝
送路のクロツクが同期している必要があるが、これらが
簡単な整数比でない場合に両者に共通のクロツクを用い
て回路を構成することができない。
このため従来技術は、情報を一度First In−First ou
tの論理回路、いわゆるエラステイツクメモリを経由さ
せることにより、これら位相が合わないものを吸収しよ
うとしていた。このため原理的に情報伝達回路と伝送回
路は非同期化することになる。
tの論理回路、いわゆるエラステイツクメモリを経由さ
せることにより、これら位相が合わないものを吸収しよ
うとしていた。このため原理的に情報伝達回路と伝送回
路は非同期化することになる。
本発明の目的は、フレーム信号に同期しつつ任意の周
波数をもつフレーム同期クロツクを作成することのでき
る回路を提供することにある。
波数をもつフレーム同期クロツクを作成することのでき
る回路を提供することにある。
上記目的を達成するため、本発明は、情報の伝送周期
を表すフレーム信号とこれに同期する十分に高い周波数
を有する基本クロックとの中間の任意の周波数を有し、
かつ前記フレーム信号と前記基本クロックの双方に同期
する出力クロックを作成するフレーム同期クロック作成
回路であって、前記基本クロックに同期しかつ作成した
い出力クロックに近似する周波数を有する近似クロック
に基づいて、前記フレーム信号の周期内に含まれる前記
近似クロックの最大数の合計周期と前記フレーム信号の
周期との差に相当する前記基本クロックの数が設定され
てなり、前記フレーム信号と前記基本クロックとを入力
とし、該フレーム信号が入力される度に前記基本クロッ
クをカウントし、該カウント値が、前記基本クロックの
設定数に達したときにパルスを出力するように形成され
てなる位相調整用カウンタと、該位相調整用カウンタか
ら出力されるパルスと前記基本クロックとを入力とし、
前記位相調整用カウンタから出力されるパルスが入力さ
れる度に動作を開始して前記基本クロックをカウント
し、そのカウント値を出力するとともに、前記フレーム
信号に同期して停止する分周カウンタと、該分周カウン
タから出力されるカウント値を入力とし、該カウント値
が、作成したい出力クロックの周波数を前記基本クロッ
クの周波数で除して得られる値に近い整数値として予め
設定された第１と第２の整数値に達したときに、それぞ
れ第１と第２の分周パルスを出力する第１と第２の分周
値作成回路と、前記第１と第２の分周値作成回路から出
力される第１と第２の分周パルスの一方をセレクト信号
出力回路に設定されている２値信号に従ってセレクトし
てタイミングパルスとして出力するセレクタと、該セレ
クタから出力されるタイミングパルスに応動して交互に
反転するパルスを前記出力クロックとして出力する出力
回路とを備えてなり、前記セレクタから出力されるタイ
ミグパルスにより前記分周カウンタを初期設定するとと
もに、前記セレクト信号出力回路に設定されている２値
信号を反転するように構成したのである。
を表すフレーム信号とこれに同期する十分に高い周波数
を有する基本クロックとの中間の任意の周波数を有し、
かつ前記フレーム信号と前記基本クロックの双方に同期
する出力クロックを作成するフレーム同期クロック作成
回路であって、前記基本クロックに同期しかつ作成した
い出力クロックに近似する周波数を有する近似クロック
に基づいて、前記フレーム信号の周期内に含まれる前記
近似クロックの最大数の合計周期と前記フレーム信号の
周期との差に相当する前記基本クロックの数が設定され
てなり、前記フレーム信号と前記基本クロックとを入力
とし、該フレーム信号が入力される度に前記基本クロッ
クをカウントし、該カウント値が、前記基本クロックの
設定数に達したときにパルスを出力するように形成され
てなる位相調整用カウンタと、該位相調整用カウンタか
ら出力されるパルスと前記基本クロックとを入力とし、
前記位相調整用カウンタから出力されるパルスが入力さ
れる度に動作を開始して前記基本クロックをカウント
し、そのカウント値を出力するとともに、前記フレーム
信号に同期して停止する分周カウンタと、該分周カウン
タから出力されるカウント値を入力とし、該カウント値
が、作成したい出力クロックの周波数を前記基本クロッ
クの周波数で除して得られる値に近い整数値として予め
設定された第１と第２の整数値に達したときに、それぞ
れ第１と第２の分周パルスを出力する第１と第２の分周
値作成回路と、前記第１と第２の分周値作成回路から出
力される第１と第２の分周パルスの一方をセレクト信号
出力回路に設定されている２値信号に従ってセレクトし
てタイミングパルスとして出力するセレクタと、該セレ
クタから出力されるタイミングパルスに応動して交互に
反転するパルスを前記出力クロックとして出力する出力
回路とを備えてなり、前記セレクタから出力されるタイ
ミグパルスにより前記分周カウンタを初期設定するとと
もに、前記セレクト信号出力回路に設定されている２値
信号を反転するように構成したのである。
フレーム信号の周波数をfF、これと同期する十分に周
波数の高い基本クロツクをfc、作成したい出力クロツク
をfb、作成された近似クロツクをｆ′ｂ、１フレーム中
に含まれるfc,fbのクロツク数をそれぞれM,Nとすると、 fFM＝fc （11） またfFとfbは同期していないので、 fFN＜fb＜fF（Ｎ＋１） （12） となる。
波数の高い基本クロツクをfc、作成したい出力クロツク
をfb、作成された近似クロツクをｆ′ｂ、１フレーム中
に含まれるfc,fbのクロツク数をそれぞれM,Nとすると、 fFM＝fc （11） またfFとfbは同期していないので、 fFN＜fb＜fF（Ｎ＋１） （12） となる。
今、fbを十分に周波数の高い基本クロツクfcを用いて
近似すると、fcに同期する近似クロツクｆ′ｂは、 fb≒ｆ′ｂ＝fc/X （1.3） と表わせる。
近似すると、fcに同期する近似クロツクｆ′ｂは、 fb≒ｆ′ｂ＝fc/X （1.3） と表わせる。
ここでＸを整数値とすると、fb≠ｆ′ｂの場合には、
fb≒ｆ′ｂを満たすｆ′ｂに関しＸの値として２つの値
が得られる。つまり、fb/fcは整数にならないため、
ｆ′ｂ＜fb＜ｆ′ｂに対応する２つの整数値を採らざる
をえない。本発明ではこの一定値をX1,X2とし、一方を
出力クロツクがハイレベルとなる期間を決める値、他方
を出力クロツクがローレベルとなる期間を決める値とし
て２つの分周値作成回路によつてこれを検出する。
fb≒ｆ′ｂを満たすｆ′ｂに関しＸの値として２つの値
が得られる。つまり、fb/fcは整数にならないため、
ｆ′ｂ＜fb＜ｆ′ｂに対応する２つの整数値を採らざる
をえない。本発明ではこの一定値をX1,X2とし、一方を
出力クロツクがハイレベルとなる期間を決める値、他方
を出力クロツクがローレベルとなる期間を決める値とし
て２つの分周値作成回路によつてこれを検出する。
一方、式（1.1）と式（1.3）よりｆ′ｂとfFはそれぞ
れfcに同期するが、ｆ′ｂとfFとは同期するとはかぎら
ない。
れfcに同期するが、ｆ′ｂとfFとは同期するとはかぎら
ない。
各クロツクの周期をｔ′b,tF,tcとしたとき、tFと
ｔ′Ｆ＝ｔ′ｂ・Ｎとの差分は、 tF−ｔ′ｂ・Ｎ＝tcM−tcX・Ｎ＝tcL （1.4） となる。この整数値Ｌをフレーム同期用の補正値として
位相調整用カウンタに設定することで、fFとｆ′ｂを同
期させる。
ｔ′Ｆ＝ｔ′ｂ・Ｎとの差分は、 tF−ｔ′ｂ・Ｎ＝tcM−tcX・Ｎ＝tcL （1.4） となる。この整数値Ｌをフレーム同期用の補正値として
位相調整用カウンタに設定することで、fFとｆ′ｂを同
期させる。
そして、２つの分周値作成回路の出力値X1,X2を交互
に選択して式（1.3）により近似クロツクｆ′ｂを作成
してやれば、このｆ′ｂの許容値が式（1.2）を満たす
限り、フレーム信号に同期した任意の周波数のクロツク
を近似することができる。
に選択して式（1.3）により近似クロツクｆ′ｂを作成
してやれば、このｆ′ｂの許容値が式（1.2）を満たす
限り、フレーム信号に同期した任意の周波数のクロツク
を近似することができる。
以下、本発明の一実施例を第１図から第３図により説
明する。
明する。
第１図は本発明の一実施例によるクロツク作成回路の
構成を示すが、その動作を第２図に示した各部の信号波
形を参照しつつ説明すれば、以下のようである。
構成を示すが、その動作を第２図に示した各部の信号波
形を参照しつつ説明すれば、以下のようである。
まず、受信フレーム信号Ｆと基本クロツクＣは位相調
整用カウンタ１に与えられ、式（1.4）で示されるフレ
ーム信号と出力クロツクとの差Ｌをフレーム信号の先頭
でカウントして調整する。
整用カウンタ１に与えられ、式（1.4）で示されるフレ
ーム信号と出力クロツクとの差Ｌをフレーム信号の先頭
でカウントして調整する。
この位相調整用のカウンタ１の出力Ａは、位相調整終
了の信号として、分周カウンタ２に送られる。
了の信号として、分周カウンタ２に送られる。
分周カウンタ２は、この位相調整終了の信号を受ける
と動作を開始して基本クロックＣをカウントし、その後
は、タイミングパルスＥが入るたびに初期設定してカウ
ントする。
と動作を開始して基本クロックＣをカウントし、その後
は、タイミングパルスＥが入るたびに初期設定してカウ
ントする。
分周カウンタ２の出力Ｂは、分周値作成回路３又は５
で式（1.3）により決定される値X1又はX2までカウント
され、分周値作成回路3,5はそれぞれパルスＤ′又はＤ
を出力する。
で式（1.3）により決定される値X1又はX2までカウント
され、分周値作成回路3,5はそれぞれパルスＤ′又はＤ
を出力する。
セレクト信号出力回路６は、初期値“0"で、セレクタ
４がパルスＤ′をタイミングパルスＥへ出力するようセ
レクトする信号を出力する。セレクタ４からタイミング
パルスＥが出力されると、分周カウンタ２が初期設定さ
れ、新らたにカウントを開始する。また、セレクト信号
出力回路６のセレクト信号は“1"となり、セレクタ４は
パルスＤ′からパルスＤへその出力を変更する。
４がパルスＤ′をタイミングパルスＥへ出力するようセ
レクトする信号を出力する。セレクタ４からタイミング
パルスＥが出力されると、分周カウンタ２が初期設定さ
れ、新らたにカウントを開始する。また、セレクト信号
出力回路６のセレクト信号は“1"となり、セレクタ４は
パルスＤ′からパルスＤへその出力を変更する。
分周カウンタ２のカウントが分周値作成回路５のX1に
なると、セレクタ４よりパルスＤがタイミングパルスＥ
として出力され、タイミングパルスＥはセレクト信号出
力回路６と分周カウンタ２を初期設定する。
なると、セレクタ４よりパルスＤがタイミングパルスＥ
として出力され、タイミングパルスＥはセレクト信号出
力回路６と分周カウンタ２を初期設定する。
以下、フレームが終了するまで、上記動作が繰り返え
されてタイミングパルスＥにより合成クロツクのタイミ
ングが発生される。そして、タイミングパルスＥが入力
されるたびに状態が反転するフリツプフロツプ等から成
るクロツク出力回路７により出力クロツクが生成され、
フレーム信号に同期した任意の周波数の出力クロツクＨ
が得られる。
されてタイミングパルスＥにより合成クロツクのタイミ
ングが発生される。そして、タイミングパルスＥが入力
されるたびに状態が反転するフリツプフロツプ等から成
るクロツク出力回路７により出力クロツクが生成され、
フレーム信号に同期した任意の周波数の出力クロツクＨ
が得られる。
また、第１図には示していないが、第２図に示すよう
に、分周カウンタ２はフレーム信号Ｆに同期して停止さ
れるようになっている。なお、この点は、第１図の回路
の具体的構成を示す第３図のフリップフロップ11の動作
説明にて述べるとおりである。
に、分周カウンタ２はフレーム信号Ｆに同期して停止さ
れるようになっている。なお、この点は、第１図の回路
の具体的構成を示す第３図のフリップフロップ11の動作
説明にて述べるとおりである。
次に、一例として、第１図の各回路の具体的構成を第
３図に示す。
３図に示す。
第３図の８は４ビツトのカウンタ,9,10,11はフリツプ
フロツプで、これらにより位相調整用カウンタ１が構成
される。カウンタ８によりフレーム信号の立上り、つま
り先頭で、基本クロツクをきめられた値（例えば16個）
だけカウントした後、キヤリー信号（CR）にパルスが出
力される。このパルスが位相調整用のパルスであり、フ
リツプフロツプ9,10を経由した後にフリツプフロツプ11
をリセツトする。
フロツプで、これらにより位相調整用カウンタ１が構成
される。カウンタ８によりフレーム信号の立上り、つま
り先頭で、基本クロツクをきめられた値（例えば16個）
だけカウントした後、キヤリー信号（CR）にパルスが出
力される。このパルスが位相調整用のパルスであり、フ
リツプフロツプ9,10を経由した後にフリツプフロツプ11
をリセツトする。
フリツプフロツプ11は、フレーム信号が入力された時
からカウンタ１が一定数（16）を数え終るまでHighを出
力し、４ビツトのカウンタで構成された分周用カウンタ
13,14にロード信号として出力することで、カウンタを
停止させておく。
からカウンタ１が一定数（16）を数え終るまでHighを出
力し、４ビツトのカウンタで構成された分周用カウンタ
13,14にロード信号として出力することで、カウンタを
停止させておく。
フリツプフロツプ11の出力がLowになると、分周用カ
ウンタ13,14は動作を始める。このカウンタの出力からX
1とX2を検出するために、分周値作成回路として15と16
の組み合わせ回路を使う。また、分周用カウンタ13,14
のロードする値を変えることで、X1とX2の検出を分周用
カウンタ13,14のキヤリー信号から行なうこともでき
る。
ウンタ13,14は動作を始める。このカウンタの出力からX
1とX2を検出するために、分周値作成回路として15と16
の組み合わせ回路を使う。また、分周用カウンタ13,14
のロードする値を変えることで、X1とX2の検出を分周用
カウンタ13,14のキヤリー信号から行なうこともでき
る。
次に、このX1とX2の値をセレクタ17によつて選択す
る。セレクタ17へのセレクタ信号はフリツプフロツプ18
により出力される。はじめにフレーム信号が入ると“0"
が出力され、セレクタ17はX1を選択してタイミングパル
スを出力する。この出力によつて分周用カウンタ13,14
が初期値にもどつてカウントを始め、組み合わせ回路1
5,16がまたX1とX2を検出する。この時フリツプフロツプ
18のセレクト信号は“1"になつており、セレクタ17はX2
を選択する。
る。セレクタ17へのセレクタ信号はフリツプフロツプ18
により出力される。はじめにフレーム信号が入ると“0"
が出力され、セレクタ17はX1を選択してタイミングパル
スを出力する。この出力によつて分周用カウンタ13,14
が初期値にもどつてカウントを始め、組み合わせ回路1
5,16がまたX1とX2を検出する。この時フリツプフロツプ
18のセレクト信号は“1"になつており、セレクタ17はX2
を選択する。
こうしてフリツプフロツプ18の指示によりX1とX2が順
々に出力されて、これがクロツク出力回路を構成するカ
ウンタ19に入力されクロツク信号として出力される。こ
うしてフレーム信号に同期した任意のクロツクが出力さ
れる。
々に出力されて、これがクロツク出力回路を構成するカ
ウンタ19に入力されクロツク信号として出力される。こ
うしてフレーム信号に同期した任意のクロツクが出力さ
れる。
以上説明した通り本発明によれば、フレーム信号に同
期した任意の周波数のクロツクを、小規模なハード量で
生成することができる。
期した任意の周波数のクロツクを、小規模なハード量で
生成することができる。
第１図は本発明の一実施例によるクロツク作成回路の構
成図、第２図は第１図中の各部の信号波形図、第３図は
第１図の具体的回路例である。 １……位相調整用カウンタ ２……分周カウンタ 3,5……分周値作成回路 ４……セレクタ ６……セレクト信号出力回路 ７……クロツク出力回路
成図、第２図は第１図中の各部の信号波形図、第３図は
第１図の具体的回路例である。 １……位相調整用カウンタ ２……分周カウンタ 3,5……分周値作成回路 ４……セレクタ ６……セレクト信号出力回路 ７……クロツク出力回路
Claims (1)
- 【請求項１】情報の伝送周期を表すフレーム信号とこれ
に同期する十分に高い周波数を有する基本クロックとの
中間の任意の周波数を有し、かつ前記フレーム信号と前
記基本クロックの双方に同期する出力クロックを作成す
るフレーム同期クロック作成回路であって、 前記基本クロックに同期しかつ作成したい出力クロック
に近似する周波数を有する近似クロックに基づいて、前
記フレーム信号の周期内に含まれる前記近似クロックの
最大数の合計周期と前記フレーム信号の周期との差に相
当する前記基本クロックの数が設定されてなり、前記フ
レーム信号と前記基本クロックとを入力とし、該フレー
ム信号が入力される度に前記基本クロックをカウント
し、該カウント値が、前記基本クロックの設定数に達し
たときにパルスを出力するように形成されてなる位相調
整用カウンタと、 該位相調整用カウンタから出力されるパルスと前記基本
クロックとを入力とし、前記位相調整用カウンタから出
力されるパルスが入力される度に動作を開始して前記基
本クロックをカウントし、そのカウント値を出力すると
ともに、前記フレーム信号に同期して停止する分周カウ
ンタと、 該分周カウンタから出力されるカウント値を入力とし、
該カウント値が、作成したい出力クロックの周波数を前
記基本クロックの周波数で除して得られる値に近い整数
値として予め設定された第１と第２の整数値に達したと
きに、それぞれ第１と第２の分周パルスを出力する第１
と第２の分周値作成回路と、 前記第１と第２の分周値作成回路から出力される第１と
第２の分周パルスの一方をセレクト信号出力回路に設定
されている２値信号に従ってセレクトしてタイミングパ
ルスとして出力するセレクタと、 該セレクタから出力されるタイミングパルスに応動して
交互に反転するパルスを前記出力クロックとして出力す
る出力回路とを備えてなり、 前記セレクタから出力されるタイミングパルスにより前
記分周カウンタを初期設定するとともに、前記セレクト
信号出力回路に設定されている２値信号を反転するよう
に構成してなるフレーム同期クロック作成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62168688A JPH0831850B2 (ja) | 1987-07-08 | 1987-07-08 | フレ−ム同期クロツク作成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62168688A JPH0831850B2 (ja) | 1987-07-08 | 1987-07-08 | フレ−ム同期クロツク作成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6413833A JPS6413833A (en) | 1989-01-18 |
| JPH0831850B2 true JPH0831850B2 (ja) | 1996-03-27 |
Family
ID=15872622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62168688A Expired - Fee Related JPH0831850B2 (ja) | 1987-07-08 | 1987-07-08 | フレ−ム同期クロツク作成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831850B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0376566A (ja) * | 1989-08-19 | 1991-04-02 | Hokkaido Wain Kk | 風土を生かした濃縮ぶどう果汁製造法 |
| KR100239237B1 (ko) * | 1995-09-12 | 2000-01-15 | 가나이 쓰도무 | 광디스크장치 및 그의 광헤드 |
| JP3378154B2 (ja) * | 1996-07-16 | 2003-02-17 | シャープ株式会社 | 光学式記録再生装置 |
-
1987
- 1987-07-08 JP JP62168688A patent/JPH0831850B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6413833A (en) | 1989-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0744448B2 (ja) | デジタル位相同期ル−プ回路 | |
| US5103185A (en) | Clock jitter suppressing circuit | |
| JPH07101847B2 (ja) | デジタルフェイズロックドループ装置 | |
| US5726651A (en) | Device for serializing high flow of binary data | |
| JPH0831850B2 (ja) | フレ−ム同期クロツク作成回路 | |
| JP3485449B2 (ja) | クロック分周切替回路 | |
| KR100418017B1 (ko) | 데이터 및 클럭 복원회로 | |
| JPS61140221A (ja) | タイミング発生回路 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JP2576657B2 (ja) | タイミング信号発生器 | |
| JPH0770996B2 (ja) | ギヤツプが付随する書込みクロツクからギヤツプのない読出しクロツクへの変換方法および装置 | |
| JPH05347555A (ja) | 可変分周回路 | |
| JPS6053930B2 (ja) | 可変分周回路 | |
| JPS6245240A (ja) | デイジタル信号同期回路 | |
| JPH03204251A (ja) | クロック同期回路 | |
| GB2119188A (en) | Digital phase-locked loop | |
| JPS60116253A (ja) | ビット同期装置 | |
| JPH0738398A (ja) | クロック切替回路 | |
| JPS58188952A (ja) | パラレル・シリアル・デ−タ伝送回路 | |
| JP2594571B2 (ja) | 遅延回路 | |
| JP2665257B2 (ja) | クロック乗せ換え回路 | |
| JPH07101844B2 (ja) | 可変分周回路 | |
| JPS61234617A (ja) | 信号同期クロツクパルス作成回路 | |
| JP2877433B2 (ja) | 波形生成回路 | |
| JPH0625061Y2 (ja) | 時間発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |