JP2728109B2 - データ指示信号発生回路 - Google Patents

データ指示信号発生回路

Info

Publication number
JP2728109B2
JP2728109B2 JP5336212A JP33621293A JP2728109B2 JP 2728109 B2 JP2728109 B2 JP 2728109B2 JP 5336212 A JP5336212 A JP 5336212A JP 33621293 A JP33621293 A JP 33621293A JP 2728109 B2 JP2728109 B2 JP 2728109B2
Authority
JP
Japan
Prior art keywords
data
channel
time slot
slot position
counter value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5336212A
Other languages
English (en)
Other versions
JPH07202836A (ja
Inventor
博昭 金子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5336212A priority Critical patent/JP2728109B2/ja
Publication of JPH07202836A publication Critical patent/JPH07202836A/ja
Application granted granted Critical
Publication of JP2728109B2 publication Critical patent/JP2728109B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数チャネルのデータ
が多重されている多重信号からデータをチャネル別に検
出し出力するデータ検出回路に用いられるデータ指示信
号発生回路に関する。
【0002】
【従来の技術】データ検出回路は、フレーム内に周期的
に複数回出現する各チャネル用のタイムスロットに対応
チャネルのデータが挿入された状態に、第1乃至第n
(nは2以上の整数)のチャネルのデータが前記フレー
ム内に多重されている多重信号を受けて、多重信号のフ
レーム内の第1乃至第nのチャネルのデータの先頭タイ
ムスロット位置をそれぞれチャネル別に指示する第1乃
至第nのデータ先頭指示信号を生成し、第1乃至第nの
データ先頭指示信号を基に、第1乃至第nのチャネルの
データをチャネル別に検出し出力するものである。
【0003】データ指示信号発生回路は、このデータ検
出回路に用いられ、図3に示すように、多重信号のフレ
ーム内の第1乃至第nのチャネルのデータの先頭タイム
スロット位置をそれぞれチャネル別に指示する第1乃至
第nのデータ先頭指示信号111〜11nを基に、第1
乃至第nのチャネルのデータのタイムスロット位置をそ
れぞれチャネル別に指示する第1乃至第nのデータ指示
信号131〜13nを出力するためのものである。
【0004】図3のデータ指示信号発生回路は、多重信
号のフレーム内の第1のチャネルのデータの先頭タイム
スロット位置を指示する第1のデータ先頭指示信号11
1と、第1のチャネルのデータに対応したクロック14
1とを基に、第1のチャネルのデータのタイムスロット
位置を指示する第1のデータ指示信号131を出力する
第1のチャネル対応処理部O1´と、多重信号のフレー
ム内の第2のチャネルのデータの先頭タイムスロット位
置を指示する第2のデータ先頭指示信号112と、第2
のチャネルのデータに対応したクロック142とを基
に、第2のチャネルのデータのタイムスロット位置を指
示する第2のデータ指示信号132を出力する第2のチ
ャネル対応処理部O2´と、多重信号のフレーム内の第
nのチャネルのデータの先頭タイムスロット位置を指示
する第nのデータ先頭指示信号11nと、第nのチャネ
ルのデータに対応したクロック14nとを基に、第nの
チャネルのデータのタイムスロット位置を指示する第n
のデータ指示信号13nを出力する第nのチャネル対応
処理部On´とを、有する。なお、第1乃至第nのチャ
ネル対応処理部O1´〜On´の各々には、第1乃至第
nのチャネル対応処理部O1´〜On´が処理する必要
のない無効タイムスロットを指示するタイムスロット指
示信号101が入力されているが、このタイムスロット
指示信号101は本発明の要旨に係わるものではないの
で以下このタイムスロット指示信号101は無視して説
明する。
【0005】このように、第1乃至第nのチャネル対応
処理部O1´〜On´は、第1乃至第nのチャネルに対
応して処理するためのものであり、このために第1乃至
第nのチャネル対応処理部O1´〜On´は、それぞ
れ、カウンタ1´と、このカウンタ1´に接続されたデ
コーダ4と、デコーダ4に接続された判定回路3とを、
有する。
【0006】ここで、第1のチャネル対応処理部O1´
に着目する。カウンタ1´は、第1のデータ先頭指示信
号111とクロック141とに応答して、第1のチャネ
ルのデータのタイムスロットをカウントし、カウンタ値
を出力する。カウンタ1´のカウンタ値はデコーダ4で
デコードされる。判定回路3は、第1のデータ先頭指示
信号111と、デコーダ4のデコード出力とに、応答し
て、第1のデータ指示信号131を判定し出力する。
【0007】第2乃至第nのチャネル対応処理部O1´
の各々においても上記と同様の動作をする。
【0008】
【発明が解決しようとする課題】このように、従来のデ
ータ指示信号発生回路は、チャネル別にデータ挿入領域
のタイムスロットをカウントするカウンタ1´を有す
る。このため、チャネル数が増大するにつれて回路規模
及び消費電力が大きくなるという欠点がある。
【0009】本発明の課題は、上記欠点を除去し、チャ
ネル数が増大しても回路規模及び消費電力を小さく抑え
ることができるデータ指示信号発生回路を提供すること
にある。
【0010】
【課題を解決するための手段】本発明によれば、フレー
ム内に周期的に複数回出現する各チャネル用のタイムス
ロットに対応チャネルのデータが挿入された状態に、第
1乃至第n(nは2以上の整数)のチャネルのデータが
前記フレームに多重されている多重信号を受けて、前記
多重信号のフレーム内の第1乃至第nのチャネルのデー
タの先頭タイムスロット位置をそれぞれチャネル別に指
示する第1乃至第nのデータ先頭指示信号を生成し、前
記第1乃至前記第nのデータ先頭指示信号を基に、第1
乃至第nのチャネルのデータをチャネル別に検出し出力
するデータ検出回路に用いられ、前記第1乃至前記第n
のデータ先頭指示信号を基に、第1乃至第nのチャネル
のデータのタイムスロット位置をそれぞれチャネル別に
指示する第1乃至第nのデータ指示信号を出力するデー
タ指示信号発生回路において、前記多重信号のフレーム
内のタイムスロットをカウンタ値としてカウントするカ
ウンタと; 前記カウンタ値をそれぞれ供給されると共に、前記第1
乃至前記第nのデータ先頭指示信号にそれぞれ応答し
て、前記第1乃至前記第nのデータ先頭指示信号にてチ
ャネル別に指示された第1乃至第nのチャネルのデータ
の先頭タイムスロット位置での前記カウンタ値を第1乃
至第nの保持カウンタ値としてそれぞれラッチする第1
乃至第nのラッチ回路と; 前記カウンタ値をそれぞれ供給されると共に、前記第1
乃至前記第nのデータ先頭指示信号にそれぞれ応答し、
かつ、前記第1乃至前記第nの保持カウンタ値をそれぞ
れ供給されて、前記第1乃至前記第nのデータ指示信号
をそれぞれ判定出力する第1乃至第nの判定回路と;を
有することを特徴とするデータ指示信号発生回路が得ら
れる。
【0011】更に本発明によれば、前記第1の判定回路
は、前記第1のデータ先頭指示信号にて指示された第1
のチャネルのデータの先頭タイムスロット位置と、(前
記第1の保持カウンタ値+T×n)(但し、Tは正の整
数)に前記カウンタ値が等しくなった時のタイムスロッ
ト位置とを、前記第1のチャネルのデータのタイムスロ
ット位置として、指示させた前記第1のデータ指示信号
を出力し、前記第nの判定回路は、前記第nのデータ先
頭指示信号にて指示された第nのチャネルのデータの先
頭タイムスロット位置と、(前記第nの保持カウンタ値
+T×n)に前記カウンタ値が等しくなった時のタイム
スロット位置とを、前記第nのチャネルのデータのタイ
ムスロット位置として、指示させた前記第nのデータ指
示信号を出力することを特徴とするデータ指示信号発生
回路が得られる。
【0012】
【実施例】次に本発明の実施例について図面を参照して
説明する。
【0013】図1を参照すると、本発明の一実施例によ
るデータ指示信号発生回路は、多重信号のフレーム内の
第1乃至第nのチャネルのデータの先頭タイムスロット
位置をそれぞれチャネル別に指示する第1乃至第nのデ
ータ先頭指示信号111〜11nを基に、第1乃至第n
のチャネルのデータのタイムスロット位置をそれぞれチ
ャネル別に指示する第1乃至第nのデータ指示信号13
1〜13nを出力するためのものである。
【0014】このため、本データ指示信号発生回路は、
多重信号のフレームの先頭位置を指示するロードパルス
100と、多重信号のフレーム内の第1乃至第nのチャ
ネル用のタイムスロットに対応したクロック102とに
応答して、多重信号のフレーム内のタイムスロットをカ
ウンタ値103としてカウントするカウンタ1を有す
る。
【0015】第1乃至第nのラッチ回路21〜2nは、
カウンタ値103をそれぞれ供給されると共に、第1乃
至第nのデータ先頭指示信号111〜11nにそれぞれ
応答して、第1乃至第nのデータ先頭指示信号111〜
11nにてチャネル別に指示された第1乃至第nのチャ
ネルのデータの先頭タイムスロット位置でのカウンタ値
103を第1乃至第nの保持カウンタ値121〜12n
としてそれぞれラッチする。
【0016】第1乃至第nの判定回路31〜3nは、カ
ウンタ値103をそれぞれ供給されると共に、第1乃至
第nのデータ先頭指示信号111〜11nにそれぞれ応
答し、かつ、第1乃至第nの保持カウンタ値121〜1
2nをそれぞれ供給されて、第1乃至第nのデータ指示
信号131〜13nをそれぞれ判定出力する。
【0017】詳細には、第1の判定回路31は、第1の
データ先頭指示信号111にて指示された第1のチャネ
ルのデータの先頭タイムスロット位置と、(第1の保持
カウンタ値121+T×n)(但し、Tは正の整数)に
カウンタ値103が等しくなった時のタイムスロット位
置とを、第1のチャネルのデータのタイムスロット位置
として、指示させた第1のデータ指示信号131を出力
する。また、第2の判定回路32は、第2のデータ先頭
指示信号112にて指示された第2のチャネルのデータ
の先頭タイムスロット位置と、(第2の保持カウンタ値
122+T×n)にカウンタ値103が等しくなった時
のタイムスロット位置とを、第2のチャネルのデータの
タイムスロット位置として、指示させた第2のデータ指
示信号132を出力する。同様に、第nの判定回路3n
は、第nのデータ先頭指示信号11nにて指示された第
nのチャネルのデータの先頭タイムスロット位置と、
(第nの保持カウンタ値12n+T×n)にカウンタ値
103が等しくなった時のタイムスロット位置とを、第
nのチャネルのデータのタイムスロット位置として、指
示させた第nのデータ指示信号13nを出力する。
【0018】このように、図1においては、第1乃至第
nのチャネル対応処理部O1〜Onは、それぞれラッチ
回路及び判定回路のみを有する。
【0019】なお、カウンタ1及び第1乃至第nの判定
回路31〜3nには、第1乃至第nのチャネル対応処理
部O1〜Onが処理する必要のない無効タイムスロット
を指示するタイムスロット指示信号101が入力されて
いるが、このタイムスロット指示信号101によるカウ
ンタ1及び第1乃至第nの判定回路31〜3nの動作
は、図2から明らかになろう。
【0020】図2には、図1の各部の信号のタイミング
チャートが示されている。図2を図1と共に参照して以
下説明する。
【0021】ロードパルス100は多重信号のフレーム
の先頭位置をロウレベルで指示している。タイムスロッ
ト指示信号101はチャネル対応処理部O1〜Onが処
理する必要のない無効タイムスロットをロウレベルで指
示している。
【0022】クロック102は多重信号のフレーム内の
すべてのタイムスロットに対応して立上っている。
【0023】図2のカウンタ値103において、1、
…、K−1、K、K+1、…、J、J+1、…、(K−
1)+n、K+n、(K+1)+n、…、(K−1)+
2n、K+2n、(K+1)+2n、…、Mの各々は、
1フレーム内のタイムスロット順番にカウントした結果
を示している。即ち、カウンタ値103の1はフレーム
内で第1番目に出現するチャネル1のタイムスロットを
カウントした結果を示している。またカウンタ値103
のK−1、K、K+1はフレーム内で第K−1番目、第
K番目、第K+1番目、第J番目、第J+1番目に出現
するチャネルK−1、チャネルK、チャネルK+1、チ
ャネルJ、チャネルJ+1のタイムスロットをカウント
した結果をそれぞれ示している。またカウンタ値103
の(K−1)+n、K+n、(K+1)+nはフレーム
内で第(K−1)+n番目、第K+n番目、第(K+
1)+n番目に出現するチャネルK−1、チャネルK、
チャネルK+1のタイムスロットをカウントした結果を
それぞれ示している。同様に、カウンタ値103の(K
−1)+2n、K+2n、(K+1)+2nはフレーム
内で第(K−1)+2n番目、第K+2n番目、第(K
+1)+2n番目に出現するチャネルK−1、チャネル
K、チャネルK+1のタイムスロットをカウントした結
果をそれぞれ示している。チャネルK−1、チャネル
K、チャネルK+1用のタイムスロットのみならず、チ
ャネル1用のタイムスロット及びその他のチャネル用の
タイムスロットも、1フレーム内で周期的に複数回出現
する。ここで、説明の便宜上、図1のチャネル対応処理
部O2、O1、及びOnが、チャネルK−1、チャネル
K、チャネルK+1用のタイムスロットをそれぞれ処理
するものとして、以下説明する。
【0024】データ先頭指示信号111は、多重信号の
フレーム内のチャネルKのデータの先頭タイムスロット
位置をロウレベルで指示している。保持カウンタ値12
1はフレーム内でチャネルKが初めて出現するK番目の
Kを保持している。データ指示信号131は、データ先
頭指示信号111にて指示されたチャネルKのデータの
先頭タイムスロット位置と、(保持カウンタ値121+
T×n)にカウンタ値103が等しくなった時のタイム
スロット位置とを、チャネルKのデータのタイムスロッ
ト位置として、ロウレベルで指示している。
【0025】データ先頭指示信号112は、多重信号の
フレーム内のチャネルK−1のデータの先頭タイムスロ
ット位置をロウレベルで指示している。保持カウンタ値
122はフレーム内でチャネルK−1が初めて出現する
K−1番目のK−1を保持している。データ指示信号1
32は、データ先頭指示信号112にて指示されたチャ
ネルK−1のデータの先頭タイムスロット位置と、(保
持カウンタ値122+T×n)にカウンタ値103が等
しくなった時のタイムスロット位置とを、チャネルK−
1のデータのタイムスロット位置として、ロウレベルで
指示している。
【0026】同様にデータ先頭指示信号11nは、多重
信号のフレーム内のチャネルK+1のデータの先頭タイ
ムスロット位置をロウレベルで指示している。保持カウ
ンタ値12nはフレーム内でチャネルK+1が初めて出
現するK+1番目のK+1を保持している。データ指示
信号13nは、データ先頭指示信号11nにて指示され
たチャネルK+1のデータの先頭タイムスロット位置
と、(保持カウンタ値12n+T×n)にカウンタ値1
03が等しくなった時のタイムスロット位置とを、チャ
ネルK+1のデータのタイムスロット位置として、ロウ
レベルで指示している。
【0027】
【発明の効果】以上説明したように、本発明によれば、
フレーム内のデータ挿入領域のタイムスロットをカウン
トするカウンタを全チャネルで共通に1つのみ有するた
め、回路規模及び消費電力が小さくなるという効果を有
する。特に、データ指示信号発生回路の消費電力はカウ
ンタによるそれが大きな割合を占め、本発明ではカウン
タの個数がチャネル数に異存しないため、チャネル数が
増大するほど消費電力を小さくする効果が顕著に現れ
る。
【図面の簡単な説明】
【図1】本発明の一実施例によるデータ指示信号発生回
路のブロック図である。
【図2】図1のデータ指示信号発生回路の動作を説明す
るためのタイムチャートである。
【図3】従来のデータ指示信号発生回路のブロック図で
ある。
【符号の説明】
1 カウンタ 21〜2n ラッチ回路 31〜3n 判定回路

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 フレーム内に周期的に複数回出現する各
    チャネル用のタイムスロットに対応チャネルのデータが
    挿入された状態に、第1乃至第n(nは2以上の整数)
    のチャネルのデータが前記フレームに多重されている多
    重信号を受けて、前記多重信号のフレーム内の第1乃至
    第nのチャネルのデータの先頭タイムスロット位置をそ
    れぞれチャネル別に指示する第1乃至第nのデータ先頭
    指示信号を生成し、前記第1乃至前記第nのデータ先頭
    指示信号を基に、第1乃至第nのチャネルのデータをチ
    ャネル別に検出し出力するデータ検出回路に用いられ、
    前記第1乃至前記第nのデータ先頭指示信号を基に、第
    1乃至第nのチャネルのデータのタイムスロット位置を
    それぞれチャネル別に指示する第1乃至第nのデータ指
    示信号を出力するデータ指示信号発生回路において、 前記多重信号のフレーム内のタイムスロットをカウンタ
    値としてカウントするカウンタと; 前記カウンタ値をそれぞれ供給されると共に、前記第1
    乃至前記第nのデータ先頭指示信号にそれぞれ応答し
    て、前記第1乃至前記第nのデータ先頭指示信号にてチ
    ャネル別に指示された第1乃至第nのチャネルのデータ
    の先頭タイムスロット位置での前記カウンタ値を第1乃
    至第nの保持カウンタ値としてそれぞれラッチする第1
    乃至第nのラッチ回路と; 前記カウンタ値をそれぞれ供給されると共に、前記第1
    乃至前記第nのデータ先頭指示信号にそれぞれ応答し、
    かつ、前記第1乃至前記第nの保持カウンタ値をそれぞ
    れ供給されて、前記第1乃至前記第nのデータ指示信号
    をそれぞれ判定出力する第1乃至第nの判定回路と;を
    有することを特徴とするデータ指示信号発生回路。
  2. 【請求項2】 前記第1の判定回路は、前記第1のデー
    タ先頭指示信号にて指示された第1のチャネルのデータ
    の先頭タイムスロット位置と、(前記第1の保持カウン
    タ値+T×n)(但し、Tは正の整数)に前記カウンタ
    値が等しくなった時のタイムスロット位置とを、前記第
    1のチャネルのデータのタイムスロット位置として、指
    示させた前記第1のデータ指示信号を出力し、前記第n
    の判定回路は、前記第nのデータ先頭指示信号にて指示
    された第nのチャネルのデータの先頭タイムスロット位
    置と、(前記第nの保持カウンタ値+T×n)に前記カ
    ウンタ値が等しくなった時のタイムスロット位置とを、
    前記第nのチャネルのデータのタイムスロット位置とし
    て、指示させた前記第nのデータ指示信号を出力するこ
    とを特徴とする請求項1に記載のデータ指示信号発生回
    路。
JP5336212A 1993-12-28 1993-12-28 データ指示信号発生回路 Expired - Lifetime JP2728109B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5336212A JP2728109B2 (ja) 1993-12-28 1993-12-28 データ指示信号発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5336212A JP2728109B2 (ja) 1993-12-28 1993-12-28 データ指示信号発生回路

Publications (2)

Publication Number Publication Date
JPH07202836A JPH07202836A (ja) 1995-08-04
JP2728109B2 true JP2728109B2 (ja) 1998-03-18

Family

ID=18296798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5336212A Expired - Lifetime JP2728109B2 (ja) 1993-12-28 1993-12-28 データ指示信号発生回路

Country Status (1)

Country Link
JP (1) JP2728109B2 (ja)

Also Published As

Publication number Publication date
JPH07202836A (ja) 1995-08-04

Similar Documents

Publication Publication Date Title
JP2728109B2 (ja) データ指示信号発生回路
US6757302B1 (en) Channel status management for multichannel audio distribution
JP2725486B2 (ja) ポインタ処理回路
JP2616409B2 (ja) ポインタ処理回路
JP3156273B2 (ja) ポインタ処理回路
JP2776391B2 (ja) ポインタ処理装置
JP2715953B2 (ja) 同期回路
KR0140918B1 (ko) 동기식 전송장치의 오버헤드 타이밍 검출회로
SU1569815A1 (ru) Многоканальное устройство дл ввода информации
JP2985560B2 (ja) データフォーマット変換器
SU1485258A1 (ru) Устройство для сопряжения эвм с абонентами 2
SU1347080A1 (ru) Устройство дл обслуживани запросов
SU1418911A1 (ru) Преобразователь последовательного кода в параллельный
JPH07226731A (ja) マルチフレームデータの一致検出出力回路
SU564723A1 (ru) Устройство дл селекции информационных каналов
JPH06104950A (ja) 選択回路
SU1474592A1 (ru) Устройство дл обработки сигналов многоканальных программно-временных устройств
JPS6387042A (ja) デジタル情報伝送システム
JPH0661984A (ja) 無瞬断切替装置
KR950020182A (ko) 피씨엠(pcm) 채널 별 다중처리를 위한 메모리 억세스 제어 시스템
JPH0319536A (ja) シリアル信号分離回路
JPH11122206A (ja) ポインタ処理回路
JPH0758948B2 (ja) 多重処理形フレーム同期回路
JPH06125356A (ja) 同期回路
JPS62181540A (ja) 同期式デ−タ入力回路

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971112