JPH0619912B2 - デジタル磁気記録再生装置 - Google Patents
デジタル磁気記録再生装置Info
- Publication number
- JPH0619912B2 JPH0619912B2 JP60134870A JP13487085A JPH0619912B2 JP H0619912 B2 JPH0619912 B2 JP H0619912B2 JP 60134870 A JP60134870 A JP 60134870A JP 13487085 A JP13487085 A JP 13487085A JP H0619912 B2 JPH0619912 B2 JP H0619912B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- gate
- output
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/22—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions
- G11B20/225—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing distortions for reducing wow or flutter
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 <産業上の利用分野> 本発明は磁気テープデータ記録再生装置を改良に関し、
特に複数トラックを有するテープデータの再生信号を時
分割処理方式によりデジタル処理を行うに際し、ワルフ
ラッタ等による変動に対してデータ誤り率を小さくなる
ように対処したデジタル磁気記録再生装置に関するもの
である。
特に複数トラックを有するテープデータの再生信号を時
分割処理方式によりデジタル処理を行うに際し、ワルフ
ラッタ等による変動に対してデータ誤り率を小さくなる
ように対処したデジタル磁気記録再生装置に関するもの
である。
<発明の概要> 本発明はテープ記録データを再生、時分割処理方式によ
り、デジタル処理を行なう複数のトラックを有するデジ
タル磁気記録再生装置において、クロック抽出条件を細
分化することにより、ワウフラッタ等による変動に対し
てデータ誤り率を小さくするようにしたものである。
り、デジタル処理を行なう複数のトラックを有するデジ
タル磁気記録再生装置において、クロック抽出条件を細
分化することにより、ワウフラッタ等による変動に対し
てデータ誤り率を小さくするようにしたものである。
<従来の技術> 従来より、デジタル信号が記録された磁気テープの再生
信号からデータ及びクロックを抽出するデジタル磁気記
録再生装置は種々提案されており、例えばその一例とし
て従来は、デジタル信号の再生波形をチャンネルビット
レートのM倍の周波数でサンプリングし、相隣る2つの
サンプリング値にもとずいてデジタル信号が基準レベル
と交叉する点からサンプル時点までの間隔を演算し、こ
の演算出力に基づいてデジタル信号のデータを検出する
ためのデータ検出信号を発生していた(特開昭59−9
24210号公報参照)。またこの従来の装置は、例え
ばKビットでPCM化されたデジタルオーディオ信号
を、磁気テープ上のn本のトラックに記録するような場
合、各トラックの信号をシリアルにデジタル処理するこ
とにより、ハードウェアのかなりの部分を各トラック間
で共用することができ、且つIC化が容易なデータ検出
装置を得るようにしたものである。
信号からデータ及びクロックを抽出するデジタル磁気記
録再生装置は種々提案されており、例えばその一例とし
て従来は、デジタル信号の再生波形をチャンネルビット
レートのM倍の周波数でサンプリングし、相隣る2つの
サンプリング値にもとずいてデジタル信号が基準レベル
と交叉する点からサンプル時点までの間隔を演算し、こ
の演算出力に基づいてデジタル信号のデータを検出する
ためのデータ検出信号を発生していた(特開昭59−9
24210号公報参照)。またこの従来の装置は、例え
ばKビットでPCM化されたデジタルオーディオ信号
を、磁気テープ上のn本のトラックに記録するような場
合、各トラックの信号をシリアルにデジタル処理するこ
とにより、ハードウェアのかなりの部分を各トラック間
で共用することができ、且つIC化が容易なデータ検出
装置を得るようにしたものである。
<発明が解決しようとする問題点> しかし、上記従来の装置は、磁気テープの再生信号から
クロックを検出するのに1種類の判定で行なっており、
テープフラッタ等によるジッタ変動に対処することが出
来ず、データ誤り率が大きくなるという問題点があっ
た。
クロックを検出するのに1種類の判定で行なっており、
テープフラッタ等によるジッタ変動に対処することが出
来ず、データ誤り率が大きくなるという問題点があっ
た。
本発明はこのような点に鑑みて創案されたもので、再生
信号よりデータ及びクロックを抽出するデジタル処理回
路において、クロック検出条件を増しジッタ,ワラフラ
ッタ等に対処して容易に制御し得るようにしたデジタル
磁気記録再生装置を提供することを目的としている。
信号よりデータ及びクロックを抽出するデジタル処理回
路において、クロック検出条件を増しジッタ,ワラフラ
ッタ等に対処して容易に制御し得るようにしたデジタル
磁気記録再生装置を提供することを目的としている。
<問題点を解決するための手段> 本発明は、テープ記録データを再生時分割処理方式によ
り、デジタル処理を行なう複数のトラックを有するデジ
タル磁気記録再生装置において、再生信号のサンプリン
グデータの前後の位相情報の比較を行なう比較手段と、
サンプリングデータの前後の位相情報と所定の値との比
較を行なう比較手段と、連続するゼロレベル交差を検出
する検出手段と、これらの各比較手段及び検出手段の比
較及び検出出力にもとずいてクロック抽出の判定を行な
う判定手段を備えるように構成している。
り、デジタル処理を行なう複数のトラックを有するデジ
タル磁気記録再生装置において、再生信号のサンプリン
グデータの前後の位相情報の比較を行なう比較手段と、
サンプリングデータの前後の位相情報と所定の値との比
較を行なう比較手段と、連続するゼロレベル交差を検出
する検出手段と、これらの各比較手段及び検出手段の比
較及び検出出力にもとずいてクロック抽出の判定を行な
う判定手段を備えるように構成している。
<作用> 上記の如き構成により、再生信号よりデータ、クロック
を抽出する位相同期ループ回路手段において、再生信号
のサンプリングデータの前後の位相情報の比較及びサン
プリングデータの前後の位相情報と所定の値との比較
と、連続するゼロレベル交差の検出を各々に行なってク
ロック抽出の判定を行ない、再生信号のジッタ,ワラフ
ラッタ等に対処してクロック抽出が容易に行なわれる。
を抽出する位相同期ループ回路手段において、再生信号
のサンプリングデータの前後の位相情報の比較及びサン
プリングデータの前後の位相情報と所定の値との比較
と、連続するゼロレベル交差の検出を各々に行なってク
ロック抽出の判定を行ない、再生信号のジッタ,ワラフ
ラッタ等に対処してクロック抽出が容易に行なわれる。
<実施例> 以下図面にしたがって本発明の一実施例を詳細に説明す
るが、例として最小磁化反転間隔 (Tmin)=0.8T,最大磁化反転間隔(Tmax)=3.
2T,NRZ型変調方式について述べる。
るが、例として最小磁化反転間隔 (Tmin)=0.8T,最大磁化反転間隔(Tmax)=3.
2T,NRZ型変調方式について述べる。
第1図は本発明のデジタル磁気記録再生装置のクロッ
ク、データ抽出部のブロック構成図である。
ク、データ抽出部のブロック構成図である。
第1図において、1はA/D変換器であり、このA/D
変換器1において、ヘッドから読み出された再生信号
(増幅・波形等化されている)をkビットのデジタルデ
ータに変換する。この変換は例えば2つの補数を用い
て、再生信号の+,−の極性をMBS(Most Signific
ant Bit)の“0”,“1”で表わしている。
変換器1において、ヘッドから読み出された再生信号
(増幅・波形等化されている)をkビットのデジタルデ
ータに変換する。この変換は例えば2つの補数を用い
て、再生信号の+,−の極性をMBS(Most Signific
ant Bit)の“0”,“1”で表わしている。
A/D変換器1の出力はkビット並列遅延回路2に導か
れ、現在のデータと前のデータを後述の0データ検
出回路7、排他的論理和ゲート(以下Ex−ORゲート
という)3、絶対値回路4,5及び演算回路6等によっ
て比較した再生信号のサンプリング点における位相装
置、並びに極性を検出する。即ち、再生信号は0レベル
検出され、再生信号の0レベル交差点を検出して位相補
正を行なうものである。Ex−ORゲート3により現在
のデータと前のデータの符号ビット(MBS)のみ
を比較し、Ex−ORゲート3の出力が“0”ならばデ
ータは同極性、“1”ならば異極性、すなわちゼロレベ
ル交差ありと判定する。ただし、現在のデータが
“0”(すなわちサンプリング点がゼロレベル上にあ
る)で、前のデータが負極性のときのデータ同極性で
あるとし、次のデータが正極性のときに異極性と、また
前のデータが正極性のときデータは同極性であるとし、
次のデータが負極性のときに異極性とする。
れ、現在のデータと前のデータを後述の0データ検
出回路7、排他的論理和ゲート(以下Ex−ORゲート
という)3、絶対値回路4,5及び演算回路6等によっ
て比較した再生信号のサンプリング点における位相装
置、並びに極性を検出する。即ち、再生信号は0レベル
検出され、再生信号の0レベル交差点を検出して位相補
正を行なうものである。Ex−ORゲート3により現在
のデータと前のデータの符号ビット(MBS)のみ
を比較し、Ex−ORゲート3の出力が“0”ならばデ
ータは同極性、“1”ならば異極性、すなわちゼロレベ
ル交差ありと判定する。ただし、現在のデータが
“0”(すなわちサンプリング点がゼロレベル上にあ
る)で、前のデータが負極性のときのデータ同極性で
あるとし、次のデータが正極性のときに異極性と、また
前のデータが正極性のときデータは同極性であるとし、
次のデータが負極性のときに異極性とする。
すなわち、現在のSi+1のデータはNORゲート7
1,ANDゲート72,ORIゲート73,OR2ゲー
ト74,遅延回路A及び遅延回路Bにより構成された0
データ検出回路7に入力され、この0データ検出回路7
を構成するNORゲート71に入力されたSi+1のデ
ータは、“0”であるか否かが判定され、Si+1の
データが“0”のときにNORゲート71から“1”
が出力される。Si+1の極性を示すSign信号(MSB)
はNORゲート71に入力されるとともに遅延回路A及
びORIゲート73に入力される。NORゲート71の
出力“1”でかつ遅延回路Aの出力が“1”のときにア
ンドゲート71は“1”を出力して、遅延回路B及びO
R1ゲート73に入力される。OR1ゲート73はS
i+1のSign信号が“1”のとき、またはANDゲート
72の出力が“1”のときに“1”を出力し、OR2ゲ
ート74は遅延回路Bの出力が“1”またはOR1ゲー
ト73の出力が“1”のときに“1”を出力する。第3
図のタイミング図はこの状態を示したものであり、現在
のデータSi+1が“0”で、前のデータSiが負極性
のとき、OR2ゲート74の出力は“1”であり、Ex
−ORゲート3の出力は“0”となり、データは同極性
であると判定し、次のデータが正極性であれば、OR2
ゲート74の出力は“1”であり、Ex−ORゲート3
の出力は“1”となり、データは異極性であると判定す
る。
1,ANDゲート72,ORIゲート73,OR2ゲー
ト74,遅延回路A及び遅延回路Bにより構成された0
データ検出回路7に入力され、この0データ検出回路7
を構成するNORゲート71に入力されたSi+1のデ
ータは、“0”であるか否かが判定され、Si+1の
データが“0”のときにNORゲート71から“1”
が出力される。Si+1の極性を示すSign信号(MSB)
はNORゲート71に入力されるとともに遅延回路A及
びORIゲート73に入力される。NORゲート71の
出力“1”でかつ遅延回路Aの出力が“1”のときにア
ンドゲート71は“1”を出力して、遅延回路B及びO
R1ゲート73に入力される。OR1ゲート73はS
i+1のSign信号が“1”のとき、またはANDゲート
72の出力が“1”のときに“1”を出力し、OR2ゲ
ート74は遅延回路Bの出力が“1”またはOR1ゲー
ト73の出力が“1”のときに“1”を出力する。第3
図のタイミング図はこの状態を示したものであり、現在
のデータSi+1が“0”で、前のデータSiが負極性
のとき、OR2ゲート74の出力は“1”であり、Ex
−ORゲート3の出力は“0”となり、データは同極性
であると判定し、次のデータが正極性であれば、OR2
ゲート74の出力は“1”であり、Ex−ORゲート3
の出力は“1”となり、データは異極性であると判定す
る。
上記現在のデータは絶対値回路4に入力され、また前
のデータは絶対値回路5に入力されて、各々絶対値
及びに演算され、この演算結果の絶対値及びは各
々の演算回路6に入力される。演算回路6は現在のデー
タの絶対値と前のデータの絶対値から の演算を行なって、ゼロレベル交差点からのSi+1点
に対する位相間隔値Pを算出するものである。
のデータは絶対値回路5に入力されて、各々絶対値
及びに演算され、この演算結果の絶対値及びは各
々の演算回路6に入力される。演算回路6は現在のデー
タの絶対値と前のデータの絶対値から の演算を行なって、ゼロレベル交差点からのSi+1点
に対する位相間隔値Pを算出するものである。
算出された位相間隔値Pは比較器8において、加算器1
1及び12とmビット並列遅延回路13によって構成さ
れている位相ループの出力と比較され、比較信号は
(P−Pi)となる。比較器8の出力はループゲインに
相当する係数器9の係数K(0<K≦1)によって数値
補正される。循環ループ内の位相データは再生信号がゼ
ロレベル交差点を横切るときのみ修正されれば良いため
Ex−ORゲート3の出力が“1”のときのみ、論理積
ゲート(以下ANDゲートという)10を開いて修正さ
れるようになっている。すなわち、Ex−ORゲート3
の出力が“1”のとき、比較器8の出力は、ループゲイ
ンに相当する係数器9の係数K(0<K≦1)により数
値補正されて、加算器11の他方に入力される。加算さ
れた結果は、修正位相データとしてmビット並列遅延
回路13に加えられる。
1及び12とmビット並列遅延回路13によって構成さ
れている位相ループの出力と比較され、比較信号は
(P−Pi)となる。比較器8の出力はループゲインに
相当する係数器9の係数K(0<K≦1)によって数値
補正される。循環ループ内の位相データは再生信号がゼ
ロレベル交差点を横切るときのみ修正されれば良いため
Ex−ORゲート3の出力が“1”のときのみ、論理積
ゲート(以下ANDゲートという)10を開いて修正さ
れるようになっている。すなわち、Ex−ORゲート3
の出力が“1”のとき、比較器8の出力は、ループゲイ
ンに相当する係数器9の係数K(0<K≦1)により数
値補正されて、加算器11の他方に入力される。加算さ
れた結果は、修正位相データとしてmビット並列遅延
回路13に加えられる。
Ex−ORゲート3の出力が“0”のときは、再生信号
がゼロレブベル交差しないものとしてANDゲート1
0を閉じ、循環ループ内の位相が加算器11→遅延回路
13→加算器12→加算器11→…と循環する。
がゼロレブベル交差しないものとしてANDゲート1
0を閉じ、循環ループ内の位相が加算器11→遅延回路
13→加算器12→加算器11→…と循環する。
上述までの回路構成は、前掲した特開昭59−9241
0号公報に記載されたものと基本的には同じである。
0号公報に記載されたものと基本的には同じである。
しかしながら、本発明はクロック抽出において、第2図
に示すような条件下でクロック抽出の判定を行なうこと
を特徴としている。
に示すような条件下でクロック抽出の判定を行なうこと
を特徴としている。
すなわち、第5図に示すように、比較器17、18、1
9を設け、これらの比較器17、18、19に上記デー
タSiのサンプリング点での位相Piと、データSi+
1のサンプリング点での位相Pi+1を各々入力し、位
相PiとPi+1の大小比較及び位相Pi,Pi+1と
所定の値(N/2)との大小比較と、サンプル点の連続
するゼロレベル交差検出を行ない、クロック抽出の判定
を行なうものである。
9を設け、これらの比較器17、18、19に上記デー
タSiのサンプリング点での位相Piと、データSi+
1のサンプリング点での位相Pi+1を各々入力し、位
相PiとPi+1の大小比較及び位相Pi,Pi+1と
所定の値(N/2)との大小比較と、サンプル点の連続
するゼロレベル交差検出を行ない、クロック抽出の判定
を行なうものである。
第4図は本発明の実施例におけるクロック抽出判定基準
を説明するための図であり、同図(a),(b)(c)及び(d)は
共に再生信号のπ点(ゼロ点よりN/2進んだ点)がP
iとPI+1の間に1個ある場合の状態を示したもので
あり、同図(a)においては条件 Pi>Pi+1,Pi≧N/2,Pi+1≧N/2 のとき上記状態があると判定される。また同図(b)にお
いては条件 Pi>Pi+1,Pi<N/2,Pi+1<N/2 のとき上記状態であると判定する。また同図(c)及び(d)
において、条件 Pi<Pi+1,Pi<N/2,Pi+1≧N/2 のとき上記状態であると判定する。またサンプリング点
が連続してゼロ交差点を横切る場合、すなわちEx−O
Rゲート3が連続して“1”を出力した場合、Pi及び
Pi+1の大小比較に関係なくπ点があると検出する。
を説明するための図であり、同図(a),(b)(c)及び(d)は
共に再生信号のπ点(ゼロ点よりN/2進んだ点)がP
iとPI+1の間に1個ある場合の状態を示したもので
あり、同図(a)においては条件 Pi>Pi+1,Pi≧N/2,Pi+1≧N/2 のとき上記状態があると判定される。また同図(b)にお
いては条件 Pi>Pi+1,Pi<N/2,Pi+1<N/2 のとき上記状態であると判定する。また同図(c)及び(d)
において、条件 Pi<Pi+1,Pi<N/2,Pi+1≧N/2 のとき上記状態であると判定する。またサンプリング点
が連続してゼロ交差点を横切る場合、すなわちEx−O
Rゲート3が連続して“1”を出力した場合、Pi及び
Pi+1の大小比較に関係なくπ点があると検出する。
上記条件にて抽出された再生クロックに対する再生デー
タの抽出において、再生データは通常Siの符号とする
が、Ex−ORゲート3の出力が“1”でかつ条件 P>Pi+1−N/2 のとき、Si+1の符号とする。
タの抽出において、再生データは通常Siの符号とする
が、Ex−ORゲート3の出力が“1”でかつ条件 P>Pi+1−N/2 のとき、Si+1の符号とする。
この判定により、ジッタ・ワウフラッタ等による誤率の
少ないデータ及びクロックの抽出が可能となる。
少ないデータ及びクロックの抽出が可能となる。
第5図は上記クロック抽出判定を行なうクロック抽出判
定回路及びデータ抽出回路の構成を示すブロック図であ
る。
定回路及びデータ抽出回路の構成を示すブロック図であ
る。
第5図において、14,15,16はラッチ回路であ
り、このラッチ回路14はmビット並列遅延回路13の
出力の信号Piをサンプリング周波数fsのタイミン
グで保持し、ラッチ回路15は加算器11の出力の信
号Pi+1をfsのタイミングで保持し、ラッチ回路1
6は演算器6の出力の信号Pをfsのタイミングで保
持する。
り、このラッチ回路14はmビット並列遅延回路13の
出力の信号Piをサンプリング周波数fsのタイミン
グで保持し、ラッチ回路15は加算器11の出力の信
号Pi+1をfsのタイミングで保持し、ラッチ回路1
6は演算器6の出力の信号Pをfsのタイミングで保
持する。
17,18,19はそれぞれ比較器であり、比較器17
にはラッチ回路14の出力信号Piが入力端Aにされる
と共に“N/2”に相当する値が入力端Bに入力され
る。また比較器18にはラッチ回路14の出力信号Pi
が入力端Aに入力されると共にラッチ回路15の出力信
号Pi+1が入力端Bに入力される。また比較器19に
はラッチ回路15の出力信号Pi+1が入力端Aに入力
されると共に、“N/2”に相当する値が入力端Bに入
力される。これらの比較器17,18,19のそれぞれ
A>B、A=B、A<出力と、Ex−ORゲート3の出
力が上記したクロック検出の条件によりクロックを抽
出するクロック検出回路20に入力される。クロック検
出回路20は、クロック検出条件を満たしている時に
“1”を出力し、クロック検出条件を満たしていない時
は“0”を出力する。クロック検出回路20の出力はフ
リップフロップ24のデータ入力端子に入力され、▲
▼のタイミングで取り込まれる。フリップフロップ2
4の出力はANDゲート26に入力され、ANDゲート
26のもう一方の入力にはfsに入力される。ANDゲ
ート26の出力はANDゲート26の入力が両方とも
“1”のときfsのタイミングで“1”が出力され、こ
の信号が再生クロックとなる。
にはラッチ回路14の出力信号Piが入力端Aにされる
と共に“N/2”に相当する値が入力端Bに入力され
る。また比較器18にはラッチ回路14の出力信号Pi
が入力端Aに入力されると共にラッチ回路15の出力信
号Pi+1が入力端Bに入力される。また比較器19に
はラッチ回路15の出力信号Pi+1が入力端Aに入力
されると共に、“N/2”に相当する値が入力端Bに入
力される。これらの比較器17,18,19のそれぞれ
A>B、A=B、A<出力と、Ex−ORゲート3の出
力が上記したクロック検出の条件によりクロックを抽
出するクロック検出回路20に入力される。クロック検
出回路20は、クロック検出条件を満たしている時に
“1”を出力し、クロック検出条件を満たしていない時
は“0”を出力する。クロック検出回路20の出力はフ
リップフロップ24のデータ入力端子に入力され、▲
▼のタイミングで取り込まれる。フリップフロップ2
4の出力はANDゲート26に入力され、ANDゲート
26のもう一方の入力にはfsに入力される。ANDゲ
ート26の出力はANDゲート26の入力が両方とも
“1”のときfsのタイミングで“1”が出力され、こ
の信号が再生クロックとなる。
次にこのクロック判別に対応して上記したデータ判定条
件にもとづいてデータを抽出する。この動作を行なう回
路構成は同じく第5図に示しており、特にゼロレベル交
差点を横切るときのデータSi,Si+1の符号につい
て判定する。したがって循環ループを自走しているとき
は、データはSiまたはSi+1のどちらの符号で表わ
してもよい。
件にもとづいてデータを抽出する。この動作を行なう回
路構成は同じく第5図に示しており、特にゼロレベル交
差点を横切るときのデータSi,Si+1の符号につい
て判定する。したがって循環ループを自走しているとき
は、データはSiまたはSi+1のどちらの符号で表わ
してもよい。
第5図において、21は減算器であり、この減算器21
の一方の入力端にはラッチ回路15の出力信号Pi+1
が入力され、他方の入力端には“N/2”に相当する値
が入力される。減算器21の出力は比較器22の入力端
Bに入力され、比較器22の他方の入力端Aにはラッチ
回路16の出力信号Pが入力され、比較器22はP>P
i+1−N/2のとき“1”を出力し、その他のときは
“0”を出力する。比較器22の出力、Siの符号を示
す信号及びEx−ORゲート3の出力はデータ検出
回路23に入力される。データ検出回路23は入力され
た信号,及びによって上記したデータ判定条件に
もとづくデータ抽出を行なう。すなわち、データ検出回
路23は通常Si(信号)の符号として再生データと
して出力し、Ex−ORゲート3の出力が“1”でか
つが“1”(P>Pi+1−N/2が成立したとき)
のときSi+1の符号、すなわちSi反転した信号を再
生データとして出る。このデータ検出回路23の出力は
フリップフロップ25のデータ入力に入力され、再生ク
ロックのタイミングでフリップフロップ25より出力さ
れ再生クロックに同期した再生テープが抽出されること
になる。
の一方の入力端にはラッチ回路15の出力信号Pi+1
が入力され、他方の入力端には“N/2”に相当する値
が入力される。減算器21の出力は比較器22の入力端
Bに入力され、比較器22の他方の入力端Aにはラッチ
回路16の出力信号Pが入力され、比較器22はP>P
i+1−N/2のとき“1”を出力し、その他のときは
“0”を出力する。比較器22の出力、Siの符号を示
す信号及びEx−ORゲート3の出力はデータ検出
回路23に入力される。データ検出回路23は入力され
た信号,及びによって上記したデータ判定条件に
もとづくデータ抽出を行なう。すなわち、データ検出回
路23は通常Si(信号)の符号として再生データと
して出力し、Ex−ORゲート3の出力が“1”でか
つが“1”(P>Pi+1−N/2が成立したとき)
のときSi+1の符号、すなわちSi反転した信号を再
生データとして出る。このデータ検出回路23の出力は
フリップフロップ25のデータ入力に入力され、再生ク
ロックのタイミングでフリップフロップ25より出力さ
れ再生クロックに同期した再生テープが抽出されること
になる。
第6図は上記第1図及び第5図に示した回路の動作状態
を表わすタイミングチャートを示しており、各部の数字
は、第1図,第5図中の数字と対応させている。
を表わすタイミングチャートを示しており、各部の数字
は、第1図,第5図中の数字と対応させている。
なお、上記説明は1トラック用について説明してきた
が、複数トラック(nトラック数とする)のときにおい
ては、例えば第1図における並列遅延回路2及び13の
遅延回路数をn回路とすることにより対応することがで
きる。
が、複数トラック(nトラック数とする)のときにおい
ては、例えば第1図における並列遅延回路2及び13の
遅延回路数をn回路とすることにより対応することがで
きる。
上記実施例においては、Tmin=0.8T, Tmax=3.2T、NRZ型変調方式について述べた
が、本発明はこれに限定されるものではなく、例えはN
RZI型変調方式等の他の変調方式にも適用可能であ
る。
が、本発明はこれに限定されるものではなく、例えはN
RZI型変調方式等の他の変調方式にも適用可能であ
る。
<発明の効果> 以上のように本発明は、クロック抽出条件を細分化する
ことによりワウフラッタ等による変動に対してデータ誤
り率を小さくすることが出来、その結果有用なデジタル
磁気記録再生装置を提供することが出来る。
ことによりワウフラッタ等による変動に対してデータ誤
り率を小さくすることが出来、その結果有用なデジタル
磁気記録再生装置を提供することが出来る。
第1図は本発明の一実施例を示す要部ブロック構成図、
第2図は0データ検出回路の具体的構成例を示すブロッ
ク図、第3図はその動作説明に供するタイミング図、第
4図(a)乃至(g)はそれぞれ本発明の実施例におけるクロ
ック抽出判定基準を説明するための図、第5図はクロッ
ク及びデータ抽出回路の具体的構成例を示すブロック
図、第6図はクロック抽出、データ抽出回路の各部信号
のタイミングを示す図である。 1……KビットA/D変換器、2……Kビット並列遅延
回路、3……排他的論理和ゲート、4,5……絶対値回
路、6……演算回路、7……Oデータ検出回路、8……
比較器、9……係数器、10……論理積ゲート、11,
12……加算器、13……mビット並列遅延回路、1
4,15,16……ラッチ回路、17,18,19……
比較器、20……クロック検出回路、21……減算器、
22……比較器、23……データ検出回路、24,25
……フリップフロップ回路、26……論理積ゲート。
第2図は0データ検出回路の具体的構成例を示すブロッ
ク図、第3図はその動作説明に供するタイミング図、第
4図(a)乃至(g)はそれぞれ本発明の実施例におけるクロ
ック抽出判定基準を説明するための図、第5図はクロッ
ク及びデータ抽出回路の具体的構成例を示すブロック
図、第6図はクロック抽出、データ抽出回路の各部信号
のタイミングを示す図である。 1……KビットA/D変換器、2……Kビット並列遅延
回路、3……排他的論理和ゲート、4,5……絶対値回
路、6……演算回路、7……Oデータ検出回路、8……
比較器、9……係数器、10……論理積ゲート、11,
12……加算器、13……mビット並列遅延回路、1
4,15,16……ラッチ回路、17,18,19……
比較器、20……クロック検出回路、21……減算器、
22……比較器、23……データ検出回路、24,25
……フリップフロップ回路、26……論理積ゲート。
Claims (1)
- 【請求項1】テープ記録データを再生、時分割処理方式
により、デジタル処理を行なう複数のトラックを有する
デジタル磁気記録再生装置において、 再生信号のサンプリングデータの前後の位相情報の比較
を行なう比較手段と、 サンプリングデータの前後の位相情報と所定の値との比
較を行なう比較手段と、 サンプリング点が連続してゼロ交差点を横切るときを検
出する検出手段と、 上記各比較手段及び検出手段の各出力にもとずいてクロ
ック抽出の判定を行なう判定手段と を備えてなることを特徴とするデジタル磁気記録再生装
置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60134870A JPH0619912B2 (ja) | 1985-06-18 | 1985-06-18 | デジタル磁気記録再生装置 |
DE8686108246T DE3669087D1 (de) | 1985-06-18 | 1986-06-17 | Aufzeichnungs- und wiedergabegeraet fuer ein digitales signal. |
EP86108246A EP0206221B1 (en) | 1985-06-18 | 1986-06-17 | Apparatus for recording and reproducing digital signal |
CA000511793A CA1286398C (en) | 1985-06-18 | 1986-06-17 | Apparatus for recording and reproducing digital signal |
US06/875,711 US4845574A (en) | 1985-06-18 | 1986-06-18 | Apparatus for recording and reproducing digital signals on magnetic tape |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60134870A JPH0619912B2 (ja) | 1985-06-18 | 1985-06-18 | デジタル磁気記録再生装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61292277A JPS61292277A (ja) | 1986-12-23 |
JPH0619912B2 true JPH0619912B2 (ja) | 1994-03-16 |
Family
ID=15138397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60134870A Expired - Lifetime JPH0619912B2 (ja) | 1985-06-18 | 1985-06-18 | デジタル磁気記録再生装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4845574A (ja) |
EP (1) | EP0206221B1 (ja) |
JP (1) | JPH0619912B2 (ja) |
CA (1) | CA1286398C (ja) |
DE (1) | DE3669087D1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2540805B2 (ja) * | 1986-04-12 | 1996-10-09 | ソニー株式会社 | ディジタル信号の伝送装置 |
JPH069106B2 (ja) * | 1987-07-22 | 1994-02-02 | シャープ株式会社 | ディジタルデ−タ検出器 |
EP0352338B1 (en) * | 1988-02-04 | 1994-04-27 | Matsushita Electric Industrial Co., Ltd. | Apparatus for recording or reproducing time code and time code convertor |
US4964107A (en) * | 1990-03-14 | 1990-10-16 | International Business Machines Corporation | Relative timing precompensation of high-speed pulse signals for digital magnetic recoding |
JP2932744B2 (ja) * | 1991-05-10 | 1999-08-09 | ブラザー工業株式会社 | スタンプ装置 |
JP2694403B2 (ja) * | 1991-12-13 | 1997-12-24 | シャープ株式会社 | ディジタルデータ検出器 |
US5400188A (en) * | 1993-12-06 | 1995-03-21 | Ford Motor Company | Blank detector for cassette tape player |
FR2801149B1 (fr) * | 1999-10-28 | 2002-02-01 | St Microelectronics Sa | Dispositif electronique de calcul du dephasage mutuel de deux signaux incidents echantillonnes |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4999221A (ja) * | 1973-01-25 | 1974-09-19 | ||
US4355284A (en) * | 1977-09-01 | 1982-10-19 | Honeywell Inc. | Phase correction system |
US4328587A (en) * | 1979-02-19 | 1982-05-04 | Kokusai Denshin Denwa Kabushiki Kaisha | Phase slip detector and systems employing the detector |
JPH065593B2 (ja) * | 1982-09-28 | 1994-01-19 | 株式会社東芝 | 磁気ディスク装置のパルス回路 |
JPS5992410A (ja) * | 1982-11-17 | 1984-05-28 | Sony Corp | デ−タ検出装置 |
IT1214377B (it) * | 1984-06-13 | 1990-01-18 | Torino Sip Societa Italiana Pe | Circuito numerico per l estrazione di segnali di sincronismo da un flusso seriale di dati codificati |
DE3422828A1 (de) * | 1984-06-20 | 1986-01-02 | Robert Bosch Gmbh, 7000 Stuttgart | Datenempfaenger fuer aufgezeichnete daten |
JPS61222072A (ja) * | 1985-03-26 | 1986-10-02 | Sharp Corp | デイジタル磁気記録再生装置 |
-
1985
- 1985-06-18 JP JP60134870A patent/JPH0619912B2/ja not_active Expired - Lifetime
-
1986
- 1986-06-17 EP EP86108246A patent/EP0206221B1/en not_active Expired
- 1986-06-17 DE DE8686108246T patent/DE3669087D1/de not_active Expired - Lifetime
- 1986-06-17 CA CA000511793A patent/CA1286398C/en not_active Expired - Lifetime
- 1986-06-18 US US06/875,711 patent/US4845574A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0206221A2 (en) | 1986-12-30 |
US4845574A (en) | 1989-07-04 |
CA1286398C (en) | 1991-07-16 |
EP0206221B1 (en) | 1990-02-21 |
DE3669087D1 (de) | 1990-03-29 |
JPS61292277A (ja) | 1986-12-23 |
EP0206221A3 (en) | 1988-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0109837B1 (en) | Digital data detecting apparatus | |
JP2802027B2 (ja) | デジタル・データ格納チャネルの非同期デジタルしきい値検出器 | |
US4626933A (en) | Method and apparatus for qualifying data | |
JPH0619912B2 (ja) | デジタル磁気記録再生装置 | |
JPH08161829A (ja) | デジタル情報再生装置及びデジタルpll装置 | |
JPS61222072A (ja) | デイジタル磁気記録再生装置 | |
US4910517A (en) | Digital data detector | |
JPH05101312A (ja) | データ再生装置 | |
JP3135646B2 (ja) | 2進ビット流の処理装置 | |
JPS62270066A (ja) | デジタルデ−タ処理回路 | |
JP2870060B2 (ja) | 符号化方法 | |
KR100339347B1 (ko) | 디브이씨알(dvcr)의데이타복원장치 | |
JP3063807B2 (ja) | データ検出装置 | |
JPS61126667A (ja) | デイジタル磁気記録再生装置 | |
JPH05128742A (ja) | デジタル同期検出装置 | |
JPS60257616A (ja) | パルス発生回路 | |
JPS613373A (ja) | 復調回路 | |
JPH04182968A (ja) | 最尤復号制御方式 | |
JPH08279248A (ja) | デイジタル信号復号装置 | |
JPS61126668A (ja) | デイジタル磁気記録再生装置 | |
JPH0621822A (ja) | 2値化回路及び情報再生装置 | |
JP2000057692A (ja) | ビットスリップのキャンセル装置及び方法 | |
JPH0738244B2 (ja) | データ再生回路 | |
JP2002251824A (ja) | 多値記録データのサンプリング方法 | |
JPH0334745A (ja) | ディジタル信号のデータ識別装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |