JPS61126668A

JPS61126668A - デイジタル磁気記録再生装置

Info

Publication number: JPS61126668A
Application number: JP24666784A
Authority: JP
Inventors: Shuhei Yasuda; 安田　修平; Hiroshi Ii; 浩志井伊; Taizo Sasada; 泰三笹田; Hideyoshi Yamaoka; 山岡　秀嘉
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1984-11-20
Filing date: 1984-11-20
Publication date: 1986-06-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】く技術分野〉本発明は、ディジタル信号が記録された磁気テープの再
生信号からデータ及びクロックを抽出するディジタル磁
気記録再生装置に関するものである０〈従来技術〉この種のディジタル磁気記録再生装置に関連して、特開
昭５９−９２４１０号公報「データ検出装置」が提案さ
れている。

この提案の目的は、例えば、ｋビットでｐＣＭ化された
ディジタルオーディオ信号を、磁気テープ上のｎ本のト
ラックに記録するような場合、各トラックの信号をシリ
アルにディジタル処理することにより、ハードウェアの
かなりの部分を各トラック間で共用することができ、且
つＩＣ化が容易なデータ検出装置を提供することである
。

しかし提案された装置は、φ１．φ２．φ３という固定
周波数クロックにより駆動されており、テープフラック
等によるジッタ変動に対処することができず、データ誤
り率が大きくなるという欠点がある。

〈発明の目的〉本発明は、再生信号よシデータ及びクロックを抽出する
ディジタル処理回路において、再生クロックの位相をテ
ープデータの位相変動に応じて可変できるものとして、
ジッタ変動に対処したディジタル磁気記録再生装置を提
供することを目的とする。

〈実施例〉以下図面に従って、本発明の一実施例を詳細に説明する
。

第１図に要部のブロック構成図を示す。なお、説明はｌ
ラックの場合とする。

Ａ／Ｄ変換器ｌにおいて、ヘッドから“読み出された再
生信号０（増幅、波形等化されている）をにビットのデ
ィジタルデータに変換する。変換は、例えば２の補数を
用いて、再生信号のセ、−の極性をＭ　Ｓ　Ｂ　（Ｍｏ
５ｔ　５１ｇｎ１ｆｉｃａｎｔ　Ｂｉｔ）の′Ｏ＃。

“ｌ”で表わしている。Ａ／Ｄ変換変換器量力はにビッ
ト並列遅延回路２に導ひかれ、後段の回路によって、現
在のデータ■と前のデータ■を比較して、再生信号■の
サンプリング点における位相位置及び極性を検出する。

すなわち、再生信号■はゼロレベル検出され、このゼロ
レベル交叉点を基準に位相補正を行なう。

ＭＳＢ検出器３及び排他的論理和（Ｅｘ−ＯＲ）ゲート
４により、現在のデータ■と前のデータ■のＭＳＢを比
較し、ＥＸ−ＯＲゲート４の出力■が”０”ならデータ
は同極性、“ビならデータは異極性すなわちゼロレベル
交差ありと判定する。演算回路５は、現在のデータ■と
前のデータ０から、の演算を行なって、後述するように
、ゼロレベル交差点からのＳ　ｉｆＩ点に対する位相間
隔値を算出する。

算出された位相間隔値の出力■は、比較器６において、
加算器７とｍビット並列遅延回路８によって構成されて
いる位相データ循環ループの出力０と比較される。アン
ドゲート９は、上記循環ループ内の位相データを、再生
信号■がゼロレベル交差点を横切るときのみ修正するも
ので、Ｅｘ−ＯＲゲート４の出力■が“ｌ＃のときのみ
開く。すなわち、Ｅｘ−ＯＲゲート４の出力■が“１″
のとき、比較器６の出力は、ループゲインに相当する係
数器１０の係数Ｋ（０≦に≦１）により数値補正して、
加算器７の他方に入力される。加算された結果は、修正
位相データ■としてｍビット並列遅延回路８に加えられ
る。

Ｅｘ−ＯＲゲート４の出力■が“Ｏ＃のときは、再生信
号０がゼロレベル交差しないものとしてアンドゲート９
を閉じ、循環ループ内の位相データは、修正されること
なく、加算器７→遅延回路８→加算器７→・・・と循環
する。

上述までの回路構成は、前掲した特開昭５９−９２４１
０号公報に記載されたもの基本的には同じである。

本発明は、次に示すようにデコーダ及びシフトレジスタ
を用い、再生信号０の位相変動に対応してクロックの位
相を変化して抽出することを特徴とする。

第１図において、循環ループにおける修正位相データ■
の２進符号ｍビットを、デコーダ１１に加えて２ｍ個に
復号する。次に、これら２ｍ個の復号ａ号■ヲハラレル
ロード／シリアルシフトレジスタ（Ｐ／Ｓレジスタ）＋
２に加え、修正位相データのを時間軸上の値に変換する
。すなわち、上記によって、サンプリングパルスφ１ｏ
　からの位相ズレ（ジッタ変動等）を修正して再生クロ
ックφ、を抽出する。Ｐ／Ｓレジスタ１２の転送りロッ
クφＩ４は、サンプリングパルスφ１ｏの周波数１５に
対してＮ−ｆ８　の周波数である。

再生データＤ、は、抽出した再生り０７りφ１１に同期
するフリップフロッグ１３の出力から得られる。アンド
ゲート１４の出力■はゼロレベル交差時のデータの＋、
−を、またアントゲ−）１５の出力０はゼロレベル交差
点を横切らないときのデータの＋、−を表わしている。

これらがオアゲート１．６　Ｑ介してフリップフロップ
１３のＤ端子に加えられ、上記再生クロックφ１１に同
期してデータを検出する。

現在のデータ■、前のデータ■の各ＭＳＢと、検出され
る再生データＤ、の関係を次表に示す。

表において、ＭＳＢのＩｔｌｊｆは−の極性を、ＩＩ　
ＯＩＩは十の極性を示している。また、再生データＤ。

の”ビはＡ／Ｄ変換前の再生信号■がゼロレベル交差点
より°’Ｈｉ　ｇｈ〜にある信号を、０”はゼロレベル
交差点より°’Ｌｏｗ”にある信号を表わす。

第２図は第１図の基本的動作例を説明するタイミングチ
ャートである。変調方式としては、ウィンドマージンが
０．５Ｔ、最小磁化反転幅１．５Ｔを採用している。こ
こで、Ｔはサンプリング周波数ｆ３　とＴ＝２／ｆ５の
関係にある。また、Ｎ＝８としてサンプリング間隔を８
等分するものを例として挙げている。

再生信号■上のＳＩ＋Ｓ２＋・・・・・・Ｓ９はサンプ
リング点での振幅値である。サンプリングパルスφ１０
はＡ／Ｄ変換器ｌに加えられ、２／Ｔ毎に再生信号０を
サンプリングし、同時にＡ／Ｄ変換した前のサンプルデ
ータを出力する。ｋビット並列遅延回路２に加えられる
遅延クロックパルスφＩ２は、サンプリングパルスφ１
０より２７００以上位相が遅れたものであり、遅延回路
２はこの位相分、Ａ／Ｄ変換器１の出力データを遅らせ
る。これが前のデータのということになる。なお、第２
図の現在のデータ■及び前のデータ０のＳＯ＋ＳＩ＋・
・・・・・Ｓ８の表記は、便宜上、再生信号■の各サン
プリング点での振幅値に対応させて表わしているが、実
際の値はにビットのディジタル信号である。

ＭＳＢ検出器３は、現在のデータ■、前のデーータ００
にビットの内、最上位ビット（ＭＳＢ）を検出し、Ｅｘ
−ＯＲゲート４にそれぞれ送り出す。

Ｅｘ−ＯＲゲート４の出力■は、サンプリング５Ｉ−５
２間及びＳ４−３ｓ間のゼロレベル交差点の存在を”Ｈ
ｉ”レベルで示している。

演算回路５は現在のデータ■、前のデータ■のにビット
により演算を行ない、各サンプリング点での位相間隔値
を算出する。しかし、この演算結果が必要となるのは、
再生信号０がゼロレベルを横切るときである。従って第
２図では、演算回路５の位相間隔値出力Ｏとして、サン
プリング５ｌ−５２間及びＳ４　　Ｓ５間での直のみを
示している。

今、修正位相データの及び循環データ０の値が同じＰｌ
であるとき、アンドゲート９が開いて修正位置データ［
Ｆ］がＰｚの値に修正されるものとすると、位相間隔値
出力のを■とおけば、（ＩＦ＋）・Ｋ＋Ｐ＋＝Ｐｚ・・・・・・・・・・・・
・・・・・・（１）と表わされる。これをＩについて解
けば、ＰＩと修正された後の値Ｐ２により逆算した値で
示している。実際は、前述したとおりであり、（１）式に従って、前の位相値Ｐ１と位相比較
し、修正された新しい位相値Ｐ２が求められる。

サンプリングＳ４　　ＳＳ間では、位相値Ｐ３に修正さ
れるものとすると、同様に逆算すれば循環ループのｍビ
ット並列遅延回路８に加えられる遅延クロックパルスφ
Ｉ　３１ｄ　、演算回路５、位相比較器６等の経過を考
慮して、先に説明した遅延クロックパルスφＩ２より更
に１８００遅れとしている。

ＰＩ＋Ｐ２＋Ｐ３はゼロレベル交差点毎に修正された位
相値であり、位相分解能Ｎによりｍビットデータ（ただ
し２ｍ＝Ｎ）となる。復号信号０は、このｍビットデー
タを入力したデコーダ１１の出力例を表わしており、ｏ
、４．２の値は遅延クロックパルスφＩ３を基準にした
位相差を示す。デコーダ１１の２ｍ個の出力（復号信号
■）は、Ｐ／Ｓレジスタ１２のバラレス入力に加えられ
、遅延クロックパルスφ１３の１サイクル分、すなわち
Ｎビット分ンリアル転送され、再生クロックφ１１を抽
出する。

ここで、Ｐ／Ｓレジスタ１２の転送りロックφ１４ハ、
遅延クロックパルスφ１３のＮ倍の周波数となるが、第
２図では８倍の例を示している。Ｎの値が大きい程、位
相分解能が高くなることになり、ジッタ変動等に対する
細かい修正が可能となる。

アンドゲート１４の出力■はゼロレベル交差時のデータ
の極性、アンドゲートの出力Ｑはゼロレベル°交差点を
横切らないときの極性を示しており、これらにより、再
生クロックφ１１に同期して再生データＤｏの検出が行
なわれる。

以上基本的動作例では、Ａ／Ｄ変換器！、ｋビット並列
遅延回路２、ｍビット並列遅延回路８に供給されるクロ
ックパルスφｌＯ＋φ１２＋φＩ３ハ、例えば転送りロ
ックφ１４を基本として生成される、固定周波数（位相
不変）のクロックであるとして説明した。また、第１図
において、比較器６、係数ｋ　Ｉ　Ｏ、アンドゲート９
、加算器７、ｍビット並列遅延回路８等は実質的にディ
ジタルＰＬＬ回路を構成している。しかしながら、φ１
０．φ１２゜φ１３が上述したように固定周波数のクロ
ックであると、ＰＬＬ回路における位相誤差信号による
引込み同期がうまくかからない。

そこで、第３図のような回路構成をもって、位相誤差計
算に応じて得られる抽出クロック（再生クロック）φ１
１により、φｌｏ＋φ１２．φ１３のクロックパルスを
置換すれば、入力された再生信号■と上記ＰＬＬ回路の
自走ループとの位相比較に応じて、位相同期を容易にか
けることができる０第３図において、デコーダ１３　Ｐ
／Ｓレジスタ１２は第１図に開示のものであり、デコー
ダ１１には３ピツトの修正位相データ■を入力している
０デコーダ１１の出力け８（＝２３）ビットであり、ｍ
ビット並列遅延回路８に加えられる遅延クロックパルス
φ１３（第１図参照）の区間を、１／８ずつに配分する
。そして、この出力である復号信号■をＰ／Ｓレジスタ
１２に与え、遅延クロックパルスφＩ３の周期毎に８ビ
ツトパラレルロードし、転送りロックφ１４によりシフ
ト転送する。これにより時間軸上の値に変換し、Ｐ／Ｓ
レジスタ１２の出力端から位相を可変とした再生クロッ
クφ１１を得る。この再生クロックφ１１を、更に９０
０遅延回路１７及び１８００遅延回路１８に順次入力す
る。

９０°遅延回路１７．１８００遅延回路Ｉ８は、例えば
２段のシフトレジスタ、４段のシフトレジスタ等からな
るものであり、転送りロックとしてＰ／Ｓレジスタ１２
と同じ転送りロックφ１４を入力している。

上記再生クロックφ１１がサンプリングパルスφ１０と
してＡ／Ｄ変換器１に帰還され、１８０°遅延回路１８
の出力（再生クロックφ１１に対してＨ２７０。

遅延）が遅延クロックパルスφ１２としてにビット並列
遅延回路２に帰還され、まだ９００遅延回路１７の出力
が遅延クロックパルスφ１３としてｍビット並列遅延回
路８に帰還される。

第４図は上述したような再生クロックφ１１の帰還によ
る動作状態例を示すタイムチャートである。

このように、各サンプリング点の位相位置に応じ位相を
可変して抽出したクロックを、Ａ／Ｄ変換器１．にビッ
ト並列遅延回路２、ｍビット並列遅延回路８に帰還する
ことにより、サンプリング及び各遅延動作の位相もこれ
に応じて変化し、ＰＬＬ回路の引込み同期を容易にする
ことができる。また、サンプリング点が再生クロック量
口に応じて変化することにより、より細かく忠実に再生
信号■からクロックφ１１、データＤｏを抽出できる利
点がある。　　゛以上、ｌトラックの場合について説明したが、複数トラ
ンク（ｎトランク数とする）の２きにおいでも、第１図
の遅延回路２をにビット並列・ｎビット直列のシフトレ
ジスタに、また遅延回路８をｍビット並列・ｎビット直
列のンフトレジスタに置換え、サンプリングパルスφ１
０１遅延クロックパルスφ１２．φ１３及び転送りロッ
クφ１４の各繰返し周波数を９倍することにより複数ト
ラックの場合にも適用できる。

さらに、上記実施例ではウィンドマージが０．５Ｔの変
調方式について述べたが、ＮＲＺ系の変調方式ウィンド
マージン０．８Ｔ、ＩＴの場合等においても支障なく適
用できる。

〈発明の効果〉以上のように本発明は、デコーダ、レジスタ等の簡単な
回路の追加により、再生信号の位相変動に対応して、再
生り０ツクの位相を可変して抽出できるものであり、テ
ープフラッタ等によるジッタ変動に対処してデータ誤り
率の小さい、またこの再生クロックの帰還により引込み
同期を容易にした有用なディジタル磁気記録再生装置が
提供できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す要部ブロック構成図、
第２図は第１図の基本的動作状態例を説明するタイムチ
ャート、第３図は本発明の一実施例におけるクロック生
成部を示すブロック構成図、第４図は一実施例における
動作状態例を説明するタイムチャートである。１　・・Ａ／Ｄ変換器、２・・・ｋビット並列遅延回路
、３・・・ＭＳＢ検出器、４・・・Ｅｘ−ＯＲゲート、
５・・・演算回路、６・・・比較器、７・・・加算器、
８・・・ｍビット並列遅延回路、１０・・・係数器、１
１・・・デコーダ、１２・・・Ｐ／Ｓレジスタ、１３・
・・フリップフロップ、１７・・９００遅延回路、Ｉ８
・・・１８ｏ０遅延回路。

Claims

【特許請求の範囲】１、ディジタル信号が記録された磁気テープの再生信号
をサンプリングしＡ／Ｄ変換することによって、前記再
生信号からディジタル的にデータ及びクロックを抽出す
るものにおいて、前記再生信号をサンプリングしＡ／Ｄ変換する手段と、該Ａ／Ｄ変換したサンプリング値より、前記再生信号の
ゼロレベル交差点から各サンプリング点の位相位置を算
出する手段と、前記サンプリング点間隔をＮ等分し、該範囲内で前記各
サンプリング点の位相位置に応じ、位相を可変して前記
クロックを抽出する手段と、該抽出した位相可変のクロ
ックを前記サンプリング部及び前記位相位置算出の位相
遅延部にそれぞれ帰還する手段と、を有してなることを特徴とするディジタル磁気記録再生
装置。