JPH08502393A

JPH08502393A - 同期波形サンプリング用タイミング回復回路

Info

Publication number: JPH08502393A
Application number: JP6509196A
Authority: JP
Inventors: ベアランズ、リチャード・ティー; ダドリィ、トレント; グロバ、ニール; ウェランド、デイビッド・アール
Original assignee: シラス・ロジック・インク
Priority date: 1992-09-30
Filing date: 1993-09-24
Publication date: 1996-03-12
Anticipated expiration: 2014-09-20
Also published as: WO1994008394A1; DE69328432T2; EP0663117A4; DE69328432D1; EP0663117B1; SG46437A1; US5359631A; EP0663117A1; JP2952042B2

Abstract

(57)【要約】データ記憶装置の記録媒体から読み取り、又はデータ通信装置から受けとるアナログ波形からの同期クロック信号を受けとる。タイミング回路がアナログ・デジタルコンバータ（２０６）を備えていてアナログ信号のサンプルを行い、制御発振器がそのアナログ・デジタルコンバータのサンプル時間を制御し、回路（３１２）がアナログ信号内のパルスを検出し、位相誤差回路が２つのサンプルの１つをもう一方のサンプルから引いて位相誤差測定値及び周波数誤差測定値を発生する。２つのサンプルは１つのパルスの両側から得る。制御発振器が位相誤差測定値を用いてパルスの所望の位置でサンプルを得るサンプルタイミングの調整を行う。定数値を用いて、非対称のパルスを補償し、さらに検出パルスに接近して発生した他のパルスを補償する。アナログ信号の代わりに既知の周波数を挿入して制御発振器の周波数を確立する。

Description

【発明の詳細な説明】同期波形サンプリング用タイミング回復回路発明の分野本発明はコンピュータシステムに関し、特に、コンピュータシステム内のデータ記憶及びデータ通信装置に関する。さらに、特に、本発明は、データ記憶装置の記録媒体から読み取り、又はデータ通信装置から受けとるアナログ波形からの同期クロック信号を受けとる装置に関する。発明の技術的背景磁気ディスク又はテープデータ記憶装置においては、データは一般的には飽和記録により磁気媒体に記録され、そこでは媒体の各部分が２つの方向の一方にある飽和ポイントへ磁化される。記憶されるデータは典型的には一定の条件を満たすように符号化され、その符号化されたデータは磁化の方向を変調するように用いられる。ＮＲＺＩとして知られている符号化の表現においては、符号化されたデータの各「１」ビットは、磁化の方向の変化を引き起こすが、符号化されたデータの各「０」ビットは磁化方向を変化しないように維持する。記録ヘッドが、１ビットが各クロックのカウントごとに書き込まれるように記録媒体のトラックに沿って移動するときに、クロック信号は、連続する符号化ＮＲＺＩを書き込むために用いられる。読取りヘッドが記録データトラックの上を通過すると、電圧パルスが磁化の各変化ごとに発生する。連続する磁気変位は反対向きにあるので、連続電圧パルスは対向する極を持つ。書き込まれたＮＲＺＩデータシーケンスは、「１」ビットをパルスが生じるときの各クロック変化と関連付け、また、「０」ビットをパルスが生じないときの各クロック変化と関連付けることによって、合成電圧波形から再構成してもよい。ユーザデータの原本をその後にＮＲＺＩデータから復合することができる。パルスから構成される近似波形は、光学媒体へのデータ記憶及びモデム、ネットワーク、ラジオ又は光ファイバーリンクを経由するデータ通信を含むような他の応用の際に発生することがある。書き込まれた又は伝達されたデータシーケンスを回復するためには、受信器は受信波形と同期するクロック信号を必要とする。この同期クロック信号の各変化ごとに、受信器又は読取り回路は周囲の波形を処理することによってＮＲＺＩデータシーケンスの１ビットを発生する。データ波形と同期する別のクロック信号を記憶したり伝達したりするすることはときには不可能か又は少なくとも望ましくはない。その代わりに、条件を符号化ＮＲＺＩデータシーケンスに与えると、タイミング情報をデータ波形自体から導きだして、同期クロック信号を「回復」するために用いることを保証することができる。そのようなシステムは「自己クロッキング」と称される。従来の磁気ディスクドライブは、一般的にはピーク検出として知られているデータ検出システムを用いており、それによると、アナログ回路が波形の各ピークの瞬間の時間を決定する。ピークは、しきい値振幅を越えるというような限定条件に合致しており、それは磁気変化によって引き起こされたと考えられ、従って、ＮＲＺＩ「１」ビットに関連する。回復されたクロックはその波形をビットセル又はウィンドウに分割し、そこでは、ピークの設定位置がウィンドウの中央となる。「１」ビットは限定されたピークを含む各ウィンドウの出力であり、「０」ビットは他の各ウィンドウの出力である。回復されたクロックの位相及び周波数は、ウィンドウがピークと適切に整合するように位相ロックループで調整される。パルスを波形内で互いに接近させてほとんど重なるようにそれらを配置すると、符号間干渉（ＩＳＩ）が発生する。波形内のピークの位置はＩＳＩによって他の近くのパルスからシフトすことがある。従って、ピーク検出チャネルの記録密度は、ＩＳＩがピークを１つのウィンドウから他のウィンドウへ移動させることを許容しないという事実から制限を受ける。ＩＳＩによるピークシフトにより、明白なタイミング誤差がクロック回復回路の作動に影響を与える。ピーク検出チャネルよりも高密度の記録及びより多くのノイズ排除を達成するために、信号波形の振幅サンプリングに基づく他の種類の検出方法がある。多くのその様な方法は、アナログ又はデジタル処理装置のいずれかを用いて実行される。いずれの場合にも、サンプルタイミングを制御するために同期クロック信号が必要であり、またそのようなクロック信号をデータ波形から回復するためにある手段を設けなければならない。従って、高記録密度でのサンプル振幅検出器に用いるのに適した新たなタイミング回復方法の必要性がある。本願発明はこの及び他の必要性に合致する。発明の概要データ記憶装置又はデータ通信装置から読み取られるデータ内でのビット変化によって引き起こされる信号を検出することが本願発明の１面である。信号波形内の各パルスと波形をサンプルするために用いるクロック信号との間の位相誤差を測定することが本願発明の１面である。検出されるパルスの非対称性に対する位相誤差測定値を補償し、さらに、近くのパルスを補正することが本願発明の他の面である。周波数を調整し、それによって位相誤差測定値をゼロに向かって導くためにクロック信号の位相を調整することが本願発明の他の面である。固定周波数パルス列とそのパルス列をサンプルするために用いたクロック信号との間の周波数誤差を測定し、さらに、その周波数誤差測定値をゼロに向けて導くためにクロック信号の周波数を調整することが本願発明の他の面である。上記の及び他の本願発明の面は、望ましい実施例において達成することができ、そこでは、混成のアナログ及びデジタルタイミング回路を用いてアナログ信号をデジタル信号変換するタイミングを取る。その回路はアナログ・デジタルコンバータを持っていて制御されたサンプリング時間でアナログ信号をデジタルサンプル値に変換し、さらに、可変周波数発振器を持っていてアナログ・デジタルコンバータが変換を実行する時期を制御する。パルス検出器がデジタル化された信号のパルスを検出する。位相誤差回路が各パルスごとに２つのサンプル値の一方を他方から引いてデジタル位相誤差測定値を発生する。２つのサンプル値がパルス検出器によって検出されたパルスのピークの両側に発生する。デジタル位相誤差測定値がデジタルフィルタを用いてフィルタされ、その出力が可変周波数発振器に接続されてサンプルタイミングを調整し、これにより、サンプルを所定の瞬間に得ることができる。システムはさらに所望のサンプル位相を調整するために用いる値を含むセットポイントレジスタを備える。そのセットポイントレジスタは非対称のパルスを補償するために用いることができる。この値は常にデジタル位相誤差測定値に加算される。検出パルスの両側に２つのサンプル時間で発生するパルスは、その検出パルスがその形状を変化させることができる程度に接近しているので、セットポイントレジスタに加えて、システムは、それらのパルスを補償するレジスタを備える。これらの値は、１つのパルスもそれらのサンプル時間で検出されると、デジタル位相誤差値のみに加算される。第３の補償レジスタも検出パルスの後の３つのサンプル時間で発生するパルスのために存在しており、このレジスタの値は、このパルスが検出されるとデジタル位相誤差値に加算される。このシステムは、さらに基準モードへのロックを含み、それは固定周波数データパターンの同期、そのデータパターンを読取り信号の代わりに挿入及び可変周波数発振器の合成周波数への固定を含む。図面の簡単な説明本願発明の上記の他の面、特徴及び利点は、添付図面を参考にして、以下のより特定の本願発明の説明を読むことによってより理解が深まるであろう。図１は本願発明の環境のブロック図を示すとともに、本願発明を含む読取りチャネルを図示する。図２は本願発明を含む読取りチャネルのアナログ及びアナログ・デジタル変換回路のブロック図を示す。図３は本願発明を含む読取りチャネルのデジタル回路のブロック図を示す。図４は信号波形を示すとともにパルスの中央サンプリングを図示する。図５は信号波形を示すとともにパルスのサイドサンプリングを図示する。図６及び図７はパルスの重なりを図示するための信号波形を示す。図８は図３のタイミング回復回路のブロック図を示す。図９及び図１０は図８の位相及び周波数検出器の捕捉回路の論理ブロック図を示す。図１１及び図１２は図８の位相及び周波数検出器のトラッキング回路の論理ブロック図を示す。図１３は図３のタイミング回復ブロックのループフィルタ回路の図を示す。望ましい実施例の説明以下の説明は本願発明を実施するのに現在最も最良の態様である。その説明は限定の意味で用いられるのではなく、本願発明の一般的な原理を説明するために単に行われたものである。本願発明の範囲は添付の請求の範囲を参照することにより決定される。図１は本願発明の典型的な環境を示すブロック図である。図１を参照すると、コンピュータシステム１００が処理素子１０２を含んでおり、それはシステムバス１０４を介してコンピュータシステム１００の他の素子と通信を行う。キーボード１０６及びディスプレー１０８により、このコンピュータシステム１００のユーザーがコンピュータシステム１００との通信を行うことができる。メモリ１１０がプログラム及びデータを含んでおり、それらにより、コンピュータシステム１００がユーザーの望む作動を実行することができる。ディスクデータ記憶システム１１２がシステムバス１０４に接続されていてコンピュータシステム１００内にデータ及びプログラムを収容する。そのディスクデバイス１１２内のディスクコントローラ１１４がシステムバス１０４に接続されており、また、ディスクコントローラ１１４は場合によってディスクデータ記憶システム１１２内のローカルマイクロプロセッサ（図示せず）と結合してディスクドライブ１１８の作動を制御する。そのディスクドライブ１１８は典型的にデータを磁気媒体に記憶させるような記憶作用を発揮する。バス１１６はディスクコントローラ１１４をディスクドライブ１１８に、特に書き込みチャネルに接続して、データを書き込みヘッド及び増幅器１２８を通じてディスクに書き込む。データを読取りヘッド及び増幅器１２８を通じてディスクから読み取るときには、そのデータは本願発明に係るタイミング回復回路を含む読取りチャネル１２２を通じて戻ってくる。読取り及び書き込みヘッドは物理的に同一のヘッドであってもよい。データは、バス１１６を通じてディスクコントローラ１１４に送られる前に、最初に読取りチャネル１２２のアナログセクション１２６を通過し、次に読取りチャネル１２２のデジタルセクションを通過する。データは、ディスクコントローラ１１４によって処理された後に、システムバス１０４を経由してメモリ１１０及び処理素子１０２又はそれらのいずれか一方に送られる。ディスクコントローラ１１４は、ディスクドライブ１１８内の図示しない他の回路、例えば、読取り／書き込みヘッドを、データ記憶媒体の表面上を移動させる回路にも接続される。図１には示さないが、本願発明のデジタルタイミング回路は、クロックを、データコミュニケーション受信器内の電話線又はローカルエリアネットワークのような伝達ラインから受け取ったデータ内のパルスに同期させるように用いることができる。それは、また、信号内のパルスを検出して時間を合わせなけれならないような他のいずれのデバイスにも用いることができる。図２は読取りチャネル１２２のアナログ回路のブロック図を示す。図２を参照すると、読取りヘッドがデータ記憶媒体のトラック上を通過すると、それは図示しないプリアンプによって増幅される信号をピックアップする。このプリアンプによる増幅の後、信号２０１は可変ゲイン増幅器２０２に達する。信号はさらにその可変ゲイン増幅器２０２で増幅され、アナログマルチプレクサ２０３を通過してアナログイコライザ回路２０４に達し、そこでは、必要に応じ、例えば、不要な高周波を取り除いて残りの周波数帯域を形成するために信号のフィルタを行って、アナログ・デジタル（アナログからデジタルへの）コンバータ２０６に送る。そのＡ／Ｄコンバータ２０６は、アナログ信号を、望ましい実施例ではサンプルごとに６ビットのデジタル情報を与える一連のデジタル値に変換し、その後、そのデータはレジスタ・デマルチプレクサ（ＲＥＧ／ＤＥＭＵＸ）２０７に達する。望ましい実施例においては、読取りチャネル１２２のデジタルセクション１２４は２つのサンプルを並列処理する。それらの２つのサンプルを発生するために、レジスタ・デマルチプレクサ２０７はＡ／Ｄコンバータ２０６が得る他のサンプルのいずれをも記憶する。第２のサンプルが得られた後、２つのサンプルからのデータはデータバス２３０に送られる。バス２３０は信号の１／２周波数のクロック信号によって計時される。Ａ／Ｄコンバータでサンプルを得ることとも称されるデータ変換に必要なタイミングは、可変周波数発振器（ＶＦＯ）２２２から供給され、それはデジタル・アナログコンバータ（ＤＡＣ）２２０の出力によって制御される。ＤＡＣ２２０の出力はタイミングフィードバック２３４として読取りチャネル１２４のデジタルセクションから来る。他の例として、ＤＡＣ２２０は、デジタル入力が周波数を直接制御するような可変周波数発振器の積分部分とすることもできる。基準信号２３６が周波数合成器２４０によって作られ、それは書き込みデータのために用いられる周波数で作動し、さらに、この周波数を四分割回路２３８において４で割る。四分割回路２３８の出力は周期４Ｔの方形波であり、それはアナログマルチプレクサ２０３に結合される。フィルタ２０４は方形波の基本周波数を通過させるが高調波を排除し、つまり、基準信号を、周波数１／４Ｔを持つ正弦波に変換する。この正弦波基準信号は、変遷及び空間の交互の繰り返し、つまり、ＮＲＺＩ表現における１０１０１０．．．により典型的な例として作られるデータに等しい。それは、変遷の間の距離が２ビットセルなので多くの場合「２Ｔ」パターンと称される。その２Ｔパターンは、多くの場合データ記録のスタート時におけるプリアンブル信号として用いられる。基準パターン信号２３６は、データプリアンブルへのロッキングの前にＶＦＯ２２２を所定周波数にセットするために用いられる。可変ゲイン増幅器２０２のゲインは、読取りチャネル１２２のデジタル部分１２４で発生するゲインフィードバック信号２３２を通じて制御される。ゲインフィードバック信号２３２は他の入力としての粗ゲイン制御値を持つ加算接合点２１０に入力される。粗ゲイン制御はディスクドライブ内のローカルマイクロプロセッサ（図示せず）又はディスクコントローラ１１４によって設定することができ、これにより、仮のゲインレベルを与え、それはその後、ゲインフィードバック信号２３２によって上方又は下方に調整される。フィードバック信号は粗ゲイン制御値と加算された後、デジタル・アナログコンバータ（ＤＡＣ）２１２に送られ、それからフィルター２１４に送られる。多くのデジタル・アナログコンバータの特性のために、ＤＡＣ２１２の出力はそれが値を変えるときにグリッチを含むことがある。従って、信号は、フィルタされた後に、指数関数コンバータブロック２１６によって累乗され、それから可変ゲイン増幅器２０２に接続される。この変換により入力信号振幅から独立した小信号ゲイン制御ダイナミクスを得る。図３は読取りチャネル１２２のデジタルセクション１２４（図１）のブロック図を示す。図３を参照すると、図２からのデジタル信号２３０が遅延回路３０４及びデジタルフィルタ回路３０２に入力される。それらの２つの回路はマルチプレクサ３０６及び３１６に接続され、それらの出力はそれぞれマルチプレクサ３１０及び３１８に接続される。マルチプレクサ３１０及び３１８は信号２３０も受けとる。マルチプレクサ３０６及び３１６はそれぞれ無関係に選択することができるが、マルチプレクサ３１０及び３１８は常に一緒に選択される。この方法によると、デジタルデータ信号２３０又はフィルタ済み／遅延済み信号のいずれをもパルス検出器３１２及びタイミング回復回路３２８の両方の入力として選択することができる。フィルタ済み信号がパルス検出器３１２又はタイミング回復回路３２８のいずれか一方のために選択されると、フィルタ済み信号又は遅延済み信号のいずれかがそれらの他方のための入力として選択されなければならない。フィルタ３０２は遅延をデジタルデータ信号２３０に入れるので、一方の回路がフィルタ済み信号を選択すると、他方の回路入力は回路３０４からの遅延信号を選択することによって、又はフィルタ３０２からのフィルタ済み信号をも選択することによって遅延補償されなければならない。パルス検出器３１２の出力はゲイン制御回路３３０に接続され、それは図２につながるゲインフィードバック信号２３２を提供する。パルス検出器３１２の出力はタイミング回復回路３２８にも接続され、その出力２３４は図２のデジタル・アナログコンバータ２２０につながる。パルス検出器３１２の出力は、図３に示すように、同期符号検出器３２２及びＲＬＬデコーダ３２０に接続することもでき、又は、より複雑なデータ検出器（図示せず）を同期符号検出器３２２及びＲＬＬデコーダ３２０に接続することもできる。ＲＬＬデコーダ３２０及び同期符号検出器３２２の出力はディスクコントローラ１１４（図１）にバス１１６を介して接続される。パルス検出器３１２及びタイミング回復回路３２８は２種類のサンプリング方法からユーザが選択した１つを用いることによってパルスを処理するように設計されている。第１のサンプリング方法は中央サンプリングと呼ばれており、その方法においては、得られたサンプルの１つが図４に示すようなパルスのピーク又は中央近くで起こる。サンプリングの位置はタイミング回復ブロック３２８によって制御される。サイドサンプリングと呼ばれる他方のサンプリングの方法においては、タイミング回復ブロック３２８は、２つの連続するサンプルが得られるようにＶＦＯ２２２（図２）のタイミングを調整し、そこでは。図５に示すように、２つサンプルの内の一方がパルスのピークの一方の側に現れ、また、２つのサンプルの他方がピークの他方の側に現れる。システムのユーザは、インタフェース１１６（図１）を介して制御レジスタ内のビットをセットすることによって中央サンプリング又はサイドサンプリングのいずれを用いるのかを決定する。中央又はサイドサンプリングのために、サンプリングは、ディスク媒体から読み取られるデータ内の２つの異なる時間セグメントの中で発生することができる。第１の時間セグメントのサンプリングの発生は捕捉モードと呼ばれるが、それは、そのサンプリングは、ゲイン制御及びタイミング制御がパルスのゲイン及びタイミング関係を捕捉するときに発生するからである。それは、読取りヘッドがデータ記録のプリアンブル部分を通過するときに発生し、それは常にタイミング及びゲインの捕捉を容易にするために既知のデータパターンを持つ。データが転送されるときには、データは不規則な及び未知のパターンのパルスを持つので、異なるモードが、トラッキングと呼ばれるパルス検出器及びタイミング回復のために用いられる。従って、パルス検出器及びタイミング回復回路は４つの別々の状況の下でパルスを処理するように設計されている。第１の状況はサイドサンプリングを用いる捕捉モードであり、第２は中央サンプリングを用いる捕捉モードであり、第３はサイドサンプリングを用いるトラッキングモードであり、第４は中央サンプリングを用いるトラッキングモードである。タイミング回復回路は、信号の振幅の現在のサンプルを分析するとともに、その信号振幅の先行する２つのサンプルも分析する。これらの３つのサンプルを用いて、表１はタイミング回復回路３２８のための方程式を示す。表１において、ｎは現在のサンプルの時間であり、ｎ−１は第１の先行サンプルであり、ｙ_xは時間ｘで得たサンプルのサンプル値である。ＳＧＮはサンプル値の算術記号である。Ｐ_xはサンプルｘの間にパルスが検出されたときには１の値を持ち、サンプルｘの間にパルスが検出されないときには０の値を持つ。ｔ_a は捕捉タイミングセットポイントであり、ｔ_tはトラッキングタイミングセットポイントである。ａ，ｂ及びｃは隣り合うパルスの調節に用いられる定数である。表１の方程式は以下に説明する。また、表１の方程式は、ピークが、中央サンプリングの際には時間ｙ_n-1で発生し、サイドサンプリングの際にはｙ_n-1とｙ_n- 2との間で発生するようなパルスの時間ｎでパルス検出を行うと仮定する。図９乃至１２の回路は２つの信号サンプルを同時に処理する。第２サンプルのための方程式は１つの時間遅延を持ち、表１の方程式と同一である。従って、例えば表１のｙ_nはｙ_n-1と置き換えることができ、ｙ_n-1はｙ_n-2と置き換えることができ、さらに、ｙ_n-2はｙ_n-3と置き換えることができる。図４は単離パルスの信号波形を示し、パルスの中央サンプリングを図示する。図４を参照すると、信号波形４０２は、時間ｎで符号４１２によって画定された最も新しいサンプルであるサンプルを持つような４つのサンプルを持つように図示されている。時間ｎ−１のサンプル４１０はその最も新しいサンプルの直前のサンプルであり、４０８は２つ前のサンプルであり、サンプル４０６は図示された４つのサンプルの内の最も古いものである。図４の鏡像として負のパルスが発生する。パルスの入手サンプルは「ａ」、「ｂ」、「１」及び「ｃ」でも画定される。サンプル「ａ」は各パルスの時間ｎ−３で発生し、サンプル「ｂ」は各パルスの時間ｎ−２で発生し、サンプル「１」は各パルスの時間ｎ−１で発生し、さらに、サンプル「ｃ」は各パルスの時間ｎで発生する。「１」と付されたサンプルがそのように付されたのは、ゲイン回路がこのサンプルのレベルを１の値に調節しているからである。図５は単離パルスの信号波形を示し、パルスのサイドサンプリングを図示する。図５を参照すると、信号波形５０２がベースライン５０３を越える正のレベルとして図示されている。４つのサンプルが図示されており、最も新しいサンプルであるサンプル５１０を持つ。サンプル５０８はその最も新しいサンプルの直前のサンプルであり、５０６は次の前のサンプルであり、サンプル５０４は図示された４つのサンプルの内の最も古いものである。それらのサンプルは時間符号ｎ乃至ｎ−３によっても画定される。図６及び７はそれぞれサイド及び中央サンプリング用の典型的なパルスのためのサンプル時間及び波形を示し、また、表１に示す方程式を図示するために用いられる。図６を参照すると、サイドサンプリングモードの波形６０２を示しており、波形の４つのサンプルａ、ｂ、１及びｃは、それぞれサンプル時間ｎ−３、ｎ−２、ｎ−１及びｎでの波形の値として画定される。用いるデータ記録コードの種類のために、パルスは決して２つの連続するサンプリング時間では発生せず、従って、パルスは少なくとも２つのサンプル時間によって分離しなければならない。従って、破線６０４で示すパルスはパルス６０２の前に発生することができる最も接近したパルスであり、破線６０６で画定されるパルスはパルス６０２の後で起こることができる他の最も早いパルスである。表１のサイドサンプルトラッキング方程式を考慮すると、パルス６０２が対称の単離パルスであるとすると、つまり、パルス６０４又は６０６のいずれも発生していないとすると、そのパルス誤差はゼロであり、ｎ−２で得られたサンプル値、つまり、「ｂ」サンプルが、ｎ−１で得られたサンプル値、つまり「１」サンプルと等しいくなる。この結果は、ｙ_n-2−ｙ_n-1としてサイドサンプルトラッキングに示しており、ここで、ｙ_xは時間ｘでのサンプル値を示す。パルスは正及び負の両方に発生するので、ｙ_n-1の符号をこの式に掛け合わせて負のサンプル値の説明を行う。つまり、式ＳＧＮ（ｙ_n-1）＊（ｙ_n-2−ｙ_n-1）は、対称単離パルス用の位相誤差を与える。この位相誤差は、パルスのピークが「ｂ」サンプルと「１」サンプルとの間の中央で発生するときにはゼロとなり、ピークが中央からオフセットされているときには非ゼロとなる。ピークが中央から左にシフトしているときには、「ｂ」サンプル値は「１」サンプル値より高くなり、この結果正の位相誤差が発生することになり、また、ピークが中央から右にシフトしているときには、「ｂ」サンプル値は「１」サンプル値より低くなり、その結果、負の位相誤差が発生することになる。パルスを非対称とするような要因は多く、それには磁気的、幾何学的及び電気的な要因が含まれる。このような非対称が起こり得るので、項ｔ_tを式に導入してある。ｔ_tの値は装置を較正することによって確定されるが、表２は捕捉の間に用いられる異なるタイプのデータパターン用のｔ_tの値を示す。従って、式ＳＧＮ（ｙ_n-1）＊（ｙ_n-2−ｙ_n-1）＋ｔ_tは、起こり得る単離の非対称のパルスのための位相誤差式を与える。パルス６０４はパルス６０２より早くに２つのサンプル時間を発生させたと考えられるので、このパルスの影響はその式で考慮しなければならない。項「＋ｃ＊Ｐ_n-2」はパルス６０４の影響を説明する。パルス６０４のサンプル「ｃ」はパルス６０２のサンプル「ｂ」と同一の時間で発生する。従って、時間n-2で検出されたピークが１つのピークであるときには、つまり、Ｐ_n-2が１つであるときには、位相誤差は、定数ｃをパルス６０４の「ｃ」サンプルをオフセットするために加えることによって修正される。この一定値は装置を較正することによって決定されて、インタフェース１１６（図１）を通じて回路に入力される。同様に、あるパルスがパルス６０２の後に２つのサンプル時間を発生させ、それは図６に示すようにパルス６０６によって示されている。このパルスのために「ａ」サンプルはパルス６０２の「１」サンプルと同じ時間で発生する。従って、時間n+2にパルスがあるときには、つまり、Ｐ_n+2が１つであるときには、位相誤差は定数「ａ」を引くことによって修正される。この定数も装置の較正によって決定されて、インタフェース１１６（図１）を通じて回路に入力される。サイドサンプル捕捉モード用の式は、サイドサンプルトラッキングモードの式と似ているが、パルス６０４及び６０６の修正は必要としない。サンプルプリアンブルはすべてのデータ記録の前に書かれており、捕捉モードにおいてはデータパターンは知られているので、それらの修正は不要である。従って、非対称及び符号間干渉の全体の補償は単一の項「ｔ_a」を用いて達成することができる。表２は本願発明において用いた３つの種類の捕捉パターン用のｔ_aの値を示す。この定数も装置の較正によって決定されてインタフェース１１６（図１）を通じて回路に入力される。図７は中央サンプリングが用いられるときの波形を示す。表１は中央サンプリング式を示しており、その中央サンプル捕捉式は、サイドサンプル捕捉式に非常に似ているが、中央サンプルにおいては、各パルスの「ｂ」及び「ｃ」サンプルが位相誤差を決定するために用いられる点が異なる。中央サンプル捕捉式はサイドサンプル捕捉式のｙ_n-1の代わりにｙ_nを用いる。中央サンプルトラッキング式は、中央サンプル捕捉式に組み込まれた調節値と同じ種類のものを組み入れるが、詳細は異なる。図７に示すように、パルス７０４はパルス７０２と重なることができ、これが起こると、パルス７０４の「ｃ」サンプルはパルス７０２の「ｂ」サンプルと重なる。従って、中央サンプルトラッキング式はパルス７０４を補償するために項「＋ｃ＊Ｐ_n-2」を加える。ここで、ｃはサイドサンプリングの式のために説明されたのと同じ定数である。同様に、パルス７０６はパルス７０２と重なることができ、中央サンプルトラッキング式はパルス７０６を補償するために項「−ｂ＊Ｐ_n+2」を加える。ここで、ｂは装置の較正によって決定される定数であり、インタフェース１１６（図１）を通じて回路に入力される。中央サンプリングにおいては、第３のパルス７０８もパルス７０２に重なることができる。パルス７０８を補償する方法の１つとしては、定数「ａ」×Ｐ_n+3 を減ずる方法がある。しかし、これは、検出器がパルス７０２の位相誤差を決定する前に少なくとも３つのサンプル時間を待つ必要がある。図７に示すように、パルス７０８の「ａ」サンプルは中央サンプリングに対して概して非常に小さい。それが非常に小さいので、その式のこの項はほとんど問題なく遅いクロックサイクルに遅延させることができる。３つのサンプル時間まで延期させられると、修正「−ａ＊Ｐ_n+3」を、（時間n+3での）次のパルス用の位相誤差式に含ませることができ、その時間ではそれは「−ａ＊Ｐ_n-3」として含まれる。従って、中央サンプルトラッキング式は項「−ａ＊Ｐ_n-3」を含み、これによりパルス７０８の補償を行う。図８は図３のタイミング回復回路３２８のブロック図を示す。図８を参照すると、タイミング回復回路３２８は位相／周波数検出器８０２を持つように示されており、その検出器はループフィルタ８０８に接続されていてタイミングフィードバック信号２３４を供給する。位相／周波数検出器８０２はパルス検出器３１２の出力３１４（図３）を受けとる。上記に説明し、かつ表１の式に示すように、これは信号「Ｐ」である。位相／周波数検出器８０２はデータサンプル３２０も受けとり、そのサンプルは生データサンプル２３０から選択され又は遅延３０４によって遅延された後もしくはデジタルフィルタ３０２でフィルタされた後に選択されたものである。さらに、位相／周波数検出器８０２は捕捉／トラッキング信号８１０も受けとるものであり、その信号は位相／周波数検出器８０２に捕捉又はトラッキングモードが用いられるか否かを伝える。また、読取り／ロック信号８１２は位相／周波数検出器にデータがシステムから読み取られるのか又は検出器が基準モードにロックされているのかを伝える。基準モードへのロックは、データが読み取られないときには所定の周波数でＶＦＯ２２２（図２）の周波数をセットするために用いられ、さらに、データの読取りが開始されたときには初期の周波数誤差を最小にするために用いられる。これは、サンプル速度の４分の１と等しい正確に制御された周波数で周期的な基準信号を作ることによって達成できる。この信号はアナログマルチプレクサ２０３（図２）を通じて通常のデータ経路に接続される。従って、データを読まないときには、この基準信号は所定の周波数でＶＦＯをセットするために用いてもよい。表３は、位相／周波数検出器８０２が周波数検出器として作動するときの周波数の検出のための式を示す。この式は中央サンプル捕捉位相誤差式に非常に似ているが、ｙ_nの符号が逆転し、ｔ_a項が存在しない点が異なる。ＶＦＯ２２２が正しい周波数でサンプリングを行うと、他のすべてのサンプルは同じ振幅を持つが符号は反対である。従って、ＶＦＯ２２２が正しい周波数でサンプリングを行うと、ｙ_n＋ｙ_n-2はゼロとなる。ＶＦＯの周波数が低いと、その結果は負であり、また、ＶＦＯが高いとその結果は正である。図９乃至１２は位相／周波数検出器８０２のための回路の論理ブロック図を示す。図９及び１０は捕捉モードの間に位相および周波数誤差を決定するための回路を示しており、図１１及び１２はトラッキングモードにおける位相誤差を決定するための回路を示す。周波数誤差は捕捉モードの間のみに決定される。本願発明の望ましい実施例においては、２つのサンプルが同時に処理される。図９は捕捉モードでの第１サンプルの処理を示し、図１０は捕捉モードでの第２のサンプルの処理を示し、さらに、図１０は捕捉モードに対する図９および図１０の結果を組み合わせる。同様に、図１１はトラッキングモードにおける第１サンプルの処理を示し、図１２はトラッキングモードにおける第２サンプルの処理を示し、さらに、図１２はトラッキングモードに対する図１１及び図１２の結果を組み合わせる。図９を参照すると、点線９１７によって囲まれた回路は、サイド及び中央の捕捉モード及び周波数検出のための式を部分的に解いて、位相誤差検出のために、ＳＧＮ（ｙ_n-1）＊ｙ_n-2＋ｔ_aの結果を作り出し、周波数検出のために、ＳＧＮ（ｙ_n-1）＊ｙ_n-2を作り出す。マルチプレクサ９１２はデータ入力ｙ_n+1の符号に基づいてｙ_nの反転値またはｙ_nのいずれかを選択する。加算器９１４はその後この結果を位相誤差検出のためにｔ_aに加えまたは周波数検出のためにゼロを加え、また、遅延回路９１６はその結果を２つの時間の周期分まで遅延させ、これにより、信号９１８はＳＧＮ（ｙ_n-1）＊ｙ_n-2＋ｔ_aまたはＳＧＮ（ｙ_n-1）＊ｙ_n-2＋０となる。点線９３１に囲まれている回路は式の他の部分を作り出す。つまり、サイドサンプル捕捉のためには、 −ＳＧＮ（ｙ_n-1）＊ｙ_n-1であり、中央サンプル捕捉モードのためには、−ＳＧＮ（ｙ_n-1）＊ｙ_nであり、さらに、周波数検出のためには、＋ＳＧＮ（ｙ_n-1）＊ｙ_nである。サイドサンプリング読取りモードが用いられると、ＡＮＤ回路９２３およびマルチプレクサ回路９２８は、排他的ＯＲ回路９３０への入力としてｙ_n-1を選択する。中央サンプリングまたは基準モードへのロックが用いられると、それらの回路は排他的ＯＲ回路９３０への入力としてｙ_nを選択する。排他的ＯＲ９２７は符号ビット、つまり、ｙ_n-1のビット５および読取り・ロック（ＲＥＡＤ／ＬＯＣＫ）信号８１２を用いて、マルチプレクサ９２８の出力が反転されるべきであるのか否かと加算器９３４への１つの入力の符号ビットとを決定する。読取りモードが用いられ、Ｙ_n-1の符号が正であると、マルチプレクサ９２８の出力が反転して１つの符号ビットが加算器９３４に入力される。周波数モードが用いられ、ｙ_n-1の符号が正であると、マルチプレクサの出力は反転されず、ゼロの符号ビットが加算器９３４に入力される。排他的ＯＲ回路９３０の出力及びインバータ９３２の出力は加算器９３４に入力され、加算器は排他的ＯＲ回路９３０の出力及び桁上げビット９３３を信号９１８に加算して信号９３６に位相誤差値又は周波数誤差値を生成する。排他的ＯＲ回路９３０がマルチプレクサ９２８の出力を反転し、インバータ９３２が桁上げビット９３３を作り出すので、加算器９３４は時々減算を行う。図１０は図９と同じ用に機能して位相又は周波数誤差信号１０３６を発生するが、それは先に入力されたサンプルを用い、それから、図９及び図１０の位相／周波数誤差出力９３６及び１０３６を組み合わせる。マルチプレクサ１０１２への先のサンプル入力は、マルチプレクサ９１２へのｙ_n入力というよりｙ_n-1であり、それはマルチプレクサ１０２８及び排他的ＯＲ回路１０２７への入力と同じである。その結果、信号１０３６は図９によって処理されたサンプルの前のサンプルの位相／周波数誤差となる。図９及び図１０の回路を組み合わせたものは２つのサンプルを同時に処理する。２つの位相／周波数誤差が決定された後には、ＮＡＮＤ回路１０３８、１０４０及び１０４２が信号を組み合わせて出力１０４４を生成し、その出力は図１２に送られ、ループフィルタ８０８（図８）に送られる前にトラッキングモード信号と組み合わされる。ＮＡＮＤ回路１０３８及び１０４０は、時間ｎ又は時間ｎ −１でパルスが生したか否かに応じて、図１０からの出力１０３６又はパルス図９からの出力９３６のいずれかを選択する。それらの出力はそれから出力１０４４を生成するＮＡＮＤ回路１０４２に接続される。図１１及び図１２はトラッキングモード用の位相／周波数検出回路を示す。図１１を参照すると、ＮＡＮＤ回路１１０６が中央サンプリング用の項「−ａ＊Ｐ_n-3 」を発生する。サイドサンプリングの際には、ＮＡＮＤ回路１１０６の出力はゼロとなる。マルチプレクサ１１１４は、パルスが時間n-2で発生したときには「ｔ_t＋ｃ＊Ｐ_n-2」を選択するか、又は、パルスが時間n-2で発生しなかったときには「ｔ_t」のみを選択する。捕捉モード及びトラッキングモードに対しては別々のセットポイントがある。項「ａ＊Ｐ_n-3」は、ＮＡＮＤゲート１１０６を用いて１１１４の出力から減算し、そのゲートは、「ａ」の値を反転し、信号１１４７を通じて送られる１の桁上げビットとともに、その符号ビットを信号１１０７を通じて加算器１１１８に挿入する。従って、項「−ａ＊Ｐ_n-3 」は中央サンプリングのためのみに存在するが、信号１１２０は「ｔ_t＋ｃ＊Ｐ_n _-2 −ａ＊Ｐ_n-3」を表す。マルチプレクサ１１２４は、中央サンプリングのために値ｙ_nを選択し、また、サイドサンプリングのためにｙ_n-1を選択して、その値を加算器１１２２に送る前に反転する。１の桁上げビットが信号１１２１を通じて加算器１１２２に入力されると、ｙ_n又はｙ_n-1のいずれかがｙ_n-2の信号１０２０から減算される。排他的ＯＲ回路１１２６がｙ_n-1の符号を調節し、加算器１１２８がその結果を信号１１２０に組み入れて、ＳＧＮｙ_n-1＊（ｙ_n-2−ｙ_n）＋ｔ_t＋ｃ＊Ｐ_n-2−ａ＊Ｐ_n-3 の部分的な式を作る。項「−ａ＊Ｐ_n-3」は中央サンプリングのためにのみ存在する。遅延回路１１３０がこの結果を２つのサンプル時間まで遅延させ、それから加算器１１３８が、その結果をマルチプレクサ１１４０に送る前に、サイドサンプリング用の定数「ａ」又は中央サンプリング用の定数「ｂ」のいずれかを減算する。マルチプレクサ１１４０は、ピークが時間ｎで発生したか否かに応じて加算回路１１３８の出力又は遅延回路１１３０の出力のいずれかを選択する。遅延回路１１３０は加算器１１２８の出力を２クロックサイクル分遅延させているので、信号Ｐ_nは実際にはＰ_n+2を表し、その結果、定数項ａ又はｂを加算すべきか否かを決定する。従って、出力１１４２は現在のサンプル用の表１のトラッキング式への解答となる。図１２は図１１の回路と同一であるが、用いるサンプルを１だけ遅延し、追加の回路を２つの位相誤差を組み込むために存在させている点が異なる。例えば、マルチプレクサ１２２４及び加算器１２２２への入力は図１１内の等価回路への入力の後の１つのサンプルである。従って、出力１２４２は１サンプル時間分遅延された表１のトラッキング式への解答を与える。図１２は図１１及び１２の位相誤差の結果１１４２及び１２４２を組み合わせてループフィルタへの位相／周波数検出器出力８１６を与える。ＮＡＮＤ回路１２４４及び１２４８はパルスが時間n-2又は時間n-3で発生したか否かに応じて図１２の出力１２４２又は図１１の出力１１４２を選択する。その結果はＮＡＮＤ回路１２４６に送られて出力１２５０が発生し、その出力はループフィルタに接続される前に捕捉モード信号に組み込まれる。ＮＡＮＤ回路１２６０、１２６２及び１２６４はＴＲＫ／ＡＣＱ信号に応じてトラッキング位相誤差信号１２５０又は捕捉位相／周波数誤差信号１０５２を選択して位相／周波数回路出力８１６を作り、その出力はループフィルタに送られる。図１３はループフィルタ８０８の概略図を示す。このフィルタのｚ変域伝達関数は、Ｆ_t（ｚ）＝（ｃ₁＊ｚ＊（ｚ−１）＋ｃ₂）／（ｚ＊（ｚ−１））であり、ここで、ｚ^-1は２つのチャネルビット間隔（各々１／ｆ_s）を表すが、これは、このデジタルフィルタはチャネルサンプル速度の２分の１の時間で作動するからである。係数ｃ₁及びｃ₂は捕捉及びトラッキング用に別々にプログラムできる。基準モードへのロックのためにｃ₁はゼロにセットされ、ｃ₂は単独でプログラム可能である。捕捉及びトラッキングモードの間のループフィルタ出力の重要度を変更することができる手段をさらに設けることができる。これは、周波数制御の適切な範囲及び解決はいずれのモードを用いるかに依存するからである。この変更を促進させるために各モードに対して別々の記憶装置が設けられている。遅延素子１３０６が逐次制御方式のために用いられ、それはフィルタ応答にはほとんど影響を与えない。ループの開ループ伝達関数の線形離散的時間近似値は、Ｇ^t(z)＝（Ｋ_p＊Ｋ_o＊（ｃ₁＊ｚ²−ｃ₁＊ｚ＋ｃ₂）／（ｚⁿ⁺¹＊（ｚ−１）²）ここで、Ｋ_pは、位相検出器のゲインであり（それはパルス形状に依存しており）、Ｋ_oはＶＯＣの制御ゲインであり、ｎはループ内の（２／ｆ_s）クロック遅延の数である。以上、本願発明の現時点で望ましい実施例を説明したが、本願発明の解釈は完全に達成したことが認識されるであろうし、また本願発明の応用、実施例の大幅な拡張、回路及び構造の多くの変更が、本願発明の範囲及び意図を逸脱することなく当業者に示唆されることを当業者は理解するであろう。例えば、本願発明は望ましい実施例のデジタル回路の多くをアナログ回路に置き換えることができる。ここに開示しかつ説明したことは、例示するためのものであり、発明の限定を意味するものではなく、より望ましくは請求の範囲において明確にされる。表３周波数検出器＝SGN（Ｙ_n-1）^*（Ｙ_n＋Ｙ_n-2）

【手続補正書】特許法第１８４条の８【提出日】１９９４年７月２５日【補正内容】請求の範囲１クロック信号とアナログ信号内のパルスとの間の位相差を示す位相誤差測定信号を発生する位相検出器であって、前記アナログ信号を受け取るとともに前記アナログ信号の振幅の複数のサンプルを得る振幅サンプリング手段であって、前記サンプルが前記クロック信号によって決定された時間で得られる振幅サンプリング手段と、前記振幅サンプリング手段の出力に接続されていて、前記パルスの各々の位置を決定するパルス検出手段と、前記振幅サンプリング手段の出力と前記パルス検出手段の出力とに接続されていて、各パルスごとに前記複数のサンプルのうち少なくとも２つのサンプルを選択し、該２つのサンプルが前記パルスの位置に対して所定の関係を持つサンプル選択手段と、前記少なくとも２つの選択されたサンプルを組み合わせて前記位相誤差測定信号を作る算術手段とを備える位相検出器。２請求項１の位相検出器において、前記サンプル選択手段がさらに、前記各パルスごとに２つのサンプルを選択する手段と、前記パルスの第１のサイドに前記２つのサンプルの内の第１のサンプルを選択し、さらに、前記パルスの第２のサイドに前記２つのサンプルの内の第２のサンプルを選択する手段とを備える位相検出器。３請求項２の位相検出器において、前記算術手段がさらに、前記第１サンプルを前記第２サンプルから引いて前記位相誤差測定信号を作る手段と、前記パルスの極性が負であるときには前記位相誤差測定信号を否定する手段とを備える位相検出器。４請求項１の位相検出器において、前記振幅サンプリング手段がアナログ・デジタルコンバータ手段を備える位相検出器。５請求項１の位相検出器において、さらに、少なくとも１つの隣接パルス補償値を記憶し、該１つの隣接パルス補償値が前記パルスの各々への距離内に配置された各隣接パルスに対応する記憶手段と、前記対応する隣接パルスが存在するときに、前記少なくとも１つの隣接パルス補償値を、前記位相誤差測定信号に組み入れる隣接パルス算術手段とを備える位相検出器。６請求項１の位相検出器において、さらに、定数を記憶するセットポイント記憶手段と、該セットポイント記憶手段の内容を前記位相誤差測定信号に組み入れるセットポイント算術手段とを備える位相検出器。７アナログ信号内のパルスと同期したクロック信号を作り出す位相ロックループであって、前記アナログ信号を受け取るとともに前記アナログ信号の振幅の複数のサンプルを得る振幅サンプリング手段であって、前記サンプルが前記クロック信号によって決定された時間で得られる振幅サンプリング手段と、前記振幅サンプリング手段に接続されていて、前記パルスの各々の位置を決定するパルス検出手段と、前記振幅サンプリング手段の出力と前記パルス検出手段の出力とに接続されていて、各パルスごとに前記複数のサンプルのうち少なくとも２つのサンプルを選択し、該２つのサンプルが前記パルスの位置に対して所定の関係を持つサンプル選択手段と、前記少なくとも２つの選択されたサンプルを組み合わせて位相誤差測定信号を作る算術手段と、前記位相誤差測定信号に接続された入力を持つとともに、出力として前記クロック信号を持つクロック信号発生手段であって、前記位相誤差測定信号が前記クロック信号発生手段を制御し、これにより、前記クロック信号出力が、前記パルスの各々の位置に関連する所定の時間で前記アナログ信号をサンプルするクロック信号発生手段とを備える位相検出器。８請求項７の位相ロックループにおいて、さらに、前記位相誤差測定信号と前記クロック発生手段の前記入力との間に接続されたフィルタ手段を備える位相ロックループ。９請求項７の位相ロックループにおいて、前記振幅サンプリング手段がアナログ・デジタルコンバータ手段を備える位相ロックループ。 10 請求項９の位相ロックループにおいて、前記クロック発生手段が可変周波数発振器を備え、前記位相誤差測定信号が前記可変周波数発振器の周波数を調整し、これにより、前記クロック信号出力が、前記パルスの各々の前記位置と関連する前記所定の時間で前記アナログ信号をサンプルする位相ロックループ。 11 請求項１０の位相ロックループにおいて、さらに、前記位相誤差測定信号と前記可変周波数発振器の前記入力との間に接続されたデジタルフィルタ手段を備える位相ロックループ。 12 周期的アナログ信号波形とクロック信号との間の周波数差を示す周波数誤差測定信号を発生する周波数検出器であって、前記アナログ信号を受け取るとともに前記アナログ信号の振幅の複数のサンプルを得る振幅サンプリング手段であって、前記サンプルが前記クロック信号によって決定された時間で得られる振幅サンプリング手段と、前記振幅サンプリング手段の出力に接続されていて、サンプルの所定の数に分離された前記複数のサンプルの内の２つのサンプルを選択するサンプル選択手段と、前記２つの選択されたサンプルを組み合わせて前記周波数誤差測定信号を作る算術手段であって、前記２つのサンプルの第１のサンプルを前記２つのサンプルの第２のサンプルに加算して前記周波数誤差測定信号を作る算術手段と、前記選択されたサンプルの間の所定の時間での前記周期的な波形の値が所定のしきい値より小さいときに前記周波数誤差測定信号を否定する手段とを備える周波数検出器。 13 クロック信号の周波数を、周期的な入力波形信号の周波数の所定の倍数にロックする周波数ロックループであって、前記周期的な入力波形信号を受け取るとともに前記周期的な入力波形信号の振幅の複数のサンプルを得る振幅サンプリング手段であって、前記サンプルが前記クロック信号によって決定された時間で得られる振幅サンプリング手段と、前記振幅サンプリング手段の出力に接続されていて、サンプルの所定の数に分離された前記複数のサンプルの内の２つのサンプルを選択するサンプル選択手段と、前記２つの選択されたサンプルを組み合わせて周波数誤差測定信号を作る算術手段であって、前記２つのサンプルの第１のサンプルを前記２つのサンプルの第２のサンプルに加算して前記周波数誤差測定信号を作る加算手段と、前記選択されたサンプルの間の所定の時間での前記周期的な波形の値が所定のしきい値より小さいときに前記周波数誤差測定信号を否定する手段とを備える算術手段と、前記周波数誤差測定信号に接続された入力を持つとともに出力として前記クロック信号を持つ可変周波数発振器手段であって、前記周波数誤差測定信号が前記可変周波数発振器の周波数を調整し、これにより、前記クロック信号出力が、前記入力周期的波形信号の周波数の前記所定倍数で前記周期的入力波形信号をサンプルする可変周波数発振器手段とを備える周波数ロックループ。 14 請求項１３の周波数ロックループにおいて、さらに、前記位相誤差測定信号と前記可変周波数発振器の前記入力との間に接続されたデジタルフィルタを備える周波数ロックループ。 15 データ記憶装置からのデータ信号又はデータ通信装置からのデータ信号からクロック信号を決定するタイミング回復回路であって、前記データ信号と所定の周波数の周期的な波形信号とに接続されたマルチプレクサ手段と、該マルチプレクサ手段に接続されていて、該マルチプレクサ手段によって、出力のために前記所定の周波数周期的波形信号又は前記データ信号を選択させる信号選択手段と、前記マルチプレクサ手段の出力に接続されていて該マルチプレクサ手段の前記出力の複数のサンプルを得る振幅サンプリング手段であって、前記サンプルが前記クロック信号による所定の時間で得られる振幅サンプリング手段と、該振幅サンプリング手段の出力に接続されたパルス検出手段であって、前記信号選択手段によって前記マルチプレクサ手段が前記データ信号を選択すると前記入力データ内に含まれたパルスの位置を決定するパルス検出器手段と、該パルス検出器に接続されるとともに前記振幅サンプリング手段の出力に接続されたサンプル選択手段であって、前記信号選択手段によって前記マルチプレクサ手段が前記データ信号を選択すると、前記サンプル選択手段が、前記入力データ内の各パルスごとに２つのサンプルを選択し、前記２つのサンプルが前記パルスの位置に対して所定の関係を持ち、さらに、前記信号選択手段によって前記マルチプレクサ手段が前記所定の周波数周期的波形信号を選択すると、前記サンプル選択手段が、前記所定の周波数周期的波形信号の２つのサンプルを選択し、前記サンプルが、前記クロック信号の所定の周期の数によって分離されている、サンプル選択手段と、前記２つの選択されたサンプルを組み合わせて誤差測定信号を作る算術手段と、前記誤差測定信号に接続された入力を持つとともに出力として前記クロック信号を持つ可変周波数発振器手段であって、前記誤差測定信号が前記可変周波数発振器の周波数を調整し、これにより、前記クロック信号出力が、前記マルチプレクサ手段の前記出力に関連する所定の時間で前記周期的入力波形信号をサンプルする可変周波数発振器手段とを備えるタイミング回復回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者グロバ、ニールアメリカ合衆国、コロラド州 80120、ブルームフィールド、エイムズバリ 17 (72)発明者ウェランド、デイビッド・アールアメリカ合衆国、テキサス州 78751、オースチン、アベニュー・エイ 4215

Claims

【特許請求の範囲】１クロック信号とアナログ信号内のパルスとの間の位相差を示す位相誤差測定信号を発生する位相検出器であって、前記アナログ信号を受け取るとともに前記アナログ信号の振幅の複数のサンプルを得る振幅サンプリング手段であって、前記サンプルが前記クロック信号によって決定された時間で得られる振幅サンプリング手段と、前記アナログ信号に結合されていて、前記パルスの各々の位置を決定するパルス検出手段と、前記振幅サンプリング手段の出力と前記パルス検出手段の出力とに接続されていて、各パルスごとに前記複数のサンプルのうち少なくとも２つのサンプルを選択し、該２つのサンプルが前記パルスの位置に対して所定の関係を持つサンプル選択手段と、前記少なくとも２つの選択されたサンプルを組み合わせて前記位相誤差測定信号を作る算術手段とを備える位相検出器。２請求項１の位相検出器において、前記サンプル選択手段がさらに、前記各パルスごとに２つのサンプルを選択する手段と、前記パルスの第１のサイドに前記２つのサンプルの内の第１のサンプルを選択し、さらに、前記パルスの第２のサイドに前記２つのサンプルの内の第２のサンプルを選択する手段とを備える位相検出器。３請求項２の位相検出器において、前記算術手段がさらに、前記第１サンプルを前記第２サンプルから引いて前記位相誤差測定信号を作る手段と、前記パルスの極性が負であるときには前記位相誤差測定信号を否定する手段とを備える位相検出器。４請求項４の位相検出器において、前記振幅サンプリング手段がアナログ・デジタルコンバータ手段からなる位相検出器。５請求項１の位相検出器において、さらに、隣接パルスが存在するときに、前記パルスの各々の形状を変更することができる程度に前記パルスの各々に接近する距離内に配置された隣接パルスの各々に対応する少なくとも１つの隣接パルス補償値と、前記対応する隣接パルスが存在するときに、前記少なくとも１つの隣接パルス補償値を、前記位相誤差測定信号に組み入れる算術手段とを備える位相検出器。６請求項１の位相検出器において、さらに、定数を記憶するセットポイント記憶手段と、該セットポイント記憶手段の内容を前記位相誤差測定信号に組み入れる算術手段とを備える位相検出器。７アナログ信号内のパルスと同期したクロック信号を作り出す位相ロックループであって、前記アナログ信号を受け取るとともに前記アナログ信号の振幅の複数のサンプルを得る振幅サンプリング手段であって、前記サンプルが前記クロック信号によって決定された時間で得られる振幅サンプリング手段と、前記アナログ信号に結合されていて、前記パルスの各々の位置を決定するパルス検出手段と、前記振幅サンプリング手段の出力と前記パルス検出手段の出力とに接続されていて、各パルスごとに前記複数のサンプルのうち少なくとも２つのサンプルを選択し、該２つのサンプルが前記パルスの位置に対して所定の関係を持つサンプル選択手段と、前記少なくとも２つの選択されたサンプルを組み合わせて位相誤差測定信号を作る算術手段と、前記位相誤差測定信号に接続された入力を持つとともに、出力として前記クロック信号を持つクロック信号発生手段であって、前記位相誤差測定信号が前記クロック信号発生手段を制御し、これにより、前記クロック信号出力が、前記パルスの各々の位置に関連する所定の時間で前記アナログ信号をサンプルするクロック信号発生手段とを備える位相検出器。８請求項７の位相ロックループにおいて、さらに、前記位相誤差測定信号と前記クロック発生手段の前記入力との間に接続されたフィルタ手段を備える位相ロックループ。９請求項７の位相ロックループにおいて、前記振幅サンプリング手段がアナログ・デジタルコンバータ手段を備える位相ロックループ。 10 請求項９の位相ロックループにおいて、前記クロック発生手段が可変周波数発信器を備え、前記位相誤差測定信号が前記可変周波数発信器の周波数を調整し、これにより、前記クロック信号出力が、前記パルスの各々の前記位置と関連する前記所定の時間で前記アナログ信号をサンプルする位相ロックループ。 11 請求項１０の位相ロックループにおいて、さらに、前記位相誤差測定信号と前記可変周波数発信器の前記入力との間に接続されたデジタルフィルタ手段を備える位相ロックループ。 12 周期的アナログ信号波形とクロック信号との間の周波数差を示す周波数誤差測定信号を発生する周波数検出器であって、前記アナログ信号を受け取るとともに前記アナログ信号の振幅の複数のサンプルを得る振幅サンプリング手段であって、前記サンプルが前記クロック信号によって決定された時間で得られる振幅サンプリング手段と、前記振幅サンプリング手段の出力に接続されていて、サンプルの所定の数に分離された前記複数のサンプルの内の２つのサンプルを選択するサンプル選択手段と、前記２つの選択されたサンプルを組み合わせて前記周波数誤差測定信号を作る算術手段とを備える周波数検出器。 13 請求項１２の周波数検出器において、前記算術手段がさらに、前記２つのサンプルの内の第１サンプルを前記２つのサンプルの内の前記２サンプルに加えて前記周波数誤差測定信号を作る手段と、前記選択されたサンプルの間の所定の時間の前記周期的な波形の値が所定のしきい値より小さいときには前記周波数誤差測定信号を否定する手段とを備える周波数検出器。 14 クロック信号の周波数を、周期的な入力波形信号の周波数の所定の倍数にロックする周波数ロックループであって、前記周期的な入力波形信号を受け取るとともに前記周期的な入力波形信号の振幅の複数のサンプルを得る振幅サンプリング手段であって、前記サンプルが前記クロック信号によって決定された時間で得られる振幅サンプリング手段と、前記振幅サンプリング手段の出力に接続されていて、サンプルの所定の数に分離された前記複数のサンプルの内の２つのサンプルを選択するサンプル選択手段と、前記２つの選択されたサンプルを組み合わせて周波数誤差測定信号を作る算術手段と、前記周波数誤差測定信号に接続された入力を持つとともに出力として前記クロック信号を持つ可変周波数発信器手段であって、前記周波数誤差測定信号が前記可変周波数発信器の周波数を調整し、これにより、前記クロック信号出力が、前記入力周期的波形信号の周波数の前記所定倍数で前記周期的入力波形信号をサンプルする可変周波数発信器手段とを備える周波数ロックループ。 15 請求項１４の周波数ロックループにおいて、さらに、前記位相誤差測定信号と前記可変周波数発信器の前記入力との間に接続されたデジタルフィルタを備える周波数ロックループ。 16 データ記憶装置からのデータ信号又はデータ通信装置からのデータ信号からクロック信号を決定するタイミング回復回路であって、前記データ信号を選択し又は所定の周波数の周期的な波形信号を選択するために接続されたマルチプレクサ手段と、該マルチプレクサ手段に接続されていて、該マルチプレクサ手段によって前記データ信号又は前記所定の周波数周期的波形信号を選択させる信号選択手段と、前記マルチプレクサ手段の出力に接続されていて該マルチプレクサ手段の前記出力の複数のサンプルを得る振幅サンプリング手段であって、前記サンプルが前記クロック信号による所定の時間で得られる振幅サンプリング手段と、該振幅サンプリング手段の出力に接続されていて、前記信号選択手段によって前記マルチプレクサ手段が前記データ信号を選択すると前記入力データ内に含まれたパルスの位置を決定するパルス検出器手段と、前記信号選択手段と前記振幅サンプリング手段の出力とに接続されたサンプル選択手段であって、前記信号選択手段によって前記マルチプレクサ手段が前記データ信号を選択すると、前記サンプル選択手段が、前記入力データ内の各パルスごとに２つのサンプルを選択し、前記２つのサンプルが前記パルスの位置に対して所定の関係を持ち、さらに、前記信号選択手段によって前記マルチプレクサ手段が前記所定の周波数周期的波形信号を選択すると、前記サンプル選択手段が、前記所定の周波数周期的波形信号の２つのサンプルを選択し、前記サンプルが、前記クロック信号の所定の周期の数によって分離されている、サンプル選択手段と、前記２つの選択されたサンプルを組み合わせて誤差測定信号を作る算術手段と、前記誤差測定信号に接続された入力を持つとともに出力として前記クロック信号を持つ可変周波数発信器手段であって、前記誤差測定信号が前記可変周波数発信器の周波数を調整し、これにより、前記クロック信号出力が、前記マルチプレクサ手段の前記出力に関連する所定の時間で前記周期的入力波形信号をサンプルする可変周波数発信器手段とを備えるタイミング回復回路。