JPH01317274A - デジタル信号再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、デジタル信号再生装置に係り、特にマーク間
記録で記録されたデジタル信号の再生に適したデジタル
信号再生装置に関する。

（従来の技術） 光ディスクなどの記録媒体にデジタルデータを記録する
方法として、第８図（Ａ）に示すように、記録媒体のピ
ットを記録データ（例えば、データ値１）に対応させた
マーク間記録がある。

マーク間記録されたデジタルデータを再生するには、同
図（Ａ）に示したピットを読み出して再主波形を得て、
同図（Ｂ）に示すように、この再生波形を微分回路で微
分して微分波形とし、さらに、（＋）・（−）両方にス
レッショルド電圧（Ｌ＋、Ｌ２）をもつ電圧比較回路に
より、前記微分波形の（＋）から（−）への反転を検出
してビットに対応した再生パルスを発生させていた。

そして、この再生パルスをもとにデータ検出用Ｐ　Ｌ　
１回路で検出クロックを生成し、この検出クロックで前
記再生パルスをラッチして再生データを得ていた。

（発明が解決しようとする課題） このように、従来のデジタル信号再生装置では、アナロ
グ部品で構成される電圧比較回路、ＰＬＬ回路が必要な
ため、ＩＣ化、ＬＳＩ化しても外付部品が多くなり、装
置の小型化・低価格化が容易でない。また、電圧比較回
路のスレッショルド電圧の調整や、ＰＬＬ回路の調整等
が必要である。

（課題を解決するための手段） 本発明は上記課題を解決するために、記録媒体上のデジ
タルデータからの再生信号を前記デジタルデータのビッ
トレートのＭ倍（Ｍ＞１）の周波数でサンプリングし、
このサンプリング値と１周期前のサンプリング値とから
差分信号を生成する差分信号生成回路と、前記差分信号
中の正負を示すサインビットを１〜３サンプリング周期
遅延させ、各サンプリング区間の前記差分信号中に零交
差点が存在するか判別する零交差点判別回路と、前記差
分信号と１周期前の差分信号とから前記差分信号の零交
差点の位置を示す値を演算する零交差点演算回路と、前
記零交差点の存在に応じで、前記零交差点の位置を示す
値から検出クロックの位相値を帰遷補正するデジタルＰ
ＬＬ回路と、前記検出クロックの位相値と１周期前の位
相値から検出クロックの存在判定を行うデータイネーブ
ル出力回路と、前記検出クロックの存在に応じて、前記
検出クロックの位相値、前記零交差点の位置を示す値及
び前記サインビットの値から、各サンプリング区間の差
分出力に零交差点が存在するかの判定結果に基づいてデ
ータ判別を行うデータ出力回路からなるデジタル信号再
生装置を提供するものである。

（実施例） 本発明になるデジタル信号再生装置の一実施例を以下図
面とともに詳細に説明する。　　　゛第１図はデジタル
信号再生装置の構成図である。

同図により、デジタル信号再生装置の構成と再生信号か
ら生成される差分信号、サインビット、零交差点の位置
を示す値、検出クロックの位相値。

出力データ、データイネーブル（出力）について順次説
明する。

第１に、記録媒体」二のデジタルデータからの再生信号
を前記デジタルデータのピッＩ〜レートのＭ倍（Ｍ＞１
＞の周波数でサンプリングし、このサンプリング値と千
サンプリング周期前のサンプリング値とから差分信号を
生成する差分信号生成回路について説明する。

第１図において、１は記録媒体からの再生信号ＰＳを記
録媒体に記録されたデジタルデータのビットレートのＭ
倍（Ｍ＞１）の周波数でサンプリングし、サンプリング
された振幅値をデジタル信号に変換するＡ／Ｄ変換器、
２はＡ／Ｄ変換器１で変換した振幅値Ａ１を１サンプリ
ング周期だけ遅延させる遅延器、３は変換した振幅値Ａ
１から遅延器２の出力である１サンプリング前の振幅値
Ａｏを引算して差分出力を出力する引算器、４は差分出
力のうち所定の振幅以上のもののみを差分信号Ｄ１とし
て出力するように（所定振幅値以下のものを振幅値Ｏに
する）入出力特性に不感帯をもった変換器である。

ここで、第３図（Ａ）〜（Ｃ）を参照して前記Ａ／Ｄ変
換器１．遅延器２．引算器３により信号処理される再生
信号と差分出力との関係について詳細に説明する。

同図（Ａ＞は記録媒体上に記録されたデータ［０］、［
１］からなるデータ群で、データ［１］が再生信号ＰＳ
のピーク点として検出される。同図（Ｂ）は記録媒体か
らの再生信号ＰＳとこの再生信号ＰＳをＡ／Ｄ変換器１
でサンプリングし変換した振幅値Δ噌〜Ａ１を示し、同
図（Ｃ）は引算器３の差分出力Ｄ−１〜Ｄ１を示す。遅
延器２゜引算器３による差分信号はＤ＋＝Ａ＋−Ａｏ。

Ｄｏ＝Ａｏ−Ａ−１の関係になっている。

次に、変換器４により差分出力に不感帯を設ける点を説
明する。第３図（Ａ）及び（Ｃ）から明らかなように、
データ［０］が連続する区間（第３図［Ａ］中中点点鎖
線示す区間Ａ）では、記録媒体に記録されたデータが［
１］でないにもかかわらず差分出力（信号）には（＋）
→（−）へ極性の変化（第３図［Ｃ］中中点点鎖線示す
区間Ｃ）が認められる。そこで差分出力（値）がある値
（例えば絶対値２）以下の場合、その時の差分信号をＯ
として出力することにより、」−記の現象による誤動作
（検出クロックの位相補正誤り、データ判別誤り）を防
止している。なお、第４図は所定振幅値以下の差分出力
（値）Ｏとする変換器４の入出力特性図である。同図で
は、例えば入力が±２以内のものはＯに変換して出力し
ている。

また、差分出力値が２の補数表現による４ビツトで表わ
されている時では、入力が（０００１）　、　　（００
１０）　、　　（１１１１）及び（１１１０）の場合、
出力は（００００）とされる。この変換器４はＲＯＭ、
あるいは簡単な論理回路で構成されている。

第２に、前記差分信号中の正負を示すサインビットを１
〜３サンプリング周期遅延させ、各ザンプリング区間の
前記差分信号中に零交差点が存在するか判別する零交差
点判別回路について説明する。

前記差分信号Ｄ１中の正負を示す１ビツトは勺インピッ
トＳ１とされる。第１図において、９゜１０．１１は変
換器４からのサインビット出力Ｓ１を１サンプリング周
期〜３サンプリング周期遅延させるための遅延器であり
、遅延したサインビットＳＯ，Ｓ−１，８−２が生成さ
れる。

１２〜１６は差分信号のサインビットＳ＋。

ＳＯ，Ｓ−１，８−２の値からそれぞれの差分信号を得
た時刻間で差分信号のく」−）極性から（−）極性への
反転の有無、すなわち零交差点の存在を検出するための
ゲート群であり、ゲート１２はＳｌとＳｏ間の反転、ゲ
ート１３はＳｏとＳ−１間の反転、ゲート１４はＳｓと
Ｓ−２間の反転、ゲート１　　　　。

５はＳｌとＳ−１間の反転、ゲート１６はＳｏとＳ−２
間の反転を夫々検出している。

そして、後に詳述するように、ゲート１５の出力値＄１
・Ｓ−１と、ゲート１６の出力値Ｓｏ・Ｓ−２とはデー
タセレクタ１７で選択されて出力データＴとなり、また
、ゲート１３の出力値Ｓｏ・８．１はデジタルＰＬＬ回
路１８の位相補正スイッチ２１を０Ｎ−ＯＦＦする。

第３に、前記差分信号と１サンプリング周期前の差分信
−号とから前記差分信号の零交差点の位置を示す値を演
算する零交差点演算回路について説明する。

第１図において、５は変換器４からの出力（差分信号）
Ｄ＋を１４ノ一ンブリング周期遅延する遅延器で、６は
変換器４の出力値（差分信号）Ｄ＋と遅延器５の出力値
（差分信号）Ｄｏから差分信号の零交差点（の位置）を
示す値×１を求める演算器である。７．８は零交差点（
の位置）を示す値×１を１す”ンプリング周期遅延させ
た値Ｘｏ及び２サンプリング周期遅延させた値Ｘ−１を
得るための遅延器である。後に詳述するように、零交差
点（の位置）を示す値×１により、前記再生信号ＰＳの
ジッタ・ワウフラに追従して検出クロックの位相値が補
正される。

第４に、零交差点が存在する場合、前記零交差点の位置
を示す値から検出クロックの位相値を帰還補正するデジ
タルＰＬＬ回路について説明する。

第１図において、１８は、１サンプリング周期遅延させ
た零交差点の位置を示す値Ｘｏから検出クロックの位相
値を補正して、検出クロックの位相制御を行うデジタル
Ｐ　Ｌ　１回路である。デジタルＰＬＬ回路１８中、１
９は零交差点の位置を示す値Ｘｏと検出クロックの予測
位相値（Ｐ、１＋３６０°／Ｈ）から位相誤差信号を演
算する引算器、２０は係数乗算器、２１は零交差点によ
って位相補正を行うための位相補正スイッチ、２２は補
正した検出クロックの位相値Ｐｏを得るための加算器、
２２−は検出クロックの位相を３６０°／Ｈずつ進める
ための加算器、２３は検出クロックの位相値Ｐｏを１サ
ンプリング周期遅延させるための遅延器である。

ここで、差分信号の零交差点の位置を示す値から検出ク
ロックの位相値を補正制御する方法について、詳細に説
明する。本デジタル信号再生装置においては、遅延器５
．演算器６．遅延器７により差分信号Ｄ＋、Ｄｏから直
線近似に求めた差分信号の零交差点を示す値Ｘ＋、Ｘｏ
から検出クロックの位相制御を行っている。なお、零交
差点を示す値Ｘ＋、Ｘｏは差分信号の零交差点の位置か
らサンプリング点までの時間（位相）を検出クロックの
周期に換算した値である。

第５図は差分信号の零交差点の位置を示す値と検出クロ
ックの関係を示す図である。検出クロックの１周期を３
６０°と仮想してサンプリング周波数をビットレートの
Ｍ倍とすると、一般に、サンプリングごとに検出クロッ
クの位相は３６０°／Ｈずつ変化すると考えられる。

同図に示すように、例えば、Ｍ＝２の場合、検出クロッ
クは１８０°ずつ変化する。ここで、差分信号Ｄ−２が
得られたサンプリング時点での検出クロックの位相値を
Ｐ−２−９０°とすると、加算器２２−により遅延器２
３の出力Ｐ−１に３６０’　／Ｈ（＝１８０°）が加算
され、この加算出力がさらに加算器２２に入力する。

このサンプリング間隔（スロット）内に零交差点が存在
しないと、ゲート１３の出力により、位相補正スイッチ
２１がＯＦＦとなるので、前記加算出力が次の位相値Ｐ
−１となり、Ｐ−１＝Ｐ−２＋１８０°−９０°＋１８
０°−２７０°となる（ただし、３６０″＝　Ｏ’とし
て３６０″′以下で表現する）。

そして、次の１サンプリング間隔で零交差点が存在した
とすると、この時、検出クロックの位相補正がなされる
。すなわち、検出クロックの予測位相値（Ｐ−１＋３６
０°／Ｈ）が第５図に示した位相値Ｐｏのように零交差
点の位置を示す値Ｘｏとずれている場合、零交差点と一
致（近接）するように補正が加えられる。

１サンプリング間隔は３６０°／Ｈ（＝１８０６）と表
わされるから、零交差点の位置を示す値Ｘｏは、Ｄ　ｏ
／　（Ｄ　ｏ−Ｄ−１）に３６０’　／Ｈ（＝１８０　
°）を乗じた値となる。この演算（乗算）は遅延器５゜
演算器６（、遅延器７）でなされ、零交差点の位置を示
す値ＸｏをＸ０＝５０°　と演算結果が得られたとする
（第５図［Ａ］）。そのとき、第５図（Ｂ）１に示すに
うに、検出クロックの位相値Ｐ。

がＰｏ＝Ｐ−１＋１８０°−２７０°＋　１８０°−９
０°であると、零交差点の位置を示す値Ｘｏと予測位相
値Ｐ　ｏ　（−（Ｐ−１＋　３６０°／Ｈ）〕との差分
（Ｘ。

−Ｐｏ）をとる差分器１つ、補正ゲインの係数ｋを乗算
して補正値ｋ（Ｘｏ−Ｐｏ）を出力する係数乗算器２０
．補正値ｋ（Ｘｏ−Ｐｏ）を次段の加算器２２に入力さ
せるＯＮ状態の位相スイッチ２１、補正値ｋ（Ｘｏ−Ｐ
ａ）と予測位相値（Ｐ　−１−１−３６０°／Ｈ）どを
加算する加算器２２により、補正ゲインｋが例えば１／
２の時では、Ｐｏ’＝Ｐｏ＋ｋ　（Ｘｏ−Ｐｏ）＝９０
°＋１／２−　（５０゜−９０°）−７０°と補正され
る。補正ゲインには応答速度（再生信号ＰＳのジッタ・
ワウフラに対する追従性）を示す値で、ｋが大きい方が
応答速度が速く、ｋが小さい方が応答速度が遅く、再生
装置の特性により適宜設定される。

以上の補正は、位相補正スイッチ２１のＯＮにより差分
信号が（＋）→〈−）に変化するとぎのみ行われる。差
分信号の変化は差分信号のサインビットＳｏ、Ｓ−１に
よりゲート回路１３が判別して、位相補正スイッチ２１
がＯＮ、ＯＦＦされている。

なお、検出クロックの位相値は数ビットのデジタル値で
表現され、例えば４ビットで表現すると、０’　−（０
０００）　、　２２．５°−（０００１）　、　４５°
−（００１０）・・・のように表わされ、その間の値は
丸め、あるいは切捨て等の処理がされＩＣ値で表現され
ている。

第５に、検出クロックの位相値と１周期前の位相値から
検出クロックの存在判定を行うデータイネーブル出力回
路について説明する。

２４はデータイネーブル信号Ｕを得るための比較器であ
る。検出クロックの発生位置はＯｏであるから、検出ク
ロックの存在判定は位相値がＯ。

を通過して変化したこと、すなわち検出クロツクの位相
値Ｐａが前サンプリング時の位相値Ｐ−１より小さいこ
とを比較器２４で検出しくＰｏ＜Ｐ−１＞、その時には
出力データＴが有効であることを示す信号（データイネ
ーブル信号）Ｕが出力される。

第６に、検出クロックが存在すると判定される場合、前
記検出クロックの位相値、前記零交差点の位置を示す値
及び前記勺インピットの値から、各サンプリング区間の
差分出力に零交差点が存在するかの判定結果に基づいて
データ判別を行うデータ出力回路について、第６図（Ａ
）及び（Ｂ）。

第７図（Ａ）〜（Ｄ）を参照して説明する。

本装置では１、ゲート１５．１６の出力を制御信号によ
り選択動作をなすデータセレクタ１７ににっで、サイン
ビット８１〜Ｓ−２（すなわち、差分信号Ｄ１〜Ｄ−２
の極性）からデータ［０１゜［１］を判別して、出力デ
ータＴが生成される。

ゲート１５．１６により差分信号のサインビットが（＋
）→（−）に変化した時を、記録データ［１］に、他の
場合は［０］とし、その判別に用いる差分信号（一対の
サインビットの値）を検出クロックの位置（位相）Ｐｏ
、零交差点の位置を示す値×１及びサインビットの値に
より選択している。すなわち、検出クロックを間にはさ
み、かつ、互いに１サンプリング間隔離れた一対のサイ
ンビットの値から出力データＴを判別している。

なお、検出クロックが（現行のタイムスロット内に）存
在している時のみ、前記データイネーブル信号Ｕがイネ
ーブル状態となり、出力データＴ（データ［０］、［１
］）が有効な出力値とされる。

また、第１図において、１７は、１サンプリング時刻を
はさんで隣接する時刻間でのく＋）極性から（−）極性
への反転を検出した信号（差分信号Ｄ１〜Ｄ−２の極性
）、すなわち、ゲート１５の出力値Ｓ１・Ｓ−１と、ゲ
ート１６の出力値Ｓｏ・Ｓ−２のいずれかを後に制御信
号にＪ−り選択し、出力データＴとして出力するデータ
セレクタである。

このデータセレクタ１７にはゲー１−２９．３０゜３１
の出力のオアをとったオア・ゲート２８の出力が制御信
号として入力されている。２５〜２７はデータセレクタ
１７の制御信号を得るための比較器、２８〜３２は同ゲ
ート群である。

以下、（１）（ａ）、　（ＩＨｂ）、　（２）■（ａ）
　、　（２）■（ｂ）　、　（２）■（ａ）　、　（２
）■（ｂ）にて、各態様に項分けして順次説明する。

（１）検出クロックが存在し、かつ零交差点もその間に
存在するか、もしくは、零交差点がその前後のいずれの
区間にも存在しない場合〔第６図（Ａ）及び（Ｂ）図示
〕。

（この場合は、検出クロックの位相値Ｐｏと値３６０°
／２Ｍ　（＝９０°）とが入力された比較器２７、前記
ゲート１２（出力値はＳｌ・Ｓｏ）及びゲート１４（出
力値はＳ−１・５−２）のインバートのアンドをとるオ
ア・ゲート３２、前記比較器２７の出力と前記オア・ゲ
ート３２とのアンドをとるアンド・ゲート３１からなる
判別回路で判別される。）（ａ）検出クロックの位相Ｐ
　ｏ　／Ｊｔ　３６０°／２Ｍ　（−９０°）より大き
いか、等しい時〔同図（Ａ）図示〕。

この時は同図（Ａ）中の２サンプリング前の差分信号Ｓ
−２とＳｏより出力データを判別し、Ｓ−２のサインビ
ットが（十）を、ＳＯのサインビットが（−）を示して
いる時をデータ［１］、そうでない時はデータ［０］と
判別する。

（ｂ）検出クロックの位相Ｐｏが３６０°／２Ｍ　（＝
９０°）より小さい時〔同図（Ｂ）図示）。

この時は同図（Ｂ）中の１サンプリング前の差分信号Ｓ
−１と１サンプリング後の差分信号Ｓ１より出力データ
を判別し、Ｓ２１のサインビットが（＋）を、Ｓｌのサ
インビットが（−）を示している時データ［１コ、そう
でない時はデータ［０］と判別する。

（り　次に、サンプリング点が検出クロック発生位置の
近辺に当たる時、あるいは検出クロックが過渡的に零交
差点から位相ずれを生じている時には、零交差点と検出
クロックは１勺ンブリング区間ずれる場合があるが、そ
の場合の判別法を次に説明する。〔第７図（Ａ）〜（Ｄ
）図示）。

■検出クロックが存在し、零交差点が１サンプリング後
の区間に存在する場合〔同図（Ａ＞及び（Ｂ））。

（この場合は、検出クロックの位相値Ｐａと零交差点の
位置を示す値×１とが入力された比較器２６、前記比較
器２６の出力と前記ゲート１２（出力値はＳｌ・Ｓｏ）
とのアンドをとるアンド・グー１〜３０からなる判別回
路で判別される。）（ａ）検出クロックの位相Ｐａが１
サンプリング後にある零交差点の位置を示す値×１より
小さい時（Ｐａ＜Ｘ＋）（同図（Ａ）図示〕。

この時は同図（Ａ）中、１サンプリング前の差分データ
Ｓ−１と１サンプリング後の差分データＳ１とより判別
し、Ｓ−１のサインピッ１〜が（」−）、Ｓｌのりイン
ビットが（−）を示す時をデータ［１］、そうでない時
Ｏと判別する。

（ｂ）検出クロックの位相Ｐｏが１ザンプリング後にあ
る零交差点の×１より大きい時（Ｐｏ＞Ｘｌ）〔同図（
Ｂ）図示〕。

この時は同図（Ｂ）中の２サンプリング前の差分値Ｓ−
２とＳｏより判別し、Ｓ−２のサインビットが（＋）を
、Ｓｏのサインピッ１へが（−）を示している時をデー
タ［１］、そうでない時はデータ［Ｏコと判別する。

■　検出クロックが存在し、零交差点が１サンプリング
前の区間に存在する場合〔第７図（Ｃ）及び（Ｄ）図示
〕。

（この場合は、検出クロックの位相値Ｐａど１ザンプリ
ング前にある零交差点の位置を示す値Ｘ−１とが入力さ
れた比較器２５．前記比較器２５の出力と前記グーｌ〜
１４（出力値はＳ−１・５−２）とのアンドをとるアン
ド・ゲート２９からなる判別回路で判別される。） （ａ）Ｐａが１サンプリング前にある零交差点Ｘ−１よ
り小さい時（Ｐａ＜Ｘ−１）（同図（Ｃ）図示〕この時
は同図（Ｃ）中の１サンプリング前の差分データ８．１
と１サンプリング後の差分データＳ１より検出データを
判別し、Ｓ−１の→ノーインピットが（」−）を、Ｓｌ
のサインビットが（＝）を示している時はデータ［１］
、そうでない時はデータ［０］と判別する。

（ｂ）Ｐｏが１ザンブリング前にある零交差点Ｘより大
きい時（Ｐａ＞Ｘ−１）（同図（Ｄ＞図示〕。

この時は同図（Ｄ＞中の２サンプリングの差分信号Ｓ−
２とＳｏより判別し、Ｓ　／ｉのサインビットが（＋）
を、Ｓｏのサインビットが（−）を示している時をデー
タ［１］、そうでない時はデータ［０］と判別する。

最後に、第２図に示すタイミングヂャートを用いて、第
１図に示したデジタル信号再生装置の全体の動作を説明
する。

同図（Ａ＞のように記録媒体上に記録されたデジタルデ
ータは、同図（Ｃ）に示す再生信号として再生される。

再生信号は同図（Ｂ）に示すサンプリングクロックでＡ
／Ｄ変換器１（すでに説明した第１図参照）により振幅
値がＡ／Ｄ変換される。

再生信号（の振幅値）から、遅延器２、引算器３、変換
器４により同図（Ｄ）に示す差分信号が生成され、この
差分信号から演算器６、遅延器７ににり同図（Ｅ）及び
（Ｆ）のように零交差点を示す値が生成される。

差分信号からは遅延器９−１１により同図（Ｈ）〜（Ｋ
）に示すサインビット（Ｓ＋〜５−２）が生成される。

同図（Ｄ）のように差分信号が（＋）→（−）に転じる
零交差点が存在すると位相補正スイッチ２１がＯＮとさ
れるし同図（Ｌ）］。

同図（Ｄ）、（Ｅ）、（Ｆ）のＪこうに、零交差点を示
す値がＸｏ−２０°と演算され、同図（Ｇ）のように１
タイムスロツト前の検出クロックの位相値が４０°であ
るとすると、デジタルＰＬＬ回路１８　（Ｋ＝１／２）
により検出クロックの位相値はＰａ＋Ｋ　（Ｘｏ−Ｐａ
　）　−４０°＋１／２ｘ（２０°−４０゜）−３０°
に帰還補正される［同図（Ｍ）及び（Ｎ）］。

また、差分信号及び検出クロックの位相値に着目すれば
、この零交差点が存在したタイムスロットは前述したデ
ータ判別の（１）（ｂ）（第６図（８）図示）に該当す
るので、データ出力として第２図（Ｐ）に示すようにゲ
ート１５の出力（Ｓｏ−８−１）が選択される。

この時、同図（Ｍ）及び（Ｎ＞の検出クロックはＰｏ＝
３０’　、Ｐ−１＝２２０°であり、Ｐａ＜Ｐ−１の条
件を満たすので、データイネーブル信号がイネーブルと
なり（同図（０））、さらに、データセレクタ１７によ
りゲート１５の出力［１コが選択されて、同図（Ｑ）に
示すように再生データ［１］として出力される。

（発明の効果） 以上詳述したように、本発明によるデジタルデータ再生
装置によれば、データの再生処理をすべてデジタル処理
で行なうので、従来の装置に必要であった電圧比較回路
、ＰＬＬ回路等の調整が不要で、装置のＩＣ化・ＬＳＩ
化が可能となり、装置の小型化・低価格化を図ることが
できる。

また、差分信号に基づいて演算を行なっているので、ラ
イトワンス型光ディスクにみられるようにプリフォーマ
ットされたＩＤ部と記録したデータ部とで再生信号にオ
フセラ１〜が生じても、良好にデータ検出再生すること
ができる。

【図面の簡単な説明】

第１図は本発明になるデジタル信号再生装置の一実施例
を示す構成図、第２図は装置の動作を説明するタイミン
グチャート、第３図は再生信号と差分信号の関係を説明
する図、第４図は入出力特性に不感帯をもった変換器の
説明図、第５図は差分信号の零交差点の位置を示す値と
検出クロックの関係図、第６図（Ａ＞及び（Ｂ）は差分
信号の零交差点と検出クロックの位相からデータを判別
づる第１の場合の説明図、第７図は差分信号の零交差点
と検出クロックの位相からデータを判別する第２の場合
の説明図、第８図（Ａ）及び（Ｂ）は従来のデジタル信
号再生装置にて処理される処理信号を示す説明図である
。 １・・・Ａ／Ｄ変換器、２．５．７，８．９．１０゜１
１．２３・・・遅延器、３・・・引算器、４・・・変換
器、６．２４〜２７・・・演算器、１２〜１６．２８〜
３２・・・ゲート、１７・・・データセレクタ、１８・
・・デジタルＰＬＬ回路、１９．２２．２２−・・・加
算器、２１・・・位相補正スイッチ。 特許出願人　日本ビクター株式会社 代表者　　垣木　バタ夫

Claims (1)

1. 【特許請求の範囲】 記録媒体上のデジタルデータからの再生信号を前記デジ
   タルデータのビットレートのＭ倍（Ｍ＞１）の周波数で
   サンプリングし、このサンプリング値と１周期前のサン
   プリング値とから差分信号を生成する差分信号生成回路
   と、 前記差分信号中の正負を示すサインビットを１〜３サン
   プリング周期遅延させ、各サンプリング区間の前記差分
   信号中に零交差点が存在するか判別する零交差点判別回
   路と、 前記差分信号と１周期前の差分信号とから前記差分信号
   の零交差点の位置を示す値を演算する零交差点演算回路
   と、 前記零交差点の存在に応じて、前記零交差点の位置を示
   す値から検出クロックの位相値を帰還補正するデジタル
   ＰＬＬ回路と、 前記検出クロックの位相値と１周期前の位相値から検出
   クロックの存在判定を行うデータイネーブル出力回路と
   、 前記検出クロックの存在に応じて、前記検出クロックの
   位相値、前記零交差点の位置を示す値及び前記サインビ
   ットの値から、各サンプリング区間の差分出力に零交差
   点が存在するかの判定結果に基づいてデータ判別を行う
   データ出力回路からなることを特徴とするデジタル信号
   再生装置。