JPH065593B2 - 磁気ディスク装置のパルス回路 - Google Patents
磁気ディスク装置のパルス回路Info
- Publication number
- JPH065593B2 JPH065593B2 JP57168853A JP16885382A JPH065593B2 JP H065593 B2 JPH065593 B2 JP H065593B2 JP 57168853 A JP57168853 A JP 57168853A JP 16885382 A JP16885382 A JP 16885382A JP H065593 B2 JPH065593 B2 JP H065593B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- read
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 この発明は、磁気ヘッドから出力するリード信号のピー
ク位置をデジタル信号であるパルス信号に変換する磁気
ディスク装置のパルス回路に関する。
ク位置をデジタル信号であるパルス信号に変換する磁気
ディスク装置のパルス回路に関する。
一般に、磁気ディスク装置において、データの読出し動
作は、パルス回路を含む読出し回路により行なわれる。
すなわち、磁気ディスクに記録されたデータは、磁気ヘ
ッドにより検出され、アナログ信号（電圧信号）のリー
ド信号（ヘッド再生信号）として出力される。このリー
ド信号が、読出し回路に与えられることになる。読出し
回路では、上記リード信号はプリアンプで増幅され、そ
の後ローパスフィルタ、微分器、ゼロボルトコンパレー
タ等によりピーク検出がなされる。そして、パルス回路
でパルス整形が行なわれた後、リードデータとして例え
ば磁気ディスク装置のコントローラに送られることにな
る。
作は、パルス回路を含む読出し回路により行なわれる。
すなわち、磁気ディスクに記録されたデータは、磁気ヘ
ッドにより検出され、アナログ信号（電圧信号）のリー
ド信号（ヘッド再生信号）として出力される。このリー
ド信号が、読出し回路に与えられることになる。読出し
回路では、上記リード信号はプリアンプで増幅され、そ
の後ローパスフィルタ、微分器、ゼロボルトコンパレー
タ等によりピーク検出がなされる。そして、パルス回路
でパルス整形が行なわれた後、リードデータとして例え
ば磁気ディスク装置のコントローラに送られることにな
る。
パルス回路は、通常パルサと呼ばれ、上記のようにリー
ド信号のピーク位置をデジタル信号のパルス信号に変換
する回路であり、安定なデータリードを実現するための
重要な回路の一つである。このようなパルス回路は、例
えば第１図に示すような構成からなり、コンパレータ
（電圧比較器）１には上記リード信号を微分したアナロ
グ信号（以下微分信号と称する）ｃが与えられる。ま
た、コンパレータ２には、リード信号ａがそのままの状
態で与えられる。コンパレータ２は、第２図に示すよう
にリード信号ａが所定の電圧レベルTH＋以上になると立
上がり、所定の電圧レベルTH−以下になると立下がるパ
ルス信号ｂを出力する。このパルス信号ｂは、インバー
タ３を介してデイレーライン４に与えられ、所定の時間
で遅延される。この遅延信号がインバータ５で信号ｅに
反転されて、例えばＤ型フリップフロップ６のデータ入
力端子Ｄに与えられる。なお、図中のＲ１，Ｒ２，Ｒ３
は抵抗器であり、＋Ｖ，−Ｖは電圧信号である。
ド信号のピーク位置をデジタル信号のパルス信号に変換
する回路であり、安定なデータリードを実現するための
重要な回路の一つである。このようなパルス回路は、例
えば第１図に示すような構成からなり、コンパレータ
（電圧比較器）１には上記リード信号を微分したアナロ
グ信号（以下微分信号と称する）ｃが与えられる。ま
た、コンパレータ２には、リード信号ａがそのままの状
態で与えられる。コンパレータ２は、第２図に示すよう
にリード信号ａが所定の電圧レベルTH＋以上になると立
上がり、所定の電圧レベルTH−以下になると立下がるパ
ルス信号ｂを出力する。このパルス信号ｂは、インバー
タ３を介してデイレーライン４に与えられ、所定の時間
で遅延される。この遅延信号がインバータ５で信号ｅに
反転されて、例えばＤ型フリップフロップ６のデータ入
力端子Ｄに与えられる。なお、図中のＲ１，Ｒ２，Ｒ３
は抵抗器であり、＋Ｖ，−Ｖは電圧信号である。
一方、コンパレータ１は、微分信号ｃのゼロクロス点
（微分信号ｃが０レベルの時点）に対応して立上がり、
立下がるパルス信号ｄ，ｆを出力する。パルス信号ｆ
は、パルス信号ｄの反転信号である。微分信号ｃは、第
２図に示すように、リード信号ａの正負のピーク時点を
ゼロクロス点とするアナログ信号ｃ′を一定時間で遅延
させた信号である。パルスｄ，ｆは、ナンド回路７，８
の各一方の入力端子にそれぞれ与えられる。このナンド
回路７，８の各他方の入力端子には、フリップフロップ
６の出力信号ｈ，ｇがそれぞれ与えられる。そして、ナ
ンド回路７，８は、各出力信号を両者共にナンド回路９
に出力する。このナンド回路９の出力信号ｉが、フリッ
プフロップ６のクロック信号として、そのクロック入力
端子CLKに与えられる。フリップフロップ６は、クロッ
ク信号ｉに同期して、その出力信号ｇ，ｈを第１図に示
すような論理回路１０に与えられる。この論理回路１０
から、第２図に示すようなパルス整形されたパルス信号
ｊ、すなわち微分信号ｃのゼロクロス点（リード信号ａ
のピーク位置である）に対応するデジタル信号が出力さ
れる。このパルス信号ｊが、上記のようなリードデータ
である。なお、論理回路１０は、例えば第２図に示すよ
うな回路であり、１１〜１３はインバータ、１４〜１６
はナンド回路、１７はデイレーラインである。
（微分信号ｃが０レベルの時点）に対応して立上がり、
立下がるパルス信号ｄ，ｆを出力する。パルス信号ｆ
は、パルス信号ｄの反転信号である。微分信号ｃは、第
２図に示すように、リード信号ａの正負のピーク時点を
ゼロクロス点とするアナログ信号ｃ′を一定時間で遅延
させた信号である。パルスｄ，ｆは、ナンド回路７，８
の各一方の入力端子にそれぞれ与えられる。このナンド
回路７，８の各他方の入力端子には、フリップフロップ
６の出力信号ｈ，ｇがそれぞれ与えられる。そして、ナ
ンド回路７，８は、各出力信号を両者共にナンド回路９
に出力する。このナンド回路９の出力信号ｉが、フリッ
プフロップ６のクロック信号として、そのクロック入力
端子CLKに与えられる。フリップフロップ６は、クロッ
ク信号ｉに同期して、その出力信号ｇ，ｈを第１図に示
すような論理回路１０に与えられる。この論理回路１０
から、第２図に示すようなパルス整形されたパルス信号
ｊ、すなわち微分信号ｃのゼロクロス点（リード信号ａ
のピーク位置である）に対応するデジタル信号が出力さ
れる。このパルス信号ｊが、上記のようなリードデータ
である。なお、論理回路１０は、例えば第２図に示すよ
うな回路であり、１１〜１３はインバータ、１４〜１６
はナンド回路、１７はデイレーラインである。
このようなパルス回路で、磁気ヘッドから読出されたリ
ードデータをデジタル信号として出力することができ
る。しかしながら、上記のような従来の方式では、第２
図に示すように微分信号ｃにおいて、本来不要なゼロク
ロス点ｘが生じ、そのためコンパレータ１の出力信号
ｄ，ｆに不要なパルス信号Ｐｘが発生することになる。
このため、パルス幅が十分でないパルス信号ｉが、フリ
ップフロップ６のクロック信号として与えられる場合が
ある。したがって、フリップフロップ６の動作にレーシ
ング等が発生して、その出力信号ｇ，ｈが不安定になる
場合がある。これは、磁気ディスク装置のデータリード
を不安定にする原因となり、エラーレイトを高め、磁気
ディスク装置の信頼性を低下させることになる。
ードデータをデジタル信号として出力することができ
る。しかしながら、上記のような従来の方式では、第２
図に示すように微分信号ｃにおいて、本来不要なゼロク
ロス点ｘが生じ、そのためコンパレータ１の出力信号
ｄ，ｆに不要なパルス信号Ｐｘが発生することになる。
このため、パルス幅が十分でないパルス信号ｉが、フリ
ップフロップ６のクロック信号として与えられる場合が
ある。したがって、フリップフロップ６の動作にレーシ
ング等が発生して、その出力信号ｇ，ｈが不安定になる
場合がある。これは、磁気ディスク装置のデータリード
を不安定にする原因となり、エラーレイトを高め、磁気
ディスク装置の信頼性を低下させることになる。
この発明は、上記の事情に鑑みてなされたもので、磁気
ディスク装置の読出し回路において、磁気ヘッドから出
力するリード信号のピーク位置を確実にデジタル信号で
あるパルス信号に変換して、正確なリードデータを出力
でき、磁気ディスク装置の信頼性を向上できるようにし
た磁気ディスク装置のパルス回路を提供することを目的
とする。
ディスク装置の読出し回路において、磁気ヘッドから出
力するリード信号のピーク位置を確実にデジタル信号で
あるパルス信号に変換して、正確なリードデータを出力
でき、磁気ディスク装置の信頼性を向上できるようにし
た磁気ディスク装置のパルス回路を提供することを目的
とする。
すなわち、この発明においては、例えばＤ型のフリップ
フロップの出力信号を用いて、磁気ヘッドからのリード
信号のピーク位置をデジタル信号に変換して出力する。
この場合、上記フリップフロップに対して、リード信号
の微分信号のゼロクロス点に対応し所定のパルス幅を有
するクロック信号を供給できる手段を設けるものであ
る。これにより、確実にリードデータであるデジタル信
号を出力できることになる。
フロップの出力信号を用いて、磁気ヘッドからのリード
信号のピーク位置をデジタル信号に変換して出力する。
この場合、上記フリップフロップに対して、リード信号
の微分信号のゼロクロス点に対応し所定のパルス幅を有
するクロック信号を供給できる手段を設けるものであ
る。これにより、確実にリードデータであるデジタル信
号を出力できることになる。
以下図面を参照してこの発明の一実施例について説明す
る。第３図はこの発明に係るパルス回路の構成を示すも
ので、２１はアンド回路でデイレーライン４の出力信号
が与えられる。このデイレーライン４には、コンパレー
タ２の出力信号ｂがインバータ３を介して与えられる。
アンド回路２１の出力信号ｍは、ナンド回路８に与えら
れる。すなわち、ナンド回路８はコンパレータ１の出力
信号ｆ、フリップフロップ６の出力信号ｇおよび上記信
号ｍの３入力信号が与えられる。さらに、この発明では
インバータ５の出力信号ｅがフリップフロップ６のデー
タ入力端子Ｄと共にナンド回路７に与えられる。このナ
ンド回路７は、コンパレータ１の出力信号ｄ、フリップ
フロップの出力信号ｈおよび上記信号ｅの３入力信号が
与えられることになる。なお、他の構成については、上
記第１図と同様であるため、同一符号を付して説明は省
略する。
る。第３図はこの発明に係るパルス回路の構成を示すも
ので、２１はアンド回路でデイレーライン４の出力信号
が与えられる。このデイレーライン４には、コンパレー
タ２の出力信号ｂがインバータ３を介して与えられる。
アンド回路２１の出力信号ｍは、ナンド回路８に与えら
れる。すなわち、ナンド回路８はコンパレータ１の出力
信号ｆ、フリップフロップ６の出力信号ｇおよび上記信
号ｍの３入力信号が与えられる。さらに、この発明では
インバータ５の出力信号ｅがフリップフロップ６のデー
タ入力端子Ｄと共にナンド回路７に与えられる。このナ
ンド回路７は、コンパレータ１の出力信号ｄ、フリップ
フロップの出力信号ｈおよび上記信号ｅの３入力信号が
与えられることになる。なお、他の構成については、上
記第１図と同様であるため、同一符号を付して説明は省
略する。
このような構成において、第４図を参照してその動作を
説明する。いま、図示しない磁気ヘッドからリード信号
（電圧信号であるアナログ信号）ａが出力され、コンパ
レータ２に与えられたとする。このコンパレータ２は、
第４図に示すようにリード信号ａが所定の電圧レベルTH
＋以上になると立上がり、所定の電圧レベルTH−以下に
なると立下がるパルス信号ｂを出力する。このパルス信
号ｂは、インバータ３で反転され、さらにデイレーライ
ン４で一定時間を遅延されてアンド回路２１およびイン
バータ５の両者に与えられる。このインバータ５の出力
信号ｅは、Ｄ型フリップフロップ６のデータ入力端子Ｄ
に与えられる。
説明する。いま、図示しない磁気ヘッドからリード信号
（電圧信号であるアナログ信号）ａが出力され、コンパ
レータ２に与えられたとする。このコンパレータ２は、
第４図に示すようにリード信号ａが所定の電圧レベルTH
＋以上になると立上がり、所定の電圧レベルTH−以下に
なると立下がるパルス信号ｂを出力する。このパルス信
号ｂは、インバータ３で反転され、さらにデイレーライ
ン４で一定時間を遅延されてアンド回路２１およびイン
バータ５の両者に与えられる。このインバータ５の出力
信号ｅは、Ｄ型フリップフロップ６のデータ入力端子Ｄ
に与えられる。
一方、コンパレータ１は微分信号ｃが与えられると、微
分信号ｃのゼロクロス点に対応する時点で立上がりまた
は立下がるパルス信号ｄ，ｆを出力する。パルス信号ｆ
は、パルス信号ｄの反転信号である。微分信号ｃは、上
記のようにリード信号ａの正負ピーク時点をゼロクロス
点とするアナログ信号を一定時間をもって遅延させた信
号である。この場合、パルス信号ｄ，ｆには、第４図に
示すような不要なパルスＰｘが発生しているとする。そ
して、パルス信号ｄ，ｆは、ナンド回路７，８のそれぞ
れに与えられる。いま仮に、パルス信号ｄ，ｆがそれぞ
れ「1」,「0」で、また信号ｍ，ｅがそれぞれ「0」,「1」とす
る。さらに、フリップフロップ６の出力信号ｇ，ｈがそ
れぞれ「0」,「1」とする。したがって、ナンド回路７の出
力信号ｋは「0」となり、ナンド回路８の出力信号１の状
態にかかわらず、ナンド回路９の出力信号ｉは「1」とな
る。そして、パルス信号ｄ，ｆが、それぞれ「0」,「1」に
変化し、フリップフロップ６が信号ｉをクロック信号と
して信号ｅを読込み、その出力信号ｇ，ｈがそれぞれ
「1」,「0」に変化したとする。この場合、信号ｅ，ｍは、
それぞれ「1」,「0」であれば、ナンド回路７，８の各出力
信号ｋ，ｌは両者共に「1」である。したがって、ナンド
回路９の出力信号ｉは「0」となる。このとき、パルス信
号ｄ，ｆが不要パルスＰｘのために、それぞれ「1」,「0」
になったとしても、ナンド回路７，８の各出力信号ｋ，
ｌは全く変化しない両者共に「1」である。さらにパルス
信号ｄ，ｆが、それぞれ「1」,「0」で、信号ｇ，ｈがそれ
ぞれ「0」,「1」とする。この場合、信号ｅ，ｍがそれぞれ
「0」,「1」であれば、ナンド回路７，８の各出力信号ｋ，
ｌは両者共に「1」である。したがって、ナンド回路９の
出力信号ｉは「0」となる。このとき、パルス信号ｄ，ｆ
は不要パルスＰｘのために、それぞれ「0」「1」になったと
しても、ナンド回路７，８の各出力信号ｋ，ｌは全く変
化しないで両者共に「1」である。
分信号ｃのゼロクロス点に対応する時点で立上がりまた
は立下がるパルス信号ｄ，ｆを出力する。パルス信号ｆ
は、パルス信号ｄの反転信号である。微分信号ｃは、上
記のようにリード信号ａの正負ピーク時点をゼロクロス
点とするアナログ信号を一定時間をもって遅延させた信
号である。この場合、パルス信号ｄ，ｆには、第４図に
示すような不要なパルスＰｘが発生しているとする。そ
して、パルス信号ｄ，ｆは、ナンド回路７，８のそれぞ
れに与えられる。いま仮に、パルス信号ｄ，ｆがそれぞ
れ「1」,「0」で、また信号ｍ，ｅがそれぞれ「0」,「1」とす
る。さらに、フリップフロップ６の出力信号ｇ，ｈがそ
れぞれ「0」,「1」とする。したがって、ナンド回路７の出
力信号ｋは「0」となり、ナンド回路８の出力信号１の状
態にかかわらず、ナンド回路９の出力信号ｉは「1」とな
る。そして、パルス信号ｄ，ｆが、それぞれ「0」,「1」に
変化し、フリップフロップ６が信号ｉをクロック信号と
して信号ｅを読込み、その出力信号ｇ，ｈがそれぞれ
「1」,「0」に変化したとする。この場合、信号ｅ，ｍは、
それぞれ「1」,「0」であれば、ナンド回路７，８の各出力
信号ｋ，ｌは両者共に「1」である。したがって、ナンド
回路９の出力信号ｉは「0」となる。このとき、パルス信
号ｄ，ｆが不要パルスＰｘのために、それぞれ「1」,「0」
になったとしても、ナンド回路７，８の各出力信号ｋ，
ｌは全く変化しない両者共に「1」である。さらにパルス
信号ｄ，ｆが、それぞれ「1」,「0」で、信号ｇ，ｈがそれ
ぞれ「0」,「1」とする。この場合、信号ｅ，ｍがそれぞれ
「0」,「1」であれば、ナンド回路７，８の各出力信号ｋ，
ｌは両者共に「1」である。したがって、ナンド回路９の
出力信号ｉは「0」となる。このとき、パルス信号ｄ，ｆ
は不要パルスＰｘのために、それぞれ「0」「1」になったと
しても、ナンド回路７，８の各出力信号ｋ，ｌは全く変
化しないで両者共に「1」である。
このようにして、フリップフロップ６にデータ入力とし
て与えられる信号ｅおよびその反転信号ｍが、ナンド回
路７，８のそれぞれに与えられることにより、ナンド回
路７，８の出力信号ｋ，ｌにパルス信号ｄ，ｆに生ずる
不要パルスPxの影響が及ぶことを確実に防止できる。し
たがって、フリップフロップ６に対して、ナンド回路９
の出力信号ｉであるクロック信号を安定で確実に与える
ことができる。しかも、この場合、デイレーライン４を
下記のように調整することにより、フリップフロップ６
の動作に必要なクロック信号ｉのパルス幅を十分に設定
することができる。すなわち、第４図に示すようなパル
ス幅ｔ２が、 ｔ２＞ｔ１＋ｔｗ …(1) となるように調整する。ここで ｔ１：コンパレータ２のスレッシュレベル（例えばTH
＋）がリード信号ａを横切る時点から、リード信号ａの
ピーク時までの時間。
て与えられる信号ｅおよびその反転信号ｍが、ナンド回
路７，８のそれぞれに与えられることにより、ナンド回
路７，８の出力信号ｋ，ｌにパルス信号ｄ，ｆに生ずる
不要パルスPxの影響が及ぶことを確実に防止できる。し
たがって、フリップフロップ６に対して、ナンド回路９
の出力信号ｉであるクロック信号を安定で確実に与える
ことができる。しかも、この場合、デイレーライン４を
下記のように調整することにより、フリップフロップ６
の動作に必要なクロック信号ｉのパルス幅を十分に設定
することができる。すなわち、第４図に示すようなパル
ス幅ｔ２が、 ｔ２＞ｔ１＋ｔｗ …(1) となるように調整する。ここで ｔ１：コンパレータ２のスレッシュレベル（例えばTH
＋）がリード信号ａを横切る時点から、リード信号ａの
ピーク時までの時間。
ｔｗ：フリップフロップ６に必要なパルス幅である。な
お、ｔｗはパルス幅ｔ３（第４図に示す）より小さいと
する。
お、ｔｗはパルス幅ｔ３（第４図に示す）より小さいと
する。
以上詳述したようにこの発明によれば、磁気ディスク装
置の読出し回路において、磁気ヘッドから出力するリー
ド信号のピーク位置をデジタル信号であるパルス信号に
変換するために必要なフリップフロップに対して、安定
で確実なクロック信号を与えることができる。したがっ
て、フリップフロップの動作にレーシング等が発生する
ことを確実に防止でき、結果的に確実なパルス信号であ
るリードデータを出力できる。そのため、磁気ディスク
装置において、リードエラーレイトを大幅に低下させる
ことができ、信頼性を向上できるものである。
置の読出し回路において、磁気ヘッドから出力するリー
ド信号のピーク位置をデジタル信号であるパルス信号に
変換するために必要なフリップフロップに対して、安定
で確実なクロック信号を与えることができる。したがっ
て、フリップフロップの動作にレーシング等が発生する
ことを確実に防止でき、結果的に確実なパルス信号であ
るリードデータを出力できる。そのため、磁気ディスク
装置において、リードエラーレイトを大幅に低下させる
ことができ、信頼性を向上できるものである。
第１図は従来の磁気ディスク装置のパルス回路の構成
図、第２図はその動作を説明するためのタイミングチャ
ート、第３図はこの発明の一実施例に係る磁気ディスク
装置のパルス回路の構成図、第４図はその動作を説明す
るためのタイミングチャートである。 １，２…コンパレータ、３，５，１１，１２，１３…イ
ンバータ、４，１７…デイレーライン、６…Ｄ型フリッ
プフロップ、７，８，９，１４，１５，１６…ナンド回
路、２１……アンド回路。
図、第２図はその動作を説明するためのタイミングチャ
ート、第３図はこの発明の一実施例に係る磁気ディスク
装置のパルス回路の構成図、第４図はその動作を説明す
るためのタイミングチャートである。 １，２…コンパレータ、３，５，１１，１２，１３…イ
ンバータ、４，１７…デイレーライン、６…Ｄ型フリッ
プフロップ、７，８，９，１４，１５，１６…ナンド回
路、２１……アンド回路。
Claims (1)
- 【請求項１】磁気ヘッドにより読出されたリード信号を
所定のスライスレベルでスライスして得られる第１のパ
ルス信号を生成する第１のコンパレータ手段と、 前記リード信号を微分した微分信号のゼロクロス点に同
期して発生する第２のパルス信号を生成する第２のコン
パレータ手段と、 前記第１のパルス信号、前記第１のパルス信号の反転信
号、前記第２のパルス信号および前記第２のパルス信号
の反転信号の入力に基づいて、前記ゼロクロス点間に発
生した前記第２のパルス信号中の不要パルスを除去し
て、前記微分信号のゼロクロス点に同期したクロックパ
ルスを生成するクロック生成手段と、 このクロック生成手段から出力された前記クロックパル
スに同期して前記第１のパルス信号をラッチするラッチ
手段と、 このラッチ手段の出力信号に基づいて前記リード信号の
ピーク位置に同期したリードパルス信号を生成する論理
回路とを具備したことを特徴とする磁気ディスク装置の
パルス回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168853A JPH065593B2 (ja) | 1982-09-28 | 1982-09-28 | 磁気ディスク装置のパルス回路 |
| US06/535,163 US4564870A (en) | 1982-09-28 | 1983-09-23 | Signal detector of magnetic disk apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57168853A JPH065593B2 (ja) | 1982-09-28 | 1982-09-28 | 磁気ディスク装置のパルス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5958608A JPS5958608A (ja) | 1984-04-04 |
| JPH065593B2 true JPH065593B2 (ja) | 1994-01-19 |
Family
ID=15875757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57168853A Expired - Lifetime JPH065593B2 (ja) | 1982-09-28 | 1982-09-28 | 磁気ディスク装置のパルス回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4564870A (ja) |
| JP (1) | JPH065593B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61120380A (ja) * | 1984-11-16 | 1986-06-07 | Sony Corp | デジタル信号処理回路 |
| US4626935A (en) * | 1985-01-14 | 1986-12-02 | Gorbachev Oleg S | Device for coupling cassette tape recorder to microcomputer |
| JPH0619912B2 (ja) * | 1985-06-18 | 1994-03-16 | シャープ株式会社 | デジタル磁気記録再生装置 |
| US4806401A (en) * | 1986-03-24 | 1989-02-21 | The Boeing Company | Duplex cured elastomer hoses and method of manufacture |
| US4729045A (en) * | 1986-04-01 | 1988-03-01 | Hewlett-Packard Company | Apparatus and method for digital magnetic recording and reading |
| US4972276A (en) * | 1986-04-04 | 1990-11-20 | Ye Data Inc. | Regeneration system for digital magnetic recording information |
| DE3726316A1 (de) * | 1987-08-07 | 1989-02-16 | Bosch Gmbh Robert | System zum verarbeiten von wiedergegebenen signalen in einem digitalen aufzeichnungs- und wiedergabegeraet |
| US4868430A (en) * | 1988-02-11 | 1989-09-19 | Ncr Corporation | Self-correcting digitally controlled timing circuit |
| JP2840747B2 (ja) * | 1988-05-25 | 1998-12-24 | ソニー株式会社 | ディジタル信号再生装置 |
| JPH0786965B2 (ja) * | 1989-08-03 | 1995-09-20 | ローム株式会社 | フロッピーディスク装置用読取り回路 |
| US5400188A (en) * | 1993-12-06 | 1995-03-21 | Ford Motor Company | Blank detector for cassette tape player |
| US5608583A (en) * | 1995-05-24 | 1997-03-04 | Conner Peripherals, Inc. | System for qualifying the detection of a servo dibit |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3631263A (en) * | 1970-01-09 | 1971-12-28 | Ibm | Signal detection circuit |
| JPS5129910A (ja) * | 1974-09-06 | 1976-03-13 | Matsushita Electric Ind Co Ltd | |
| JPS5141048A (en) * | 1974-10-05 | 1976-04-06 | Idemitsu Kosan Co | Horikaaboneetofunmatsunoseizohoho oyobi sorenimochiirusochi |
| JPS58691B2 (ja) * | 1976-07-07 | 1983-01-07 | 富士通株式会社 | デイジイタル情報再生装置 |
| GB2057226B (en) * | 1979-07-10 | 1984-02-22 | Mfe Ltd | Decoding mfm data signals |
| JPS5642428A (en) * | 1979-09-13 | 1981-04-20 | Nippon Shiyuuhenki Kk | Peak detecting circuit |
| US4306194A (en) * | 1979-10-11 | 1981-12-15 | International Business Machines Corporation | Data signal detection circuit |
| JPS57109114A (en) * | 1980-12-26 | 1982-07-07 | Toshiba Corp | Data conversion circuit |
| US4346411A (en) * | 1981-02-17 | 1982-08-24 | International Business Machines Corporation | Amplitude sensitive three-level detector for derivative read back channel of magnetic storage device |
| US4399474A (en) * | 1981-08-10 | 1983-08-16 | Ampex Corporation | Automatic threshold tracking system |
-
1982
- 1982-09-28 JP JP57168853A patent/JPH065593B2/ja not_active Expired - Lifetime
-
1983
- 1983-09-23 US US06/535,163 patent/US4564870A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5958608A (ja) | 1984-04-04 |
| US4564870A (en) | 1986-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH065593B2 (ja) | 磁気ディスク装置のパルス回路 | |
| JPH0877502A (ja) | ピークシフト補正回路およびそれを使用した磁気記録媒体再生装置 | |
| JPH0574126B2 (ja) | ||
| JPH0775107B2 (ja) | 磁気記録装置の信号再生回路 | |
| US5880898A (en) | Data reproduction method and circuit for removing a glitch error in a digital magnetic recording/reproduction apparatus | |
| JPS6047213A (ja) | 記録タイミング補正方式 | |
| US4612508A (en) | Modified Miller data demodulator | |
| EP0357046A2 (en) | Signal processing device for analogue to digital conversion | |
| JPH0879059A (ja) | 基準クロック発生回路 | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JPH0528659A (ja) | デイジタル信号再生装置 | |
| JPH0877503A (ja) | ピーク検出回路およびそれを使用した記録媒体再生装置 | |
| JPS58209252A (ja) | 符号識別再生回路 | |
| JPS60253063A (ja) | 情報再生回路 | |
| JP2792042B2 (ja) | 情報再生回路 | |
| JP2553730B2 (ja) | データ書き込み装置 | |
| EP0398737A2 (en) | Digital signal reproducing apparatus | |
| JPS595965B2 (ja) | デイジタル記録におけるクロツク信号抽出回路 | |
| JPH0369069A (ja) | ディジタル信号再生装置 | |
| JPH02281476A (ja) | カード読取装置 | |
| JPH01130363A (ja) | 復調器 | |
| JPH02121518A (ja) | ワンショット回路 | |
| JPH0719442B2 (ja) | 磁気デイスク装置のデータ読出し回路 | |
| JPS62241176A (ja) | 再生復調装置 |