JPH0719442B2 - 磁気デイスク装置のデータ読出し回路 - Google Patents
磁気デイスク装置のデータ読出し回路Info
- Publication number
- JPH0719442B2 JPH0719442B2 JP29330087A JP29330087A JPH0719442B2 JP H0719442 B2 JPH0719442 B2 JP H0719442B2 JP 29330087 A JP29330087 A JP 29330087A JP 29330087 A JP29330087 A JP 29330087A JP H0719442 B2 JPH0719442 B2 JP H0719442B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- clock
- nrz
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は磁気デイスク装置に関し、特にその読出し回路
に関する。
に関する。
（従来の技術） 磁気デイスク装置の記録時に変復調に使用される１−7R
LLコードは、復調後のNRZコードに対してビツト長換算
で1/1.5であるため、１−7RLLコードに同期したクロツ
クは復調後のNRZコードに同期したクロツクの1.5倍の周
波数をもつている。
LLコードは、復調後のNRZコードに対してビツト長換算
で1/1.5であるため、１−7RLLコードに同期したクロツ
クは復調後のNRZコードに同期したクロツクの1.5倍の周
波数をもつている。
データの読出し時に１−7RLLデータと、それに同期した
クロツク（以後、1.5Fクロツクと称する。）とは１−7R
LL/NRZ変換器の内部においてNRZデータと、それに同期
した１倍周波数のクロツク（以後、1Fクロツクと称す
る。）とに論理的に変換される。しかし、1.5Fクロツク
より1Fクロツクを生成することは不可能であるため、３
倍周波数のクロツク（以後、3Fクロツクと称する。）を
３分周して1Fクロツクを生成するのが一般的である。こ
の場合、3Fクロツクを３分周して得られる1Fクロツク
は、デユーテイ比が1/3のものである。
クロツク（以後、1.5Fクロツクと称する。）とは１−7R
LL/NRZ変換器の内部においてNRZデータと、それに同期
した１倍周波数のクロツク（以後、1Fクロツクと称す
る。）とに論理的に変換される。しかし、1.5Fクロツク
より1Fクロツクを生成することは不可能であるため、３
倍周波数のクロツク（以後、3Fクロツクと称する。）を
３分周して1Fクロツクを生成するのが一般的である。こ
の場合、3Fクロツクを３分周して得られる1Fクロツク
は、デユーテイ比が1/3のものである。
復調されたNRZデータに対してタイミング的にクリテイ
カルな処理が同一装置内で行われる場合には、1Fクロツ
クはNRZデータに対して同期してさえいればよく、デユ
ーテイ比は問題とはならない。しかし、SMDインターフ
エースに代表される高速シリアルビツトデータ転送を行
う場合には、クロツクに対するデータのセツトアツプと
ホールドとが転送時の重要な要素となるため、クロツク
のデユーテイは1/2であることが望ましい。
カルな処理が同一装置内で行われる場合には、1Fクロツ
クはNRZデータに対して同期してさえいればよく、デユ
ーテイ比は問題とはならない。しかし、SMDインターフ
エースに代表される高速シリアルビツトデータ転送を行
う場合には、クロツクに対するデータのセツトアツプと
ホールドとが転送時の重要な要素となるため、クロツク
のデユーテイは1/2であることが望ましい。
（発明が解決しようとする問題点） 上述した従来の磁気デイスク装置のデータ読出し回路に
は、記録用の変復調コードとして１−7RLLコードが使用
されているため、復調後のNRZコードに対してビツト長
換算で1/1.5である。しかし、１−7RLLデータに同期し
た1.5Fクロツクより1Fクロツクを生成することができな
いため、3Fクロツクから３分周して生成する必要があ
る。このため、1Fクロツクのデユーテイ比は1/3であ
る。
は、記録用の変復調コードとして１−7RLLコードが使用
されているため、復調後のNRZコードに対してビツト長
換算で1/1.5である。しかし、１−7RLLデータに同期し
た1.5Fクロツクより1Fクロツクを生成することができな
いため、3Fクロツクから３分周して生成する必要があ
る。このため、1Fクロツクのデユーテイ比は1/3であ
る。
上記の1Fクロツクにより高速シリアルデータを転送する
場合には、デユーテイ比が転送時の重要な要素となるた
め1/3では小さすぎると云う欠点がある。
場合には、デユーテイ比が転送時の重要な要素となるた
め1/3では小さすぎると云う欠点がある。
本発明の目的は、記録用変復調コードとして１−7RLLコ
ードを採用し、データの読出し時にはNRZデータに同期
した1Fクロツクとしてデユーテイ比が1/2のクロツクを
生成することにより上記欠点を除去し、データを安定に
読出すことができるように構成した磁気デイスク装置の
データ読出し回路を提供することにある。
ードを採用し、データの読出し時にはNRZデータに同期
した1Fクロツクとしてデユーテイ比が1/2のクロツクを
生成することにより上記欠点を除去し、データを安定に
読出すことができるように構成した磁気デイスク装置の
データ読出し回路を提供することにある。
（問題を解決するための手段） 本発明による磁気デイスク装置のデータ読出し回路はピ
ーク位置検出回路と、データセパレータと、１−7/NRZ
変換器と、遅延回路と、ORゲートとを具備して構成した
ものである。
ーク位置検出回路と、データセパレータと、１−7/NRZ
変換器と、遅延回路と、ORゲートとを具備して構成した
ものである。
ピーク位置検出回路は、記録媒体からのアナログレベル
のデータ読出し信号を入力し、データ読出し信号の波形
のピーク位置でパルスを発生し、ピークデータパルス信
号として送出するためのものである。
のデータ読出し信号を入力し、データ読出し信号の波形
のピーク位置でパルスを発生し、ピークデータパルス信
号として送出するためのものである。
データセパレータはピークデータパルス信号を入力し、
ピークデータパルス信号よりデータ成分として１−７デ
ータ信号を出力するとともに、クロツク成分として１−
７データ信号に同期し、且つ、１−７データ信号の２倍
の同期周波数をもつ3Fクロツク信号を出力するためのも
のである。
ピークデータパルス信号よりデータ成分として１−７デ
ータ信号を出力するとともに、クロツク成分として１−
７データ信号に同期し、且つ、１−７データ信号の２倍
の同期周波数をもつ3Fクロツク信号を出力するためのも
のである。
１−7/NRZ変換器は、１−７データ信号の3Fクロツク信
号とを入力して１−7RLLからNRZへの論理変換を行い、
変換後のデータをNRZデータ信号として出力するととも
に、NRZデータ信号に同期し、且つ、NRZデータ信号に対
して１倍の同期周波数をもつ1Fクロツク信号を出力する
ためのものである。
号とを入力して１−7RLLからNRZへの論理変換を行い、
変換後のデータをNRZデータ信号として出力するととも
に、NRZデータ信号に同期し、且つ、NRZデータ信号に対
して１倍の同期周波数をもつ1Fクロツク信号を出力する
ためのものである。
遅延回路は、1Fクロツク信号に一定の時間遅延を与えて
遅延クロツク信号として出力するためのものである。
遅延クロツク信号として出力するためのものである。
ORゲートは、1Fクロツク信号と遅延クロツク信号との論
理和をとり、正規化クロツク信号として出力するための
ものである。
理和をとり、正規化クロツク信号として出力するための
ものである。
（実 施 例） 次に、本発明について図面を参照して説明する。
第１図は、本発明による磁気デイスク装置のデータ読出
し回路の一実施例を示すブロツク図である。
し回路の一実施例を示すブロツク図である。
第１図において、101はピーク位置検出回路、102はデー
タセパレータ、103は１−7/NRZ変換器、104は遅延回
路、105はORゲートである。
タセパレータ、103は１−7/NRZ変換器、104は遅延回
路、105はORゲートである。
第１図において、ピーク位置検出回路101は記録媒体か
ら送出されたアナログレベルの読出し信号を信号線201
を介して入力し、波形のピーク位置のタイミングでアク
テイブなデータパルス信号を検出して信号線202上に送
出する。データセパレータ102は信号線202上のデータパ
ルス信号より１−7RLLコードを検出して信号線203上に
送出するとともに、１−7RLLコードデータに同期し、且
つ、その２倍の同期周波数をもつ3Fクロツク信号を信号
線204上に送出する。
ら送出されたアナログレベルの読出し信号を信号線201
を介して入力し、波形のピーク位置のタイミングでアク
テイブなデータパルス信号を検出して信号線202上に送
出する。データセパレータ102は信号線202上のデータパ
ルス信号より１−7RLLコードを検出して信号線203上に
送出するとともに、１−7RLLコードデータに同期し、且
つ、その２倍の同期周波数をもつ3Fクロツク信号を信号
線204上に送出する。
１−7/NRZ変換器103は信号線203,204からそれぞれ１−7
RLLコードデータ信号、および3Fクロツク信号を入力
し、入力されたデータ対して１−7RLLからNRZへの変換
を行う。変換されたNRZデータは信号線205上に送出さ
れ、同時にNRZデータ信号に同期して1Fクロツク信号は
信号線206とともに送出される。
RLLコードデータ信号、および3Fクロツク信号を入力
し、入力されたデータ対して１−7RLLからNRZへの変換
を行う。変換されたNRZデータは信号線205上に送出さ
れ、同時にNRZデータ信号に同期して1Fクロツク信号は
信号線206とともに送出される。
遅延回路104は信号線206上の1Fクロツク信号に対して一
定の時間遅延を与え、遅延クロツク信号を信号線207上
に送出する。ORゲート105は信号線206上の1Fクロツク信
号と、信号線207上の遅延クロツク信号との論理和をと
り、正規化クロツク信号として信号線208上に送出す
る。
定の時間遅延を与え、遅延クロツク信号を信号線207上
に送出する。ORゲート105は信号線206上の1Fクロツク信
号と、信号線207上の遅延クロツク信号との論理和をと
り、正規化クロツク信号として信号線208上に送出す
る。
第２図は、第１図の各部の動作を示すタイミングチヤー
トである。
トである。
第２図において、信号線205上のNRZデータ信号はNRZ形
式に復調後のデータ信号であり、“T"は１ビツトセルの
長さを示す。信号線206上の1Fクロツク信号は、信号線2
05上のNRZデータ信号に同期し、信号線205上のNRZデー
タ信号の変化点のタイミングで立上がる。1Fクロツクは
３倍の周期をもつ信号線204上の3Fクロツク信号から１
−7/NRZ変換器103によつて論理的に生成されるため、デ
ユーテイ比は第２図に示すように1/3である。信号線207
上のクロツク信号は遅延回路104によつて時間“a"だけ
遅延され、遅延クロツク信号として信号線207上に出力
される。
式に復調後のデータ信号であり、“T"は１ビツトセルの
長さを示す。信号線206上の1Fクロツク信号は、信号線2
05上のNRZデータ信号に同期し、信号線205上のNRZデー
タ信号の変化点のタイミングで立上がる。1Fクロツクは
３倍の周期をもつ信号線204上の3Fクロツク信号から１
−7/NRZ変換器103によつて論理的に生成されるため、デ
ユーテイ比は第２図に示すように1/3である。信号線207
上のクロツク信号は遅延回路104によつて時間“a"だけ
遅延され、遅延クロツク信号として信号線207上に出力
される。
従つて、信号線206上の1Fクロツク信号と、信号線207上
の遅延クロツク信号との論理和として正規化クロツクが
信号線208上に得られる。正規化クロツク信号は、第２
図に示すように信号線205上のNRZデータ信号の変化点の
タイミングで立上がり、“1/3・Ｔ＋a"の幅をもつパル
ス列である。
の遅延クロツク信号との論理和として正規化クロツクが
信号線208上に得られる。正規化クロツク信号は、第２
図に示すように信号線205上のNRZデータ信号の変化点の
タイミングで立上がり、“1/3・Ｔ＋a"の幅をもつパル
ス列である。
ここで、遅延回路104によつて与えられる時間遅延“a"
が“1/6T"であるとすると、信号線208上の正規化クロツ
ク信号のパルス幅は1/3・Ｔ＋ａ＝1/3・Ｔ＋1/6・Ｔ＝1
/2・Ｔとなつて1/2のデユーテイ比を実現できる。
が“1/6T"であるとすると、信号線208上の正規化クロツ
ク信号のパルス幅は1/3・Ｔ＋ａ＝1/3・Ｔ＋1/6・Ｔ＝1
/2・Ｔとなつて1/2のデユーテイ比を実現できる。
第３図は、第１図のデータ読出し回路を採用した磁気デ
イスク装置の一実施例を示すブロツク図である。
イスク装置の一実施例を示すブロツク図である。
第３図において、１はインターフエース回路、２はヘッ
ド駆動制御回路、３はヘツドセレクト回路、４はデータ
読出し回路、５は読出し／書込み制御回路、６は電力増
幅器、７はヘツドデイスクアセンブリである。
ド駆動制御回路、３はヘツドセレクト回路、４はデータ
読出し回路、５は読出し／書込み制御回路、６は電力増
幅器、７はヘツドデイスクアセンブリである。
第３図において、インターフエース回路１はそれぞれ信
号線301,302を介して目標シリンダアドレス信号、およ
びシリンダセレクトタグ信号をヘツド駆動制御回路２に
入力する。いつぽう、ヘツドデイスクアセンブリ７は信
号線312を介してサーボパターン読出し信号をヘツド駆
動制御回路２で入力する。ヘツド駆動制御回路２はそれ
ぞれ信号線313,314を介してVCM OUT信号、およびVCM
IN信号を電力増幅器６に出力し、ヘツドデイスクアセン
ブリ７は信号線316を介して、電力増幅器６にVCMドライ
ブリターン信号を入力する。
号線301,302を介して目標シリンダアドレス信号、およ
びシリンダセレクトタグ信号をヘツド駆動制御回路２に
入力する。いつぽう、ヘツドデイスクアセンブリ７は信
号線312を介してサーボパターン読出し信号をヘツド駆
動制御回路２で入力する。ヘツド駆動制御回路２はそれ
ぞれ信号線313,314を介してVCM OUT信号、およびVCM
IN信号を電力増幅器６に出力し、ヘツドデイスクアセン
ブリ７は信号線316を介して、電力増幅器６にVCMドライ
ブリターン信号を入力する。
電力増幅器６は、それぞれ信号線315,317を介してヘツ
ドデイスクアセンブリ７からVCMドライブ信号、および
スピンドルモータドライブ信号を入力する。
ドデイスクアセンブリ７からVCMドライブ信号、および
スピンドルモータドライブ信号を入力する。
ヘツドセレクト回路３はインターフエース回路からそれ
ぞれ信号線303,304を介してヘツドアドレス信号、およ
びヘツドセレクトタグ信号を入力し、信号線318を介し
てヘツドセレクト信号を出力する。
ぞれ信号線303,304を介してヘツドアドレス信号、およ
びヘツドセレクトタグ信号を入力し、信号線318を介し
てヘツドセレクト信号を出力する。
データ読出し回路４は、信号線201を介してデータ読出
し信号を入力し、それぞれ信号線205,208を介してNRZデ
ータ信号、および正規化クロツク信号をインターフエー
ス回路１へ出力する。
し信号を入力し、それぞれ信号線205,208を介してNRZデ
ータ信号、および正規化クロツク信号をインターフエー
ス回路１へ出力する。
読出し／書込み制御回路５は、それぞれ信号線305,306,
310,311を介して書込みクロツク信号、書込みデータ信
号、読出しゲート信号、書込みゲート信号を入力し、そ
れぞれ信号線307〜309を介してインターフエース回路１
へサーボクロツク信号、インデクス信号、セクタ信号を
出力する。いつぽう、読出し／書込み制御回路５は、信
号線320を介してヘツドデイスクアセンブリ７から行読
出し信号を入力し、信号線319を介して書込み電流信号
を出力する。また、読出し／書込み制御回路５は信号線
201を介してデータ読出し回路４にデータ読出し信号を
出力することは既に述べたとおりである。
310,311を介して書込みクロツク信号、書込みデータ信
号、読出しゲート信号、書込みゲート信号を入力し、そ
れぞれ信号線307〜309を介してインターフエース回路１
へサーボクロツク信号、インデクス信号、セクタ信号を
出力する。いつぽう、読出し／書込み制御回路５は、信
号線320を介してヘツドデイスクアセンブリ７から行読
出し信号を入力し、信号線319を介して書込み電流信号
を出力する。また、読出し／書込み制御回路５は信号線
201を介してデータ読出し回路４にデータ読出し信号を
出力することは既に述べたとおりである。
（発明の効果） 以上説明したように本発明は、記録用変復調コードとし
て１−7RLLコードを採用し、データの読出し時にはNRZ
データに同期した1Fクロツクとしてデユーテイ比が1/2
のクロツクを生成することにより、読出されたNRZデー
タに同期し、1/2のデユーテイ比をもつクロツク信号を
きわめて容易、且つ、安価に得ることができると云う効
果がある。
て１−7RLLコードを採用し、データの読出し時にはNRZ
データに同期した1Fクロツクとしてデユーテイ比が1/2
のクロツクを生成することにより、読出されたNRZデー
タに同期し、1/2のデユーテイ比をもつクロツク信号を
きわめて容易、且つ、安価に得ることができると云う効
果がある。
第１図は、本発明による磁気デイスク装置のデータ読出
し回路の一実施例を示すブロツク図である。 第２図は、第１図のデータ読出し回路の動作例を示すタ
イミングチヤートである。 第３図は、第１図のデータ読出し回路を使用した磁気デ
イスク装置の一実施例を示すブロツク図である。 １……インターフエース回路 ２……ヘツド駆動制御回路 ３……ヘツドセレクト回路 ４……データ読出し回路 ５……読出し／書込み制御回路 ６……電力増幅器 ７……ヘツドデイスクアセンブリ 101……ピーク位置検出回路 102……データセパレータ 103……１−7/NRZ変換器 104……遅延回路 105……ORゲート 201〜208,301〜320……信号線
し回路の一実施例を示すブロツク図である。 第２図は、第１図のデータ読出し回路の動作例を示すタ
イミングチヤートである。 第３図は、第１図のデータ読出し回路を使用した磁気デ
イスク装置の一実施例を示すブロツク図である。 １……インターフエース回路 ２……ヘツド駆動制御回路 ３……ヘツドセレクト回路 ４……データ読出し回路 ５……読出し／書込み制御回路 ６……電力増幅器 ７……ヘツドデイスクアセンブリ 101……ピーク位置検出回路 102……データセパレータ 103……１−7/NRZ変換器 104……遅延回路 105……ORゲート 201〜208,301〜320……信号線
Claims (1)
- 【請求項１】記録媒体からのアナログレベルのデータ読
出し信号を入力し、前記データ読出し信号の波形のピー
ク位置でパルスを発生し、ピークデータパルス信号とし
て送出するためのピーク位置検出回路と、前記ピークデ
ータパルス信号を入力し、前記ピークデータパルス信号
よりデータ成分として１−７データ信号を出力するとと
もに、クロツク成分として前記１−７データ信号に同期
し、且つ、前記１−７データ信号の２倍の同期周波数を
もつ3Fクロツク信号を出力するためのデータセパレータ
と、前記１−７データ信号の前記3Fクロツク信号とを入
力して１−7RLLからNRZへの論理変換を行い、変換後の
データをNRZデータ信号として出力するとともに、前記N
RZデータ信号に同期し、且つ、前記NRZデータ信号に対
して１倍の同期周波数をもつ1Fクロツク信号を出力する
ための１−7/NRZ変換器と、前記1Fクロツク信号に一定
の時間遅延を与えて遅延クロツク信号として出力するた
めの遅延回路と、前記1Fクロツク信号と前記遅延クロツ
ク信号との論理和をとり、正規化クロツク信号として出
力するためのORゲートとを具備して構成したことを特徴
とする磁気デイスク装置のデータ読出し回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29330087A JPH0719442B2 (ja) | 1987-11-20 | 1987-11-20 | 磁気デイスク装置のデータ読出し回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29330087A JPH0719442B2 (ja) | 1987-11-20 | 1987-11-20 | 磁気デイスク装置のデータ読出し回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01134762A JPH01134762A (ja) | 1989-05-26 |
| JPH0719442B2 true JPH0719442B2 (ja) | 1995-03-06 |
Family
ID=17793048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29330087A Expired - Lifetime JPH0719442B2 (ja) | 1987-11-20 | 1987-11-20 | 磁気デイスク装置のデータ読出し回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719442B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1811162B1 (en) | 2004-10-29 | 2014-06-04 | NIPPON LEAKLESS INDUSTRY Co., Ltd. | Metal gasket for cylinder head |
-
1987
- 1987-11-20 JP JP29330087A patent/JPH0719442B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01134762A (ja) | 1989-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5897737U (ja) | 磁気記録再生装置 | |
| JPH065593B2 (ja) | 磁気ディスク装置のパルス回路 | |
| JPH0432442B2 (ja) | ||
| EP0407094A2 (en) | Digital signal reproducing apparatus | |
| US5025328A (en) | Circuit for decoding binary information | |
| JPH10133825A (ja) | ハードディスクドライブのデータ補償回路及びその方法 | |
| JPH0719442B2 (ja) | 磁気デイスク装置のデータ読出し回路 | |
| JPH0775107B2 (ja) | 磁気記録装置の信号再生回路 | |
| JPS59229779A (ja) | 直・並・直形集積メモリ回路 | |
| JP2740336B2 (ja) | 変調信号を書込み可能光ディスクに書き込み、再生する回路 | |
| JPH0190155U (ja) | ||
| SU1191936A1 (ru) | Устройство дл записи-воспроизведени цифровой информации на магнитном носителе | |
| JP2672115B2 (ja) | ディスク装置 | |
| JPH06105487B2 (ja) | 磁気記録装置の信号再生回路 | |
| JP3208912B2 (ja) | 記録装置 | |
| JP2988460B2 (ja) | 磁気ディスク装置 | |
| KR870003924Y1 (ko) | Vdp에서 정보 신호 선택회로 | |
| JP2894159B2 (ja) | 磁気ディスク装置 | |
| JPS59180577U (ja) | 時間軸補正装置 | |
| JP2915411B2 (ja) | 記録再生制御回路 | |
| SU980138A1 (ru) | Устройство записи-воспроизведени цифровой информации на магнитном носителе | |
| JPH0520616A (ja) | フロツピーデイスクのための書き込み補償回路 | |
| JPS6247871A (ja) | デイスク制御装置 | |
| JPH0216463U (ja) | ||
| JPH0357529B2 (ja) |