JP2915411B2 - 記録再生制御回路 - Google Patents
記録再生制御回路Info
- Publication number
- JP2915411B2 JP2915411B2 JP63065330A JP6533088A JP2915411B2 JP 2915411 B2 JP2915411 B2 JP 2915411B2 JP 63065330 A JP63065330 A JP 63065330A JP 6533088 A JP6533088 A JP 6533088A JP 2915411 B2 JP2915411 B2 JP 2915411B2
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- recording
- data
- circuit
- rec
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Recording Or Reproducing By Magnetic Means (AREA)
Description
【発明の詳細な説明】 以上の順序で本発明を説明する。
Ａ 産業上の利用分野 Ｂ 発明の概要 Ｃ 従来の技術 Ｄ 発明が解決しようとする課題 Ｅ 課題を解決するための手段 Ｆ 作用 Ｇ 実施例（第１図〜第６図） Ｈ 発明の効果 Ａ 産業上の利用分野 本発明は、回転ヘッドドラムを備えるビデオテープレ
コーダ等の磁気記録再生装置に適用される記録再生制御
回路に関し、特に、回転ヘッドドラム内に、記録再生回
路の少なくとも、磁気ヘッドに接続される増幅器と、こ
の増幅器の出力信号を制御信号に応じて選択切り換えす
る切換器とが設けられた磁気記録再生装置の記録再生制
御回路に関する。
コーダ等の磁気記録再生装置に適用される記録再生制御
回路に関し、特に、回転ヘッドドラム内に、記録再生回
路の少なくとも、磁気ヘッドに接続される増幅器と、こ
の増幅器の出力信号を制御信号に応じて選択切り換えす
る切換器とが設けられた磁気記録再生装置の記録再生制
御回路に関する。
Ｂ 発明の概要 本発明は、回転ヘッドドラム内に、記録再生回路の少
なくとも、磁気ヘッドに接続される増幅器と、この増幅
器の出力信号を制御信号に応じて選択切り換えする切換
器とが設けられた磁気記録再生装置の記録再生制御回路
において、上記磁気ヘッドに接続される増幅器の出力信
号を選択切り換えする切換器の制御信号を上記回転ヘッ
ドドラム内にシリアル伝送することによって、上記制御
信号の伝送系の簡略化を図るようにしたものである。
なくとも、磁気ヘッドに接続される増幅器と、この増幅
器の出力信号を制御信号に応じて選択切り換えする切換
器とが設けられた磁気記録再生装置の記録再生制御回路
において、上記磁気ヘッドに接続される増幅器の出力信
号を選択切り換えする切換器の制御信号を上記回転ヘッ
ドドラム内にシリアル伝送することによって、上記制御
信号の伝送系の簡略化を図るようにしたものである。
Ｃ 従来の技術 従来より、回転ヘッドドラムを備えるビデオテープレ
コーダ等の磁気記録再生装置では、回転ヘッドドラムに
配設されている磁気ヘッドと固定基板側の記録処理回路
や再生処理回路との間で記録信号や再生信号の伝送を行
うために設けられているロータリートランスによる伝送
効率や周波数特性の低下を考慮して、記録増幅器や再生
増幅器等を上記回転ヘッドドラム内に設けるようにした
ものがある。このように、回転ヘッドドラム内に記録増
幅器や再生増幅器等を設けた磁気記録再生装置では、上
記回転ヘッドドラムの外部から、上記回転ヘッドドラム
内の記録ヘッドの切り換え制御や記録電流のオン・オフ
制御，再生ヘッドの切り換え制御等を行う必要があり、
各種制御信号をスリップリング装置を用いてパラレル伝
送するようにしている。
コーダ等の磁気記録再生装置では、回転ヘッドドラムに
配設されている磁気ヘッドと固定基板側の記録処理回路
や再生処理回路との間で記録信号や再生信号の伝送を行
うために設けられているロータリートランスによる伝送
効率や周波数特性の低下を考慮して、記録増幅器や再生
増幅器等を上記回転ヘッドドラム内に設けるようにした
ものがある。このように、回転ヘッドドラム内に記録増
幅器や再生増幅器等を設けた磁気記録再生装置では、上
記回転ヘッドドラムの外部から、上記回転ヘッドドラム
内の記録ヘッドの切り換え制御や記録電流のオン・オフ
制御，再生ヘッドの切り換え制御等を行う必要があり、
各種制御信号をスリップリング装置を用いてパラレル伝
送するようにしている。
例えば、４チャンネル記録のディジタルビデオテープ
レコーダでは、第７図に示すように、４チャンネルの記
録信号（REC.ACHDATA），（REC.BCHDATA），（REC.CCHD
ATA），（REC.DCHDATA）を増幅して各チャンネルの記録
ヘッド（101A），（101B），（101C），（101D）に供給
する４チャンネルの記録増幅器（102A），（102B），
（102C），（102D）と、各チャンネルの再生ヘッド（10
3A），（103B），（103C），（103D）による４チャンネ
ルの再生信号（PB.ACHDATA），（PB.BCHDATA），（PB.C
CHDATA），（PB,DCHDATA）を増幅する４チャンネルの再
生増幅器（104A），（104B），（104C），（104D）をド
ラム内基板（100）に設けるとともに、上記角チャンネ
ルの記録増幅器（102A），（102B），（102C），（102
D）の各出力端と上記各記録ヘッド（101A）〜（101D）
との接続を遮断する４チャンネルのスイッチ回路（105
A），（105B），（105C），（105D）や上記各再生増幅
器（104A）〜（104D）の出力を選択する切り換えスイッ
チ回路（106AC），（106BD）を上記ドラム内基板（10
0）に設け、上記各記録増幅器（102A）〜（102D）や各
再生増幅器（104A）〜（104D）と回転ヘッドドラム外部
の図示しない記録再生回路と間でロータリートランス
（110）を介して記録信号（REC.ACHDATA），（REC.BCHD
ATA），（REC.CCHDATA），（REC.DCHDATA）や再生信号
（PB.ACH/CCHDATA），（PB.BCH/DCHDATA）の伝送を行う
ようにしている。そして、上記ドラム内基板（100）に
は、上記各記録増幅器（102A）〜（102D）や各再生増幅
器（104A）〜（104D）等を駆動するための正電源（＋
VD）ライン，負電源（−VD）ラインや接地（GND）ライ
ンがスリップリング装置（120）を介して外部接続さ
れ、さらに、上記各スイッチ回路（105A）〜（105D）を
外部制御するためのＡチャンネル記録制御信号（REC.A
ENB）ライン,Bチャンネル記録制御信号（REC.BENB）ラ
イン,Cチャンネル記録制御信号（REC.CENB）ライン,Dチ
ャンネル記録制御信号（REC.DENB）ラインが上記スリッ
プリング装置（120）を介して上記各スイッチ回路（105
A）〜（105D）の各制御入力端に外部接続されていると
ともに、上記各切り換えスイッチ回路（106AC），（106
BD）を外部制御するための再生チャンネル切り換え制御
信号（PB.A/CENB）ラインと再生チャンネル切り換え制
御信号（PB.B/DENB）ラインが上記スリップリング装置
（120）を介して上記スイッチ回路（106AC），（106B
D）の各制御入力端に外部接続されており、動作モード
に応じて駆動電源（＋VD），（−VD）や記録制御信号
（REC.AENB），（REC.BENB），（REC.CENB），（REC.D
ENB）や再生チャンネル切り換え制御信号（PB.A/
CENB），（PB.B/DENB）が上記スリップリング装置（12
0）を介して外部より与えられるようになっている。
レコーダでは、第７図に示すように、４チャンネルの記
録信号（REC.ACHDATA），（REC.BCHDATA），（REC.CCHD
ATA），（REC.DCHDATA）を増幅して各チャンネルの記録
ヘッド（101A），（101B），（101C），（101D）に供給
する４チャンネルの記録増幅器（102A），（102B），
（102C），（102D）と、各チャンネルの再生ヘッド（10
3A），（103B），（103C），（103D）による４チャンネ
ルの再生信号（PB.ACHDATA），（PB.BCHDATA），（PB.C
CHDATA），（PB,DCHDATA）を増幅する４チャンネルの再
生増幅器（104A），（104B），（104C），（104D）をド
ラム内基板（100）に設けるとともに、上記角チャンネ
ルの記録増幅器（102A），（102B），（102C），（102
D）の各出力端と上記各記録ヘッド（101A）〜（101D）
との接続を遮断する４チャンネルのスイッチ回路（105
A），（105B），（105C），（105D）や上記各再生増幅
器（104A）〜（104D）の出力を選択する切り換えスイッ
チ回路（106AC），（106BD）を上記ドラム内基板（10
0）に設け、上記各記録増幅器（102A）〜（102D）や各
再生増幅器（104A）〜（104D）と回転ヘッドドラム外部
の図示しない記録再生回路と間でロータリートランス
（110）を介して記録信号（REC.ACHDATA），（REC.BCHD
ATA），（REC.CCHDATA），（REC.DCHDATA）や再生信号
（PB.ACH/CCHDATA），（PB.BCH/DCHDATA）の伝送を行う
ようにしている。そして、上記ドラム内基板（100）に
は、上記各記録増幅器（102A）〜（102D）や各再生増幅
器（104A）〜（104D）等を駆動するための正電源（＋
VD）ライン，負電源（−VD）ラインや接地（GND）ライ
ンがスリップリング装置（120）を介して外部接続さ
れ、さらに、上記各スイッチ回路（105A）〜（105D）を
外部制御するためのＡチャンネル記録制御信号（REC.A
ENB）ライン,Bチャンネル記録制御信号（REC.BENB）ラ
イン,Cチャンネル記録制御信号（REC.CENB）ライン,Dチ
ャンネル記録制御信号（REC.DENB）ラインが上記スリッ
プリング装置（120）を介して上記各スイッチ回路（105
A）〜（105D）の各制御入力端に外部接続されていると
ともに、上記各切り換えスイッチ回路（106AC），（106
BD）を外部制御するための再生チャンネル切り換え制御
信号（PB.A/CENB）ラインと再生チャンネル切り換え制
御信号（PB.B/DENB）ラインが上記スリップリング装置
（120）を介して上記スイッチ回路（106AC），（106B
D）の各制御入力端に外部接続されており、動作モード
に応じて駆動電源（＋VD），（−VD）や記録制御信号
（REC.AENB），（REC.BENB），（REC.CENB），（REC.D
ENB）や再生チャンネル切り換え制御信号（PB.A/
CENB），（PB.B/DENB）が上記スリップリング装置（12
0）を介して外部より与えられるようになっている。
Ｄ 発明が解決しようとする課題 従来、回転ヘッドドラム内に記録増幅器や再生増幅器
等を設けた磁気記録再生装置では、上記回転ヘッドドラ
ムの外部から上記回転ヘッドドラム内の記録ヘッドの切
り換え制御や記録電流のオン・オフ制御，再生ヘッドの
切り換え制御等を行うための各種制御信号をスリップリ
ング装置を用いてパラレル伝送するようにしているの
で、多段のスリップリング装置を必要としていた。
等を設けた磁気記録再生装置では、上記回転ヘッドドラ
ムの外部から上記回転ヘッドドラム内の記録ヘッドの切
り換え制御や記録電流のオン・オフ制御，再生ヘッドの
切り換え制御等を行うための各種制御信号をスリップリ
ング装置を用いてパラレル伝送するようにしているの
で、多段のスリップリング装置を必要としていた。
例えば、上述のディジタルビデオテープレコーダのよ
うに４チャンネル記録・再生を行う場合では、電源ライ
ンと接地ラインで３段、記録制御信号ラインに４段、再
生チャンネル切り換え制御信号ラインに２段の合計９段
のスリップリング装置（120）を用いなければならな
い。
うに４チャンネル記録・再生を行う場合では、電源ライ
ンと接地ラインで３段、記録制御信号ラインに４段、再
生チャンネル切り換え制御信号ラインに２段の合計９段
のスリップリング装置（120）を用いなければならな
い。
このように回転ヘッドドラム内に記録増幅器や再生増
幅器等を設けた従来の磁気記録再生装置では、各種制御
信号をパラレル伝送するのに多段のスリップリング装置
を必要とし、上記スリップリング装置が小型化を妨げる
原因となっていた。また、多段のスリップリング装置
は、回転ヘッドドラムを回転駆動するためのドラムモー
タのトルクに影響を及ぼしたり、軸振れによるS/N劣化
等の弊害を生じるという問題点があった。
幅器等を設けた従来の磁気記録再生装置では、各種制御
信号をパラレル伝送するのに多段のスリップリング装置
を必要とし、上記スリップリング装置が小型化を妨げる
原因となっていた。また、多段のスリップリング装置
は、回転ヘッドドラムを回転駆動するためのドラムモー
タのトルクに影響を及ぼしたり、軸振れによるS/N劣化
等の弊害を生じるという問題点があった。
そこで、本発明は、上述の如き従来の実情に鑑み、回
転ヘッドドラム内に、記録再生回路の少なくとも、磁気
ヘッドに接続される増幅器と、この増幅器の出力信号を
制御信号に応じて選択切り換えする切換器とが設けられ
た磁気記録再生装置の小型化や信頼性の向上を図ること
を目的とし、各種制御信号を回転ヘッドドラム内に外部
から１本の伝送ラインで供給して、動作モードに応じた
制御動作を行うことができるようにした新規な構成の記
録再生制御回路を提供するものである。
転ヘッドドラム内に、記録再生回路の少なくとも、磁気
ヘッドに接続される増幅器と、この増幅器の出力信号を
制御信号に応じて選択切り換えする切換器とが設けられ
た磁気記録再生装置の小型化や信頼性の向上を図ること
を目的とし、各種制御信号を回転ヘッドドラム内に外部
から１本の伝送ラインで供給して、動作モードに応じた
制御動作を行うことができるようにした新規な構成の記
録再生制御回路を提供するものである。
Ｅ 課題を解決するための手段 本発明に係る記録再生制御回路は、回転ヘッドドラム
内に、記録再生回路の少なくとも、複数の記録用磁気ヘ
ッド及び複数の再生用磁気ヘッドのそれぞれに接続され
る複数の増幅器と、各増幅器の出力信号を制御信号に応
じて選択的に切り換える複数の切換手段とが設けられた
磁気記録再生装置において、上記回転ヘッドドラム外に
配置され、複数の動作モードを選択的に指定するととも
に、上記複数の切換手段を制御するための各種制御信号
をシリアル制御信号として出力するシリアル制御信号発
生手段と、上記シリアル制御信号発生手段から出力され
るシリアル制御信号を上記回転ヘッドドラム内に伝達す
る信号伝達手段と、上記シリアル制御信号発生手段から
上記信号伝達手段を介して伝達されるシリアル制御信号
から基準パルスを検出する基準パルス検出手段と、上記
基準パルス検出手段により検出された基準パルスに基づ
いて上記シリアル制御信号から動作モードを検出する動
作モード検出手段と、上記動作モード検出手段により検
出された動作モードに応じて、上記シリアル制御信号か
ら上記複数の切換手段の各種制御信号を形成する制御信
号形成手段とを有し、上記基準パルス検出手段、動作モ
ード検出手段及び制御信号形成手段を上記回転ヘッドド
ラム内に配置してなることを特徴とする。
内に、記録再生回路の少なくとも、複数の記録用磁気ヘ
ッド及び複数の再生用磁気ヘッドのそれぞれに接続され
る複数の増幅器と、各増幅器の出力信号を制御信号に応
じて選択的に切り換える複数の切換手段とが設けられた
磁気記録再生装置において、上記回転ヘッドドラム外に
配置され、複数の動作モードを選択的に指定するととも
に、上記複数の切換手段を制御するための各種制御信号
をシリアル制御信号として出力するシリアル制御信号発
生手段と、上記シリアル制御信号発生手段から出力され
るシリアル制御信号を上記回転ヘッドドラム内に伝達す
る信号伝達手段と、上記シリアル制御信号発生手段から
上記信号伝達手段を介して伝達されるシリアル制御信号
から基準パルスを検出する基準パルス検出手段と、上記
基準パルス検出手段により検出された基準パルスに基づ
いて上記シリアル制御信号から動作モードを検出する動
作モード検出手段と、上記動作モード検出手段により検
出された動作モードに応じて、上記シリアル制御信号か
ら上記複数の切換手段の各種制御信号を形成する制御信
号形成手段とを有し、上記基準パルス検出手段、動作モ
ード検出手段及び制御信号形成手段を上記回転ヘッドド
ラム内に配置してなることを特徴とする。
Ｆ 作用 本発明に係る記録再生制御回路では、複数の動作モー
ドを選択的に指定するとともに、複数の切換手段を制御
するための各種制御信号をシリアル制御信号として出力
するシリアル制御信号発生手段から信号伝達手段を介し
てシリアル制御信号を回転ヘッドドラム内に伝達する。
そして、回転ヘッドドラム内に配置した基準パルス検出
手段により上記シリアル制御信号から基準パルスを検出
し、この基準パルスに基づいて動作モード検出手段によ
り上記シリアル制御信号から動作モードを検出し、この
動作モードに応じて制御信号形成手段により上記シリア
ル制御信号から上記複数の切換手段の各種制御信号を形
成する。
ドを選択的に指定するとともに、複数の切換手段を制御
するための各種制御信号をシリアル制御信号として出力
するシリアル制御信号発生手段から信号伝達手段を介し
てシリアル制御信号を回転ヘッドドラム内に伝達する。
そして、回転ヘッドドラム内に配置した基準パルス検出
手段により上記シリアル制御信号から基準パルスを検出
し、この基準パルスに基づいて動作モード検出手段によ
り上記シリアル制御信号から動作モードを検出し、この
動作モードに応じて制御信号形成手段により上記シリア
ル制御信号から上記複数の切換手段の各種制御信号を形
成する。
上記複数の切換手段は、上記回転ヘッドドラム内に設
けた各増幅器の出力信号を上記制御信号形成手段により
形成された各種制御信号に応じて選択的に切り換える。
けた各増幅器の出力信号を上記制御信号形成手段により
形成された各種制御信号に応じて選択的に切り換える。
Ｇ 実施例 以下、本発明の一実施例について、図面に従い詳細に
説明する。
説明する。
以下に説明する実施例は、第２図に示すように回転ヘ
ッドドラム（１）にＡチャンネル記録ヘッド（2A）およ
びＢチャンネル記録ヘッド（2B）とＣチャンネル記録ヘ
ッド（2C）およびＤチャンネル記録ヘッド（2D）を180
゜対向で配設するとともに、Ａチャンネル再生ヘッド
（3A）およびＢチャンネル再生ヘッド（3B）とＣチャン
ネル再生ヘッド（3C）およびＤチャンネル再生ヘッド
（3D）を180゜対向で配設した回転ヘッドドラム装置を
備え、上記各記録ヘッド（2A）〜（2D）にて第３図に示
すトラックフォーマットで磁気テープ（５）上の４チャ
ンネルの記録トラック（Ａ），（Ｂ），（Ｃ），（Ｄ）
に４チャンネルデータをアジマス記録するとともに、上
記各再生ヘッド（3A）〜（3D）にて上記各記録トラック
（Ａ）〜（Ｄ）から４チャンネル信号を再生するように
した所謂D IIフォーマットのディジタルビデオテープレ
コーダに本発明を適用したものである。
ッドドラム（１）にＡチャンネル記録ヘッド（2A）およ
びＢチャンネル記録ヘッド（2B）とＣチャンネル記録ヘ
ッド（2C）およびＤチャンネル記録ヘッド（2D）を180
゜対向で配設するとともに、Ａチャンネル再生ヘッド
（3A）およびＢチャンネル再生ヘッド（3B）とＣチャン
ネル再生ヘッド（3C）およびＤチャンネル再生ヘッド
（3D）を180゜対向で配設した回転ヘッドドラム装置を
備え、上記各記録ヘッド（2A）〜（2D）にて第３図に示
すトラックフォーマットで磁気テープ（５）上の４チャ
ンネルの記録トラック（Ａ），（Ｂ），（Ｃ），（Ｄ）
に４チャンネルデータをアジマス記録するとともに、上
記各再生ヘッド（3A）〜（3D）にて上記各記録トラック
（Ａ）〜（Ｄ）から４チャンネル信号を再生するように
した所謂D IIフォーマットのディジタルビデオテープレ
コーダに本発明を適用したものである。
この実施例のビデオテープレコーダの要部構成を第１
図のブロック図に示してあるように、上記回転ヘッドド
ラム装置は、４チャンネルの記録信号（REC.ACHDAT
A），（REC.BCHDATA），（REC.CCHDATA），（REC.DCHDA
TA）や再生信号（PB.ACHDATA），（PB.BCHDATA），（P
B.CCHDATA），（PB.DCHDATA）を上記ヘッドドラム
（１）外部の図示しない外部の記録信号処理回路や再生
信号処理回路との間で伝送するための伝送ラインを形成
するロータリートランス（６）と、上記ヘッドドラム
（１）外部のシリアル制御信号発生回路（７）にて与え
られるシリアル制御信号（MPX）や図示しない電源回路
にて与えられる駆動電源等の伝送ラインを形成するスリ
ップリング装置（８）を備えている。
図のブロック図に示してあるように、上記回転ヘッドド
ラム装置は、４チャンネルの記録信号（REC.ACHDAT
A），（REC.BCHDATA），（REC.CCHDATA），（REC.DCHDA
TA）や再生信号（PB.ACHDATA），（PB.BCHDATA），（P
B.CCHDATA），（PB.DCHDATA）を上記ヘッドドラム
（１）外部の図示しない外部の記録信号処理回路や再生
信号処理回路との間で伝送するための伝送ラインを形成
するロータリートランス（６）と、上記ヘッドドラム
（１）外部のシリアル制御信号発生回路（７）にて与え
られるシリアル制御信号（MPX）や図示しない電源回路
にて与えられる駆動電源等の伝送ラインを形成するスリ
ップリング装置（８）を備えている。
そして、この実施例において、上記回転ヘッドドラム
装置のドラム内基板（10）には、上記回転ヘッドドラム
（１）の外部に設けられている図示しない記録信号処理
回路から上記ロータリートランンス（６）を介して供給
される４チャンネルの記録信号（REC.ACHDATA），（RE
C.BCHDATA），（REC.CCHDATA），（REC.DCHDATA）を増
幅して上記各チャンネルの記録ヘッド（2A）〜（2D）に
供給する４チャンネルの記録増幅器（11A），（11B），
（11C），（11D）と、上記各チャンネルの記録増幅器
（11A）〜（11D）の各出力端と上記各記録ヘッド（2A）
〜（2D）との接続を遮断する４チャンネルのスイッチ回
路（12A），（12B），（12C），（12D）と、上記各チャ
ンネルの再生ヘッド（3A）〜（3D）にて上記磁気テープ
（５）の上記各記録トラック（Ａ）〜（Ｄ）から再生さ
れる４チャンネルの再生信号（PB.ACHDATA），（PB.BCH
DATA），（PB.CCHDATA），（PB.DCHDATA）を増幅する４
チャンネルの再生増幅器（13A），（13B），（13C），
（13D）と、上記各再生増幅器（13A），（13B），（13
C），（13D）の出力を選択する切り換えスイッチ回路
（14AC），（14BD）が設けられているとともに、上記回
転ヘッドドラム（１）の外部に設けられている上記シリ
アル制御信号発生回路（７）から上記スリップリング装
置（８）を介して供給されるシリアル制御信号（MPX）
に基づいて、上記各スイッチ回路（12A）〜（12D）およ
び切り換えスイッチ回路（14AC），（14BD）の動作を制
御する各種制御信号（REC.AENB），（REC.BENB），（RE
C.CENB），（REC.DENB），（PB.A/CENB），（PB.B/
DENB）を形成する制御信号形成回路（15）が設けられて
いる。
装置のドラム内基板（10）には、上記回転ヘッドドラム
（１）の外部に設けられている図示しない記録信号処理
回路から上記ロータリートランンス（６）を介して供給
される４チャンネルの記録信号（REC.ACHDATA），（RE
C.BCHDATA），（REC.CCHDATA），（REC.DCHDATA）を増
幅して上記各チャンネルの記録ヘッド（2A）〜（2D）に
供給する４チャンネルの記録増幅器（11A），（11B），
（11C），（11D）と、上記各チャンネルの記録増幅器
（11A）〜（11D）の各出力端と上記各記録ヘッド（2A）
〜（2D）との接続を遮断する４チャンネルのスイッチ回
路（12A），（12B），（12C），（12D）と、上記各チャ
ンネルの再生ヘッド（3A）〜（3D）にて上記磁気テープ
（５）の上記各記録トラック（Ａ）〜（Ｄ）から再生さ
れる４チャンネルの再生信号（PB.ACHDATA），（PB.BCH
DATA），（PB.CCHDATA），（PB.DCHDATA）を増幅する４
チャンネルの再生増幅器（13A），（13B），（13C），
（13D）と、上記各再生増幅器（13A），（13B），（13
C），（13D）の出力を選択する切り換えスイッチ回路
（14AC），（14BD）が設けられているとともに、上記回
転ヘッドドラム（１）の外部に設けられている上記シリ
アル制御信号発生回路（７）から上記スリップリング装
置（８）を介して供給されるシリアル制御信号（MPX）
に基づいて、上記各スイッチ回路（12A）〜（12D）およ
び切り換えスイッチ回路（14AC），（14BD）の動作を制
御する各種制御信号（REC.AENB），（REC.BENB），（RE
C.CENB），（REC.DENB），（PB.A/CENB），（PB.B/
DENB）を形成する制御信号形成回路（15）が設けられて
いる。
さらに、上記ドラム内基板（10）には、上記各記録増
幅器（11A）〜（11D）や各再生増幅器（13A）〜（13D）
等を駆動するための正電源（＋VD）ライン，負電源（−
VD）ラインや接地（GND）ラインが上記スリップリング
装置（８）を介して外部接続されている。
幅器（11A）〜（11D）や各再生増幅器（13A）〜（13D）
等を駆動するための正電源（＋VD）ライン，負電源（−
VD）ラインや接地（GND）ラインが上記スリップリング
装置（８）を介して外部接続されている。
そして、上記ドラム内基板（10）上の上記各記録増幅
器（11A）〜（11D）や各再生増幅器（13A）〜（13D）
と、上記回転ヘッドドラム（１）の外部に設けられてい
る図示しない記録信号処理回路や再生信号処理回路との
間で上記ロータリートランス（６）を介して記録信号
（REC.ACHDATA），（REC.BCHDATA），（REC.CCHDAT
A），（REC.DCHDATA）や再生信号（PB.ACH/CCHDATA），
（PB.BCH/DCHDATA）の伝送を行うようにしている。
器（11A）〜（11D）や各再生増幅器（13A）〜（13D）
と、上記回転ヘッドドラム（１）の外部に設けられてい
る図示しない記録信号処理回路や再生信号処理回路との
間で上記ロータリートランス（６）を介して記録信号
（REC.ACHDATA），（REC.BCHDATA），（REC.CCHDAT
A），（REC.DCHDATA）や再生信号（PB.ACH/CCHDATA），
（PB.BCH/DCHDATA）の伝送を行うようにしている。
この実施例において、上記シリアル制御信号発生回路
（７）は、第４図のタイムチャートに示すように、上記
各チャンネルのスイッチ回路（12A）〜（12D）を制御し
て上記各記録ヘッド（2A）〜（2D）による記録動作を制
御するための各チャンネルの記録制御信号（REC.
AENB），（REC.BENB），（REC.CENB），（REC.DENB）の
各エッジのタイミング（t0）〜（t3），（t6）〜（t9）
および上記各切り換えスイッチ回路（14AC），（14BD）
を制御して上記各再生ヘッド（3A）〜（3D）による再生
出力を選択する制御を行う再生出力選択制御信号（PB.A
/CENB），（PB.B/DENB）の各エッジのタイミング
（t4），（t5），（t10），（t11）を立ち上がりパルス
のパルス列にて上記回転ヘッドドラム（１）の回転周期
で繰り返し与えるとともに、回転周期で設けたモード指
定期間（TMD）中に発生させる０個乃至７個の立ち下が
りパルスのパルス列にてモード０乃至モード７のモード
指定を行うようにしたシリアル制御信号（MPX）を発生
するようになっている。
（７）は、第４図のタイムチャートに示すように、上記
各チャンネルのスイッチ回路（12A）〜（12D）を制御し
て上記各記録ヘッド（2A）〜（2D）による記録動作を制
御するための各チャンネルの記録制御信号（REC.
AENB），（REC.BENB），（REC.CENB），（REC.DENB）の
各エッジのタイミング（t0）〜（t3），（t6）〜（t9）
および上記各切り換えスイッチ回路（14AC），（14BD）
を制御して上記各再生ヘッド（3A）〜（3D）による再生
出力を選択する制御を行う再生出力選択制御信号（PB.A
/CENB），（PB.B/DENB）の各エッジのタイミング
（t4），（t5），（t10），（t11）を立ち上がりパルス
のパルス列にて上記回転ヘッドドラム（１）の回転周期
で繰り返し与えるとともに、回転周期で設けたモード指
定期間（TMD）中に発生させる０個乃至７個の立ち下が
りパルスのパルス列にてモード０乃至モード７のモード
指定を行うようにしたシリアル制御信号（MPX）を発生
するようになっている。
そして、上記回転ヘッドドラム（１）側の上記制御信
号形成回路（15）は、上記シリアル制御信号発生回路
（７）から上記スリップリング装置（８）を介して伝送
されてくるシリアル制御信号（MPX）に基づいて、上記
各チャンネルの記録制御信号（REC.AENB），（REC.
BENB），（REC.CENB），（REC.DENB）および再生出力選
択制御信号（PB.A/CENB），（PB.B/DENB）を形成して、
上記モード指定期間（TMD）中のモード指定パルス
（PMD）で指定される第１表に示すようなモード０乃至
モード７のモードの制御動作を行うようになっている。
号形成回路（15）は、上記シリアル制御信号発生回路
（７）から上記スリップリング装置（８）を介して伝送
されてくるシリアル制御信号（MPX）に基づいて、上記
各チャンネルの記録制御信号（REC.AENB），（REC.
BENB），（REC.CENB），（REC.DENB）および再生出力選
択制御信号（PB.A/CENB），（PB.B/DENB）を形成して、
上記モード指定期間（TMD）中のモード指定パルス
（PMD）で指定される第１表に示すようなモード０乃至
モード７のモードの制御動作を行うようになっている。
なお、この実施例では、上記シリアル制御信号発生回
路（７）が内容の同じ２チャンネルのシリアル制御信号
（MPX1），（MPX2）を発生し、この２チャンネルのシリ
アル制御信号（MPX1），（MPX2）が上記スリップリング
装置（８）を介して上記ドラム内基板（10）上の上記制
御信号形成回路（15）に供給されるようになっている。
路（７）が内容の同じ２チャンネルのシリアル制御信号
（MPX1），（MPX2）を発生し、この２チャンネルのシリ
アル制御信号（MPX1），（MPX2）が上記スリップリング
装置（８）を介して上記ドラム内基板（10）上の上記制
御信号形成回路（15）に供給されるようになっている。
上記制御信号形成回路（15）は、第５図に具体的な回
路構成例を示してあるように。上記２チャンネルのシリ
アル制御信号（MPX1），（MPX2）が入力される２個を信
号入力端子（21），（22）を設けた入力回路（20）を備
えている。
路構成例を示してあるように。上記２チャンネルのシリ
アル制御信号（MPX1），（MPX2）が入力される２個を信
号入力端子（21），（22）を設けた入力回路（20）を備
えている。
上記入力回路（20）は、一方の信号入力端子（21）と
接地間に直列接続された抵抗（R1）とコンデンサ（C1）
から成るローパスフィルタ（LPF1）を有する第１のシュ
ミレットトリガ回路（SMT1）と、他方の信号入力端子
（22）と接地間に直列接続された抵抗（R2）とコンデン
サ（C2）から成るローパスフィルタ（LPF2）を有する第
２のシュミレットトリガ回路（SMT2）と、上記各シュミ
ットトリガ回路（SMT1），（SMT2）の各出力を加算合成
するORゲート（23）にて構成されている。この入力回路
（20）において、上記シュミットトリガ回路（SMT1），
（SMT2）は、入力信号に含まれるサージやノイズを上記
各ローパスフィルタ（LPF1），（LPF2）にて除去して、
波形整形することによって、上記２チャンネルのシリア
ル制御信号（MPX1），（MPX2）を取り出す。また、上記
ORゲート（23）は、入力信号の波形が歪んでいると、上
記シュミットトリガ回路（SMT1），（SMT2）にて取り出
される各シリアル制御信号（MPX1），（MPX2）にタイミ
ングに遅れを生じるので、上記シュミットトリガ回路
（SMT1），（SMT2）にて取り出される各シリアル制御信
号（MPX1），（MPX2）を加算合成することによって上記
タイミング遅れの無いシリアル制御信号（MPX0）を形成
する。
接地間に直列接続された抵抗（R1）とコンデンサ（C1）
から成るローパスフィルタ（LPF1）を有する第１のシュ
ミレットトリガ回路（SMT1）と、他方の信号入力端子
（22）と接地間に直列接続された抵抗（R2）とコンデン
サ（C2）から成るローパスフィルタ（LPF2）を有する第
２のシュミレットトリガ回路（SMT2）と、上記各シュミ
ットトリガ回路（SMT1），（SMT2）の各出力を加算合成
するORゲート（23）にて構成されている。この入力回路
（20）において、上記シュミットトリガ回路（SMT1），
（SMT2）は、入力信号に含まれるサージやノイズを上記
各ローパスフィルタ（LPF1），（LPF2）にて除去して、
波形整形することによって、上記２チャンネルのシリア
ル制御信号（MPX1），（MPX2）を取り出す。また、上記
ORゲート（23）は、入力信号の波形が歪んでいると、上
記シュミットトリガ回路（SMT1），（SMT2）にて取り出
される各シリアル制御信号（MPX1），（MPX2）にタイミ
ングに遅れを生じるので、上記シュミットトリガ回路
（SMT1），（SMT2）にて取り出される各シリアル制御信
号（MPX1），（MPX2）を加算合成することによって上記
タイミング遅れの無いシリアル制御信号（MPX0）を形成
する。
さらに、上記制御信号形成回路（15）は、上記入力回
路（20）にて上記２チャンネルのシリアル制御信号（MP
X1），（MPX2）から形成したシリアル制御信号（MPX0）
が供給される基準パルス検出回路（24），制御信号復号
回路（25）およびモード検出回路（26）を備えていると
ともに、上記シリアル制御信号（MPX0）に基づいて、上
記制御信号復号回路（25）にて復号される各チャンネル
の記録制御信号（REC.AENB），（REC.BENB），（REC.C
ENB），（REC.DENB）と再生出力選択制御信号（PB.A/C
ENB），（PB.B/DENB）を上記モード検出回路（26）にて
検出される動作モードに応じて選択的に出力する記録制
御回路（27）と再生制御回路（28）を備えている。
路（20）にて上記２チャンネルのシリアル制御信号（MP
X1），（MPX2）から形成したシリアル制御信号（MPX0）
が供給される基準パルス検出回路（24），制御信号復号
回路（25）およびモード検出回路（26）を備えていると
ともに、上記シリアル制御信号（MPX0）に基づいて、上
記制御信号復号回路（25）にて復号される各チャンネル
の記録制御信号（REC.AENB），（REC.BENB），（REC.C
ENB），（REC.DENB）と再生出力選択制御信号（PB.A/C
ENB），（PB.B/DENB）を上記モード検出回路（26）にて
検出される動作モードに応じて選択的に出力する記録制
御回路（27）と再生制御回路（28）を備えている。
上記基準パルス検出回路（24）は、上記入力回路（2
0）のORゲート（23）の出力端と接地間に直列接続した
抵抗（R3）とコンデンサ（C3）から成るローパスフィル
タ（LPF3）とインバータ（29）にて構成されている。こ
の基準パルス検出回路（24）は、上記シリアル制御信号
（MPX0）に上記回転ヘッドドラム（１）の回転周期で含
まれているモード指定期間（TMD）をパルス幅とする基
本パルス（PBS）を上記ローパスフィルタ（LPF3）にて
上記シリアル制御信号（MPX0）から抽出して、上記イン
バータ（29）にて極性反転させて出力する。
0）のORゲート（23）の出力端と接地間に直列接続した
抵抗（R3）とコンデンサ（C3）から成るローパスフィル
タ（LPF3）とインバータ（29）にて構成されている。こ
の基準パルス検出回路（24）は、上記シリアル制御信号
（MPX0）に上記回転ヘッドドラム（１）の回転周期で含
まれているモード指定期間（TMD）をパルス幅とする基
本パルス（PBS）を上記ローパスフィルタ（LPF3）にて
上記シリアル制御信号（MPX0）から抽出して、上記イン
バータ（29）にて極性反転させて出力する。
上記基準パルス検出回路（24）にて得られる基本パル
ス（PBS）は、上記制御信号復号回路（25）およびモー
ド検出回路（26）に供給されている。
ス（PBS）は、上記制御信号復号回路（25）およびモー
ド検出回路（26）に供給されている。
上記制御信号復号回路（25）は、３個のＤ型フリップ
フロップ（30），（31），（32）と４個のデータセレク
タ（33），（34），（35），（36）を備えて成る。
フロップ（30），（31），（32）と４個のデータセレク
タ（33），（34），（35），（36）を備えて成る。
この制御信号復号回路（25）において、上記Ｄ型フリ
ップフロップ（30），（31），（32）は、各クロック入
力端に上記シリアル制御信号（MPX0）が供給されるとと
もに、各リセット入力端に上記基本パルス（PBS）が供
給されるようになっている。上記Ｄ型フリップフロップ
（30）は４ビット構成のものが用いられ、他の各Ｄ型フ
リップフロップ（31），（32）には１ビット構成のもの
が用いられている。
ップフロップ（30），（31），（32）は、各クロック入
力端に上記シリアル制御信号（MPX0）が供給されるとと
もに、各リセット入力端に上記基本パルス（PBS）が供
給されるようになっている。上記Ｄ型フリップフロップ
（30）は４ビット構成のものが用いられ、他の各Ｄ型フ
リップフロップ（31），（32）には１ビット構成のもの
が用いられている。
そして、上記Ｄ型フリップフロップ（30）は、その第
１データ出力端（QA）が第２データ入力端（DB）と上記
データセレクタ（33），（34）の各第１データ入力端
（A1），（A2）に接続され、その第２データ出力端
（QB）が第２データ入力端（DC）と上記データセレクタ
（33），（34）の各第２データ入力端（B1），（B2）に
接続され、その第３データ出力端（QC）が第４データ入
力端（DD）と上記データセレクタ（35），（36）の各第
１データ入力端（A3），（A4）に接続され、さらに、そ
の第４データ出力端（QD）が上記Ｄ型フリップフロップ
（31）のデータ入力端（DE）と上記データセレクタ（3
5），（36）の各第２データ入力端（B3），（B4）に接
続されている。また、上記Ｄ型フリップフロップ（31）
は、そのデータ出力端（QE）が上記Ｄ型フリップフロッ
プ（32）のデータ入力端（DF）と上記データセレクタ
（33），（35）の各制御入力端（S1），（S3）に接続さ
れているとともに、そのデータ出力端（QE）が上記デー
タセレクタ（34），（36）の各制御入力端（S2），
（S4）に接続されている。さらに、上記Ｄ型フリップフ
ロップ（32）は、そのデータ出力端（QF）が上記Ｄ型フ
リップフロップ（30）の第１データ入力端（DA）に接続
されている。
１データ出力端（QA）が第２データ入力端（DB）と上記
データセレクタ（33），（34）の各第１データ入力端
（A1），（A2）に接続され、その第２データ出力端
（QB）が第２データ入力端（DC）と上記データセレクタ
（33），（34）の各第２データ入力端（B1），（B2）に
接続され、その第３データ出力端（QC）が第４データ入
力端（DD）と上記データセレクタ（35），（36）の各第
１データ入力端（A3），（A4）に接続され、さらに、そ
の第４データ出力端（QD）が上記Ｄ型フリップフロップ
（31）のデータ入力端（DE）と上記データセレクタ（3
5），（36）の各第２データ入力端（B3），（B4）に接
続されている。また、上記Ｄ型フリップフロップ（31）
は、そのデータ出力端（QE）が上記Ｄ型フリップフロッ
プ（32）のデータ入力端（DF）と上記データセレクタ
（33），（35）の各制御入力端（S1），（S3）に接続さ
れているとともに、そのデータ出力端（QE）が上記デー
タセレクタ（34），（36）の各制御入力端（S2），
（S4）に接続されている。さらに、上記Ｄ型フリップフ
ロップ（32）は、そのデータ出力端（QF）が上記Ｄ型フ
リップフロップ（30）の第１データ入力端（DA）に接続
されている。
このような構成の制御信号復号回路（25）では、第６
図のタイムチャートに示すように、上記シリアル制御信
号（MPX0）に含まれている各タイミング（t1）〜
（t11）で状態の変化するデータ出力が上記Ｄ型フリッ
プフロップ（30），（31），（32）の各データ出力端
（QA）〜（QF）に得られ、上記Ｄ型フリップフロップ
（31），（32）の各データ出力端（QE），（QF）のデー
タで上記各データセレクタ（33）〜（36）が制御される
ことによって、上記Ｄ型フリップフロップ（30）の各デ
ータ出力端（QA），（QB），（QC），（QD）のデータの
エッジタイミング（t0），（t1），（t2），（t3），
（t6），（t7），（t8），（t9）を入れ換えたデータ出
力が上記データセレクタ（33），（34），（35），（3
6）の各データ出力端（X1），（X2），（X3），（X4）
に得られる。
図のタイムチャートに示すように、上記シリアル制御信
号（MPX0）に含まれている各タイミング（t1）〜
（t11）で状態の変化するデータ出力が上記Ｄ型フリッ
プフロップ（30），（31），（32）の各データ出力端
（QA）〜（QF）に得られ、上記Ｄ型フリップフロップ
（31），（32）の各データ出力端（QE），（QF）のデー
タで上記各データセレクタ（33）〜（36）が制御される
ことによって、上記Ｄ型フリップフロップ（30）の各デ
ータ出力端（QA），（QB），（QC），（QD）のデータの
エッジタイミング（t0），（t1），（t2），（t3），
（t6），（t7），（t8），（t9）を入れ換えたデータ出
力が上記データセレクタ（33），（34），（35），（3
6）の各データ出力端（X1），（X2），（X3），（X4）
に得られる。
上記各データセレクタ（33）〜（36）の各データ出力
端（X1）〜（X4）に得られる各データ出力は、上述のタ
イミング（t0）〜（t3），（t6）〜（t9）で上記各チャ
ンネルのスイッチ回路（12A）〜（12D）を制御して記録
動作を制御するための各チャンネルの記録制御信号（RE
C.AENB），（REC.BENB），（REC.CENB），（REC.DENB）
として、上記記録制御回路（27）を介して上記各スイッ
チ回路（12A）〜（12D）の各制御入力端に供給される。
端（X1）〜（X4）に得られる各データ出力は、上述のタ
イミング（t0）〜（t3），（t6）〜（t9）で上記各チャ
ンネルのスイッチ回路（12A）〜（12D）を制御して記録
動作を制御するための各チャンネルの記録制御信号（RE
C.AENB），（REC.BENB），（REC.CENB），（REC.DENB）
として、上記記録制御回路（27）を介して上記各スイッ
チ回路（12A）〜（12D）の各制御入力端に供給される。
また、上記Ｄ型フリップフロップ（31），（32）の各
データ出力端（QE），（QF）に得られる各データ出力
は、上述の各タイミイング（t4），（t5），（t10），
（t11）で上記切り換えスイッチ回路（14AC），（14B
D）を制御して再生出力を選択するための再生出力選択
制御信号（PB.A/CENB），（PB.B/DENB）として、上記再
生制御回路（28）を介して上記切り換えスイッチ回路
（14AC），（14BD）の各制御入力端に供給される。
データ出力端（QE），（QF）に得られる各データ出力
は、上述の各タイミイング（t4），（t5），（t10），
（t11）で上記切り換えスイッチ回路（14AC），（14B
D）を制御して再生出力を選択するための再生出力選択
制御信号（PB.A/CENB），（PB.B/DENB）として、上記再
生制御回路（28）を介して上記切り換えスイッチ回路
（14AC），（14BD）の各制御入力端に供給される。
ここで、上記記録制御回路（27）は、４個の３入力AN
Dゲート（27A），（27B），（27C），（27D）にて構成
されている。また、上記記録制御回路（27）は、４個の
２入力NANDゲート（28A），（28B），（28C），（28D）
にて構成されている。
Dゲート（27A），（27B），（27C），（27D）にて構成
されている。また、上記記録制御回路（27）は、４個の
２入力NANDゲート（28A），（28B），（28C），（28D）
にて構成されている。
さらに、上記モード検出回路（26）は、NORゲート（3
7）,NANDゲート（38）,23カウンタ（39）,ORゲート（4
0），インバータ（41）,3ビットデコータ（42）および
４個のＤ型フリップフロップ（43），（44），（45），
（46）にて構成されている。
7）,NANDゲート（38）,23カウンタ（39）,ORゲート（4
0），インバータ（41）,3ビットデコータ（42）および
４個のＤ型フリップフロップ（43），（44），（45），
（46）にて構成されている。
このモード検出回路（26）において、上記NORゲート
（37）およびNANDゲート（38）には、上記入力回路（2
0）にて得られる上記シリアル制御信号（MPX0）と上記
基本パルス検出回路（24）にて得られる上記基本パルス
（PBS）がそれぞれ供給されている。また、上記Ｄ型フ
リップフロップ（43），（44）の各クロック入力端に
は、上記基本パルス（PBS）が供給されており、上記Ｄ
型フリップフロップ（45）のクロック入力端には、上述
の制御信号検出回路（25）のＤ型フリップフロップ（3
2）のデータ出力端子（QF）に得られる再生出力選択制
御信号（PB.B/DENB）が供給され、さらに、上記Ｄ型フ
リップフロップ（46）のクロック入力端には、上述の制
御信号検出回路（25）のＤ型フリップフロップ（31）の
データ出力端子（QE）に得られる再生出力選択制御信号
（PB.A/CENB）が供給されている。
（37）およびNANDゲート（38）には、上記入力回路（2
0）にて得られる上記シリアル制御信号（MPX0）と上記
基本パルス検出回路（24）にて得られる上記基本パルス
（PBS）がそれぞれ供給されている。また、上記Ｄ型フ
リップフロップ（43），（44）の各クロック入力端に
は、上記基本パルス（PBS）が供給されており、上記Ｄ
型フリップフロップ（45）のクロック入力端には、上述
の制御信号検出回路（25）のＤ型フリップフロップ（3
2）のデータ出力端子（QF）に得られる再生出力選択制
御信号（PB.B/DENB）が供給され、さらに、上記Ｄ型フ
リップフロップ（46）のクロック入力端には、上述の制
御信号検出回路（25）のＤ型フリップフロップ（31）の
データ出力端子（QE）に得られる再生出力選択制御信号
（PB.A/CENB）が供給されている。
そして、上記NORゲート（37）は、上記シリアル制御
信号（MPX0）と基本パルス（PBS）とのNOR出力として、
上記シリアル制御信号（MPX0）のモード指定期間
（TMD）中に含まれるモード指定パルス（PMD）を抽出し
て上記23カウンタ（39）のクロック入力端に供給する。
上記NANDゲート（38）は、上記シリアル制御信号（MP
X0）と基本パルス（PBS）とのNAND出力として、上記各
タイミング（t0）〜（t11）のタイミングパルスを抽出
して上記23カウンタ（39）のリセット入力端に供給す
る。
信号（MPX0）と基本パルス（PBS）とのNOR出力として、
上記シリアル制御信号（MPX0）のモード指定期間
（TMD）中に含まれるモード指定パルス（PMD）を抽出し
て上記23カウンタ（39）のクロック入力端に供給する。
上記NANDゲート（38）は、上記シリアル制御信号（MP
X0）と基本パルス（PBS）とのNAND出力として、上記各
タイミング（t0）〜（t11）のタイミングパルスを抽出
して上記23カウンタ（39）のリセット入力端に供給す
る。
ここで、上記NORゲート（37）によるNOR出力には、第
６図のタイムチャートに示してあるように、上記シリア
ル制御信号（MPX0）のモード指定期間（TMD）中に含ま
れるモード指定パルス（PMD）とともに、上記モード指
定期間（TMD）の終了タイミング（tE）にパルスが１発
現れる。
６図のタイムチャートに示してあるように、上記シリア
ル制御信号（MPX0）のモード指定期間（TMD）中に含ま
れるモード指定パルス（PMD）とともに、上記モード指
定期間（TMD）の終了タイミング（tE）にパルスが１発
現れる。
また、上記23カウンタ（39）は、上記NORゲート（3
7）のNOR出力パルスをカウントして、上記モード指定パ
ルス（PMD）のパルス数（すなわちモード番号０〜７）
に１を加えた数値を示す４ビットのカウントデータを出
力する。
7）のNOR出力パルスをカウントして、上記モード指定パ
ルス（PMD）のパルス数（すなわちモード番号０〜７）
に１を加えた数値を示す４ビットのカウントデータを出
力する。
上記23カウンタ（39）にて得られる４ビットのカウン
トデータのうち、下位３ビットデータ（20），（21），
（22）は上記デコーダ（42）に供給され、また、上位２
ビットデータ（22），（23）は上記ORゲート（40）を介
して上記Ｄ型フリップフロップ（43）のデータ入力端に
供給され、さらに、最上位ビットデータ（23）は上記イ
ンバータ（41）を介して上記Ｄ型フリップフロップ（4
4）のデータ入力端（D0）に供給されている。
トデータのうち、下位３ビットデータ（20），（21），
（22）は上記デコーダ（42）に供給され、また、上位２
ビットデータ（22），（23）は上記ORゲート（40）を介
して上記Ｄ型フリップフロップ（43）のデータ入力端に
供給され、さらに、最上位ビットデータ（23）は上記イ
ンバータ（41）を介して上記Ｄ型フリップフロップ（4
4）のデータ入力端（D0）に供給されている。
上記Ｄ型フリップフロップ（43）は、上記23カウンタ
（39）から上記ORゲート（40）を介して供給される上位
２ビットデータ（22），（23）の論理値を上記基本パル
ス（PBS）にて上記モード指定期間（TMD）の終了タイミ
ング（tE）で取り込むことにより、上記モード指定パル
ス（PMD）のパルス数にてモード３乃至モード７が指定
されていることを論理「Ｈ」で示すモード検出データを
データ出力端（Qa）から出力する。
（39）から上記ORゲート（40）を介して供給される上位
２ビットデータ（22），（23）の論理値を上記基本パル
ス（PBS）にて上記モード指定期間（TMD）の終了タイミ
ング（tE）で取り込むことにより、上記モード指定パル
ス（PMD）のパルス数にてモード３乃至モード７が指定
されていることを論理「Ｈ」で示すモード検出データを
データ出力端（Qa）から出力する。
上記Ｄ型フリップフロップ（43）のデータ出力端
（Qa）に得られるモード検出データは、上記記録制御回
路（27）に直接供給されるとともに、上記Ｄ型フリップ
フロップ（45）を介して上記記録制御回路（27）に供給
されている。
（Qa）に得られるモード検出データは、上記記録制御回
路（27）に直接供給されるとともに、上記Ｄ型フリップ
フロップ（45）を介して上記記録制御回路（27）に供給
されている。
また、上記デコーダ（42）は、上記23カウンタ（39）
にて得られるカウントデータの下位３ビットデータ
（20），（21），（22）にて示される計数値に対応して
データ出力端（Q1）〜（Q7）の１個が論理「Ｌ」となる
ようになっている。
にて得られるカウントデータの下位３ビットデータ
（20），（21），（22）にて示される計数値に対応して
データ出力端（Q1）〜（Q7）の１個が論理「Ｌ」となる
ようになっている。
そして、上記Ｄ型フリップフロップ（44）は、上記デ
コーダ（42）の各データ出力端（Q1）〜（Q7）および上
記インバータ（41）の出力端の論理状態を上記モード指
定期間（TMD）の終了タイミング（tE）で取り込む。こ
のＤ型フリップフロップ（44）の各データ出力端（Q0）
〜（Q5）は、モード１の場合にデータ出力端（Q5）が論
理「Ｌ」、モード２の場合にデータ出力端（Q4）が論理
「Ｌ」、モード４の場合にデータ出力端（Q3）が論理
「Ｌ」、モード５の場合にデータ出力端（Q2）が論理
「Ｌ」、モード６の場合にデータ出力端（Q1）が論理
「Ｌ」、モード７の場合にデータ出力端（Q0）が論理
「Ｌ」にそれぞれなる。
コーダ（42）の各データ出力端（Q1）〜（Q7）および上
記インバータ（41）の出力端の論理状態を上記モード指
定期間（TMD）の終了タイミング（tE）で取り込む。こ
のＤ型フリップフロップ（44）の各データ出力端（Q0）
〜（Q5）は、モード１の場合にデータ出力端（Q5）が論
理「Ｌ」、モード２の場合にデータ出力端（Q4）が論理
「Ｌ」、モード４の場合にデータ出力端（Q3）が論理
「Ｌ」、モード５の場合にデータ出力端（Q2）が論理
「Ｌ」、モード６の場合にデータ出力端（Q1）が論理
「Ｌ」、モード７の場合にデータ出力端（Q0）が論理
「Ｌ」にそれぞれなる。
上記データ出力端（Q5）に得られるモード１の場合に
論理「Ｌ」になるモード検出信号は、Ａチャンネル（A
CH）およびＢチャンネル（BCH）の各再生信号（PB.ACHD
ATA），（PB.BCHDATA）を出力し、Ｃチャンネル（CCH）
およびＤチャンネル（DCH）の各再生信号（PB.CCHDAT
A），（PB.DCHDATA）の出力を禁止する再生制御信号と
して、上記再生制御回路（28）に供給される。また、上
記データ出力端（Q4）に得られるモード２の場合に論理
「Ｌ」になるモード検出信号は、Ｃチャンネル（CCH）
およびＤチャンネル（DCH）の各再生信号（PB.CCHDAT
A），（PB.DCHDATA）を出力し、Ａチャンネル（ACH）お
よびＢチャンネル（BCH）の各再生信号（PB.ACHDAT
A），（PB.BCHDATA）の出力を禁止する再生制御信号と
して、上記再生制御回路（28）に供給される。さらに、
上記データ出力端（Q3）に得られるモード４の場合に論
理「Ｌ」になるモード検出信号は、Ａチャンネル
（ACH）の記録信号（REC.ACHDATA）の記録を禁止する記
録制御信号として、上記記録制御回路（27）に供給され
る。また、上記データ出力端（Q2）に得られるモード５
の場合に論理「Ｌ」になるモード検出信号は、Ｂチャン
ネル（BCH）の記録信号（REC.BCHDATA）の記録を禁止す
る記録制御信号として、上記記録制御回路（27）に供給
される。さらに、上記データ出力端（Q1）に得られるモ
ード６の場合に論理「Ｌ」になるモード検出信号および
上記データ出力端（Q0）に得られるモード７の場合に論
理「Ｌ」になるモード検出信号は、それぞれＣチャンネ
ル（CCH）の記録信号（REC.CCHDATA）およびＤチャンネ
ル（DCH）の記録信号（REC.DCHDATA）の記録を禁止する
各記録制御信号として、上記Ｄ型フリップフロップ（4
6）を介して上記記録制御回路（27）に供給される。
論理「Ｌ」になるモード検出信号は、Ａチャンネル（A
CH）およびＢチャンネル（BCH）の各再生信号（PB.ACHD
ATA），（PB.BCHDATA）を出力し、Ｃチャンネル（CCH）
およびＤチャンネル（DCH）の各再生信号（PB.CCHDAT
A），（PB.DCHDATA）の出力を禁止する再生制御信号と
して、上記再生制御回路（28）に供給される。また、上
記データ出力端（Q4）に得られるモード２の場合に論理
「Ｌ」になるモード検出信号は、Ｃチャンネル（CCH）
およびＤチャンネル（DCH）の各再生信号（PB.CCHDAT
A），（PB.DCHDATA）を出力し、Ａチャンネル（ACH）お
よびＢチャンネル（BCH）の各再生信号（PB.ACHDAT
A），（PB.BCHDATA）の出力を禁止する再生制御信号と
して、上記再生制御回路（28）に供給される。さらに、
上記データ出力端（Q3）に得られるモード４の場合に論
理「Ｌ」になるモード検出信号は、Ａチャンネル
（ACH）の記録信号（REC.ACHDATA）の記録を禁止する記
録制御信号として、上記記録制御回路（27）に供給され
る。また、上記データ出力端（Q2）に得られるモード５
の場合に論理「Ｌ」になるモード検出信号は、Ｂチャン
ネル（BCH）の記録信号（REC.BCHDATA）の記録を禁止す
る記録制御信号として、上記記録制御回路（27）に供給
される。さらに、上記データ出力端（Q1）に得られるモ
ード６の場合に論理「Ｌ」になるモード検出信号および
上記データ出力端（Q0）に得られるモード７の場合に論
理「Ｌ」になるモード検出信号は、それぞれＣチャンネ
ル（CCH）の記録信号（REC.CCHDATA）およびＤチャンネ
ル（DCH）の記録信号（REC.DCHDATA）の記録を禁止する
各記録制御信号として、上記Ｄ型フリップフロップ（4
6）を介して上記記録制御回路（27）に供給される。
そして、この実施例のビデオテープレコーダでは、上
記シリアル制御信号発生回路（７）から上記スリップリ
ング装置（８）を介して上記回転ヘッドドラム（１）側
に伝達されてくるシリアル制御信号（MPX）に基づい
て、上記回転ヘッドドラム（１）内に設けた各記録増幅
器（11A）〜（11D）や各再生増幅器（13A）〜（13D）の
各出力信号すなわち各記録信号（REC.ACHDATA），（RE
C.BCHDATA），（REC.CCHDATA），（REC.DCHDATA）や各
再生信号（PB.ACH/CCHDATA），（PB.BCH/DCHDATA）を切
り換え選択する各スイッチ回路（12A）〜（12D），（14
AC），（14BC）の各種制御信号（REC.AENB），（REC.B
ENB），（REC.CENB），（REC.DENB），（PB.A/CENB），
（PB.B/DENB）を上記回転ヘッドドラム（１）側の制御
信号形成回路（15）にて形成して、上記各スイッチ回路
（12A）〜（12D），（14AC），（14BD）の動作を制御す
ることにより、上記各記録増幅器（11A）〜（11D）や各
再生増幅器（13A）〜（13D）と上記回転ヘッドドラム
（１）外部の図示しない記録再生回路と間で上記ロータ
リートランス（６）を介して各記録信号（REC.ACHDAT
A），（REC.BCHDATA），（REC.CCHDATA），（REC.DCHDA
TA）や各再生信号（PB.ACH/CCHDATA），（PB.BCH/DCHDA
TA）の伝送を行う。
記シリアル制御信号発生回路（７）から上記スリップリ
ング装置（８）を介して上記回転ヘッドドラム（１）側
に伝達されてくるシリアル制御信号（MPX）に基づい
て、上記回転ヘッドドラム（１）内に設けた各記録増幅
器（11A）〜（11D）や各再生増幅器（13A）〜（13D）の
各出力信号すなわち各記録信号（REC.ACHDATA），（RE
C.BCHDATA），（REC.CCHDATA），（REC.DCHDATA）や各
再生信号（PB.ACH/CCHDATA），（PB.BCH/DCHDATA）を切
り換え選択する各スイッチ回路（12A）〜（12D），（14
AC），（14BC）の各種制御信号（REC.AENB），（REC.B
ENB），（REC.CENB），（REC.DENB），（PB.A/CENB），
（PB.B/DENB）を上記回転ヘッドドラム（１）側の制御
信号形成回路（15）にて形成して、上記各スイッチ回路
（12A）〜（12D），（14AC），（14BD）の動作を制御す
ることにより、上記各記録増幅器（11A）〜（11D）や各
再生増幅器（13A）〜（13D）と上記回転ヘッドドラム
（１）外部の図示しない記録再生回路と間で上記ロータ
リートランス（６）を介して各記録信号（REC.ACHDAT
A），（REC.BCHDATA），（REC.CCHDATA），（REC.DCHDA
TA）や各再生信号（PB.ACH/CCHDATA），（PB.BCH/DCHDA
TA）の伝送を行う。
この実施例のように、各種制御信号（REC.AENB），
（REC.BENB），（REC.CENB），（REC.DENB），（PB.A/C
ENB），（PB.B/DENB）をシリアル制御信号（MPX）とし
て、上記回転ヘッドドラム（１）内の記録ヘッド（2A）
〜（2D）や再生ヘッド（3A）〜（3D）の数には無関係に
１本の伝送ラインでシリアル伝送して、上記各スイッチ
回路（12A）〜（12D），（14AC），（14BD）の動作を外
部制御することにより、上記スリップリング装置（８）
の段数を減らして小型化することができ、上記回転ヘッ
ドドラム（１）を回転駆動するための図示しないドラム
モータのトルクに余裕を与えることができるとともに、
軸振れの虞れも少なくなりS/Nを向上させることができ
る。
（REC.BENB），（REC.CENB），（REC.DENB），（PB.A/C
ENB），（PB.B/DENB）をシリアル制御信号（MPX）とし
て、上記回転ヘッドドラム（１）内の記録ヘッド（2A）
〜（2D）や再生ヘッド（3A）〜（3D）の数には無関係に
１本の伝送ラインでシリアル伝送して、上記各スイッチ
回路（12A）〜（12D），（14AC），（14BD）の動作を外
部制御することにより、上記スリップリング装置（８）
の段数を減らして小型化することができ、上記回転ヘッ
ドドラム（１）を回転駆動するための図示しないドラム
モータのトルクに余裕を与えることができるとともに、
軸振れの虞れも少なくなりS/Nを向上させることができ
る。
Ｈ 発明の効果 本発明に係る記録再生制御回路では、本発明に係る記
録再生制御回路では、複数の動作モードを選択的に指定
するとともに、複数の切換手段を制御するための各種制
御信号をシリアル制御信号として出力するシリアル制御
信号発生手段から信号伝達手段を介してシリアル制御信
号を回転ヘッドドラム内に伝達し、上記回転ヘッドドラ
ム内に配置した基準パルス検出手段により上記シリアル
制御信号から基準パルスを検出し、この基準パルスに基
づいて動作モード検出手段により上記シリアル制御信号
から動作モードを検出し、この動作モードに応じて制御
信号形成手段により上記シリアル制御信号から上記複数
の切換手段の各種制御信号を形成することができる。
録再生制御回路では、複数の動作モードを選択的に指定
するとともに、複数の切換手段を制御するための各種制
御信号をシリアル制御信号として出力するシリアル制御
信号発生手段から信号伝達手段を介してシリアル制御信
号を回転ヘッドドラム内に伝達し、上記回転ヘッドドラ
ム内に配置した基準パルス検出手段により上記シリアル
制御信号から基準パルスを検出し、この基準パルスに基
づいて動作モード検出手段により上記シリアル制御信号
から動作モードを検出し、この動作モードに応じて制御
信号形成手段により上記シリアル制御信号から上記複数
の切換手段の各種制御信号を形成することができる。
すなわち、この記録再生制御回路では、複数の動作モ
ードを選択的に指定するとともに、複数の切換手段を制
御するための各種制御信号をシリアル制御信号として、
各種制御信号を上記回転ヘッドドラム内のヘッドの数に
は無関係に１本の伝送ラインでシリアル伝送して上記切
換手段の各種動作を上記回転ヘッドドラムの外部から制
御することができ、上記信号伝達手段としてスリップリ
ング装置を用いた場合にも、スリップリング装置の段数
を減らして小型化することができ、回転ヘッドドラムを
回転駆動するためのドラムモータのトルクに余裕を与え
ることができるとともに、軸振れの虞れも少なくなりS/
Nを向上させることができる。
ードを選択的に指定するとともに、複数の切換手段を制
御するための各種制御信号をシリアル制御信号として、
各種制御信号を上記回転ヘッドドラム内のヘッドの数に
は無関係に１本の伝送ラインでシリアル伝送して上記切
換手段の各種動作を上記回転ヘッドドラムの外部から制
御することができ、上記信号伝達手段としてスリップリ
ング装置を用いた場合にも、スリップリング装置の段数
を減らして小型化することができ、回転ヘッドドラムを
回転駆動するためのドラムモータのトルクに余裕を与え
ることができるとともに、軸振れの虞れも少なくなりS/
Nを向上させることができる。
従って、本発明によれば、回転ヘッドドラム内に、記
録再生回路の少なくとも、磁気ヘッドに接続される増幅
器と、この増幅器の出力信号を制御信号に応じて選択切
り換えする切換器とが設けられた磁気記録再生装置の小
型化や信頼性の向上を図ることができる。
録再生回路の少なくとも、磁気ヘッドに接続される増幅
器と、この増幅器の出力信号を制御信号に応じて選択切
り換えする切換器とが設けられた磁気記録再生装置の小
型化や信頼性の向上を図ることができる。
第１図は本発明を適用した４チャンネルの記録再生を行
うディジタルビデオテープレコーダの要部構成を示すブ
ロック図、第２図は上記ビデオテープレコーダにおける
各ヘッドの配設状態を示す模式図、第３図は上記ビデオ
テープレコーダのトラックフォーマットを示す模式図、
第４図は上記ビデオテープレコーダに用いたシリアル制
御信号発生回路の動作を説明するためのタイムチャー
ト、第５図は上記ビデオテープレコーダに用いた制御信
号形成回路の回路構成例を示す回路図、第６図は上記制
御信号形成回路の動作を説明するためのタイムチャート
である。 第７図は従来の記録再生制御回路により４チャンネルの
記録再生を行うディジタルビデオテープレコーダの要部
構成を示すブロック図である。 １……回転ヘッドドラム 2A〜2D……記録ヘッド 3A〜3D……再生ヘッド ５……磁気テープ ６……ロータリートランス ７……シリアル制御信号発生回路 ８……スリップリング装置 10……ドラム内基板 11A〜11D……記録増幅器 12A〜12D……スイッチ回路 13A〜13D……再生増幅器 14AC,14BD……切り換えスイッチ回路
うディジタルビデオテープレコーダの要部構成を示すブ
ロック図、第２図は上記ビデオテープレコーダにおける
各ヘッドの配設状態を示す模式図、第３図は上記ビデオ
テープレコーダのトラックフォーマットを示す模式図、
第４図は上記ビデオテープレコーダに用いたシリアル制
御信号発生回路の動作を説明するためのタイムチャー
ト、第５図は上記ビデオテープレコーダに用いた制御信
号形成回路の回路構成例を示す回路図、第６図は上記制
御信号形成回路の動作を説明するためのタイムチャート
である。 第７図は従来の記録再生制御回路により４チャンネルの
記録再生を行うディジタルビデオテープレコーダの要部
構成を示すブロック図である。 １……回転ヘッドドラム 2A〜2D……記録ヘッド 3A〜3D……再生ヘッド ５……磁気テープ ６……ロータリートランス ７……シリアル制御信号発生回路 ８……スリップリング装置 10……ドラム内基板 11A〜11D……記録増幅器 12A〜12D……スイッチ回路 13A〜13D……再生増幅器 14AC,14BD……切り換えスイッチ回路
Claims (1)
- 【請求項１】回転ヘッドドラム内に、記録再生回路の少
なくとも、複数の記録用磁気ヘッド及び複数の再生用磁
気ヘッドのそれぞれに接続される複数の増幅器と、各増
幅器の出力信号を制御信号に応じて選択的に切り換える
複数の切換手段とが設けられた磁気記録再生装置におい
て、 上記回転ヘッドドラム外に配置され、複数の動作モード
を選択的に指定するとともに、上記複数の切換手段を制
御するための各種制御信号をシリアル制御信号として出
力するシリアル制御信号発生手段と、 上記シリアル制御信号発生手段から出力されるシリアル
制御信号を上記回転ヘッドドラム内に伝達する信号伝達
手段と、 上記シリアル制御信号発生手段から上記信号伝達手段を
介して伝達されるシリアル制御信号から基準パルスを検
出する基準パルス検出手段と、 上記基準パルス検出手段により検出された基準パルスに
基づいて上記シリアル制御信号から動作モードを検出す
る動作モード検出手段と、 上記動作モード検出手段により検出された動作モードに
応じて、上記シリアル制御信号から上記複数の切換手段
の各種制御信号を形成する制御信号形成手段とを有し、 上記基準パルス検出手段、動作モード検出手段及び制御
信号形成手段を上記回転ヘッドドラム内に配置してなる
ことを特徴とする記録再生制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63065330A JP2915411B2 (ja) | 1988-03-18 | 1988-03-18 | 記録再生制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63065330A JP2915411B2 (ja) | 1988-03-18 | 1988-03-18 | 記録再生制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01237909A JPH01237909A (ja) | 1989-09-22 |
| JP2915411B2 true JP2915411B2 (ja) | 1999-07-05 |
Family
ID=13283799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63065330A Expired - Fee Related JP2915411B2 (ja) | 1988-03-18 | 1988-03-18 | 記録再生制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2915411B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56127904A (en) * | 1980-03-10 | 1981-10-07 | Nippon Telegr & Teleph Corp <Ntt> | Rotary head recording and reproducing system |
-
1988
- 1988-03-18 JP JP63065330A patent/JP2915411B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01237909A (ja) | 1989-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3748381A (en) | Improved editing system | |
| EP0224929A2 (en) | Apparatus and method for preventing unauthorized dubbing of a recording signal | |
| JPH01248364A (ja) | デイジタルオーデイオ信号再生装置 | |
| EP0214343A2 (en) | Reproducing apparatus | |
| JP2695186B2 (ja) | 回転ドラムヘッド磁気テープ再生装置 | |
| JP2915411B2 (ja) | 記録再生制御回路 | |
| JP2513204B2 (ja) | Ｐｃｍ信号再生装置の速度制御回路 | |
| US5276557A (en) | Digital recording/reproducing apparatus | |
| EP0411998B1 (en) | 4-Channel PCM signal processing apparatus | |
| JPH0553038B2 (ja) | ||
| JP3144107B2 (ja) | 記録再生制御信号の伝送方法及び記録再生制御装置 | |
| US5285326A (en) | Digital signal processor for converting between 4-channel PCM signals and 2-channel PCM signals | |
| JPH0610482Y2 (ja) | デイジタルオ−デイオテ−プレコ−ダ | |
| JP2842351B2 (ja) | 磁気ディスク装置のヘッド消磁方法とその回路 | |
| KR940001053Y1 (ko) | 데이타 백업장치의 프레임 번호 검출회로 | |
| JP2533080B2 (ja) | 磁気記録再生装置 | |
| SU1277122A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с магнитофоном | |
| KR880001974B1 (ko) | 디지탈 오디오 기기의 블럭 동기 신호 발생회로 | |
| SU1675939A1 (ru) | Способ магнитной записи цифровой информации и устройство дл его осуществлени | |
| JPS6234381A (ja) | 磁気記録再生装置 | |
| SU1760543A1 (ru) | Устройство дл магнитной записи двоичной информации | |
| JPS6234388A (ja) | 磁気記録再生装置 | |
| JPS6221386A (ja) | 磁気記録再生装置 | |
| JPS61230678A (ja) | Ｐｃｍ信号記録再生装置 | |
| JPS63113841A (ja) | 磁気テ−プの記録速度自動判別装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |