JPH02121518A - ワンショット回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は入力信号を一定のパルス幅に変換するワンショ
ット回路に関するものであり、特に遅延回路を用いたワ
ンショット回路に関するものである。

［従来の技術］ 磁気ディスク装置から読み出されたデータは、データ・
セパレータ回路によりデータ信号とクロック信号に分離
される。前記データ　セパレタ回路において、入力デー
タはデータ転送周期の爽のワンショットパルス幅に変換
され、その後縁エツジと入力データをデータ信号とクロ
ック信号に分離するためのＷＩＮＤＯＷ信号とがＰＬＬ
（位相同期ループ）回路において位相比較され、位相同
期がとられる。すなわち、ＷＩＮＤＯＷ信号は人力デー
タがＷＩＮＤＯＷ信号のＨ°°あるいは°゛Ｌ”レベル
の中心になるように制御される。従って、ワンショット
パルス幅精度は高い精度が要求される。

さて、データ転送レートであるが、これはデク記録方式
により異なる。データ記録方式にはＦＭ方式とＭＦＭ方
式があり、前者に対し後者は２倍のデータ転送レートを
有している。従って、データ・セパレータ回路ではデー
タの記録方式によりパルス幅をＴ、あるいは２Ｔ、のよ
うに切り換えられるワンショット回路が必要となる。

ワンショット回路としては遅延回路を用いたものあるい
は基準クロックをカウントして所望のパルス幅を得よう
とするディジタル方式のものがあるが、ディジタル方式
のワンショットパルス幅は基準クロック周波数に依存し
た量子化誤差を含んでしまうため、量子化誤差を少なく
するためには基準クロック周波数を高くしなければなら
ないという問題がある。一方、遅延回路を用いたワンシ
ョット回路は常に一定のパルス幅が得られ、殻にディジ
タル方式より精度がよい。

従来、遅延回路を用いて２種類のパルス幅Ｔ。

および２Ｔ、を得るワンショット回路としては第３図に
示すものがある。同図において、１は信号検出回路のデ
イレイ型フリップフロップ（以下ＤＦＦと略称する）で
あり、そのデータ入力端子りはプルアップされている。

２及び３は遅延量Ｔ１の遅延回路（例えば特開昭６１−
３９７２１に示されるようなインバータの遅延を用いた
遅延回路、４は選択回路、５は入力端子、６は出力端子
、７はパルス幅選択信号、８はＤＦＦ　１のリセット入
力信号で選択回路４の出力が入力されている。９はＤＦ
Ｆ　ｌのＱ出力で遅延回路２へ入力されている。１２．
１３はそれぞれ遅延回路２．３の出力信号で共に選択回
路４に入力されている。第４図は第３図のタイムチャー
ト図であり、以下第４図に基づき説明する。

いま、入力端子５に信号が入力されると、ＤＦＦｌは信
号が入力されたことを検出してＤＦＦＩのＱ出力９は、
”Ｌ”レベルから°゛Ｈ”レベルに変化する。その変化
は遅延回路２．３によりＴ。

および２Ｔ、遅延される。いまパルス幅選択信号７によ
り遅延回路２の出力信号１２が選択されたとすると、Ｄ
ＦＦ　１のＱ出力９はＴ１遅延されＤＦＦＩのリセット
端子Ｒに入力され、ＤＦＦ　１のＱ出力９は“Ｈ”レベ
ルから“Ｌ“レベルに変化する。その結果、出力端子６
にはパルス幅Ｔ１のワンショットパルスが出力される。

同様に、パルス幅選択信号７により、遅延回路３の出力
１３を選択した場合は、出力端子６にはパルス幅２Ｔ。

のワンショットパルスが出力される。

［発明が解決しようとする課題） しかし、従来のワンショット回路ではパルス幅Ｔ１ある
いは２Ｔ、のワンショットパルスを得るためには遅延量
Ｔ、の遅延回路が２個必要であり、回路規模が大きくな
るという課題を有していた。

そこで１本発明はこのような課題を解決するもので、そ
の目的とするところは遅延回路１個を用いて、パルス幅
Ｔ＋　、２Ｔ、のワンショットパルスを得るワンショッ
ト回路を提供することで・ある。

［課題を解決するための手段］ 本発明のワンショット回路は、入力信号を一定のパルス
幅に変換するワンショット回路において、前記ワンショ
ット回路は、信号の入力を検出する検出回路と、前記検
出回路の出力を入力とする遅延回路と、前記検出回路の
出力と前記遅延回路の出力を入力とする論理回路とを具
備し、前記遅延回路の出力を前記検出回路のリセット信
号とし、前記検出回路の出力あるいは前記論理回路の出
力をワンショットパルスの出力として取り出すことを特
徴とする。

［実　施　例］ 以下、本発明の一実施例を図面に基づいて説明する。

第１図は本発明の一実施例におけるワンショット回路で
ある０図において先の第３図と同一部に同一符合を付す
、８はＤＦＦ　１のリセット入力信号で遅延回路２の出
力が入力されている。１０はＤＦＦ　ｌのＱ出力９と遅
延回路２の出力との論理和をとるオアゲート回路である
。

いま、入力端子５に信号が入力されると、ＤＦＦｌは信
号が入力されたことを検出しＤＦＦＩのＱ出力９は“Ｌ
”レベルからＨ”レベルに変化する。その変化は遅延回
路２によりＴ１遅延され、Ｄ、ＦＦ１のリセット端子Ｒ
に入力され、ＤＦＦｌのＱ出力９は゛Ｈ°゛レベルから
゛Ｌ゛レベルに変化する。その結果ＤＦＦ　ｌのＱ出力
９にはパルス幅Ｔ、のワンショットパルスが出力される
。

また、オアゲート回路８の出力１１はＤＦＦ　１のＱ出
力９が°Ｌ”レベルから°°Ｈ”レベルに変化すること
により゛Ｌ″レベルから゛Ｈ°゛レベルに変化し、ＤＦ
Ｆ　１のＱ出力９及び遅延回路２の出力が共に゛Ｌ″ル
ベルになるまで°°Ｈ″レベルを保持する。遅延回路２
はＤＦＦ　ｌのＱ出力９をＴ１遅延するので遅延回路２
の出力は、入力端子５に信号が入力されてから１３時間
後にＬ”レベルから°°Ｈ”レベルに変化し、さらにＴ
１時間後に゛°Ｈ゛レベルからＬ”レベルに変化する。

したがってオアゲート回路１０の出力１１にはパルス幅
２Ｔ、のワンショットパルスが出力される。

ＤＦＦ　ｌのＱ出力９およびオアゲート回路８の出力１
１はそれぞれ選択回路４に入力されており、出力端子６
にはパルス幅選択信号７によりＤＦＦＩのＱ出力９ある
いはオアゲート回路８の出力１１が出力される。すなわ
ち、パルス幅Ｔ、あるいは２Ｔ、のワンショットパルス
が出力される。

〔発明の効果１ 以上述べたように本発明によれば、従来２つ必要であっ
た遅延回路が１つで構成できるため、コストダウンが可
能となり、ＩＣ化するにあたっても小面積で済むという
効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路構成図。 第２図は第１図のタイミングチャート図。 第３図は従来のワンショット回路の回路構成図。 第４図は第３図のタイミングチャート図。 ｌ・・・デイレイ型フリップフロップ ２．３・遅延回路 ４・・・選択回路 ５・・・入力端子 ・出力端子 ・・パルス幅選択信号 デイレイ型フリップフロップのリ セット入力信号 ９・・・デイレイ型フリップフロップＱ出力・・オアゲ
ート回路 オアゲート回路出力信号 ６　・ ８　・　・ 第１図 以上 出願人　セイコーエプソン株式会社 代理人　弁理士　上　柳　雅　誉（他１名）第２図

Claims (1)

【特許請求の範囲】
1. 　入力信号を一定のパルス幅に変換するワンショット回
   路において、前記ワンショット回路は、信号の入力を検
   出する検出回路と、前記検出回路の出力を入力とする遅
   延回路と、前記検出回路の出力と前記遅延回路の出力を
   入力とする論理回路とを具備し、前記遅延回路の出力を
   前記検出回路のリセット信号とし、前記検出回路の出力
   あるいは前記論理回路の出力をワンショットパルスの出
   力として取り出すことを特徴とするワンショット回路。