JPH01130363A - 復調器 - Google Patents

復調器

Info

Publication number
JPH01130363A
JPH01130363A JP62287506A JP28750687A JPH01130363A JP H01130363 A JPH01130363 A JP H01130363A JP 62287506 A JP62287506 A JP 62287506A JP 28750687 A JP28750687 A JP 28750687A JP H01130363 A JPH01130363 A JP H01130363A
Authority
JP
Japan
Prior art keywords
data
clock
output
counter
demodulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62287506A
Other languages
English (en)
Inventor
Takahiro Kanbara
神原 隆宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62287506A priority Critical patent/JPH01130363A/ja
Publication of JPH01130363A publication Critical patent/JPH01130363A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、磁気テープ等の記録媒体にディジタル記録
されたデータを再生して復調データ、復調クロックを発
生する復調器に関するものである。
〔従来の技術〕         ・ 第4図は従来の復調器の回路図を示す。
この図において、1は再生ヘッドからの再生データbが
入力する入力端子、2は復調用の基準クロックaが入力
する入力端子、3は前記再生データbのエツジを検出す
るエツジ検出回路、5はプリセット値” l OOO”
がプリセットされる16進のプリセット機能付のカウン
タ、8はインバータ回路、11はセット機能付のフリッ
プフロップ、12は復調クロックm (n)の出力端子
、13は復調データPの出力端子、14はエツジパルス
dの出力端子である。
次に動作について説明する。はじめに磁気テープ等の記
録媒体に記録されているデータはNRZI (Non 
Return to Zoro Inverb)方式に
より変調されて記録されているとする。また入力端子2
から入力される基準クロックaは、変調時に使用した周
波数の16倍のクロックを入力することとする。以下第
5図のタイミングチャートにより説明を行う。
まず、入力端子1より再生データbが入力され。
エツジ検出回路3にてデータの立上がり、立下がりエツ
ジが検出される。その結果、エツジ検出毎に出力端子1
4に、1基準クロック分のエツジパルスdが出力される
。これは、NRZIで変調されたデータにおいて、デー
タのエツジの部分がデータId l ′7を表わす為で
ある。そしてエツジパルスαが“1″として出力する時
、プリセット機能付カウンタ5にプリセット値” 10
00 ”がロードされる。そしてカウンタ5では以後、
基準クロックaの入力によりカウントが開始され、しか
してそのカウント値が“1111 ”になるとCO端子
よりキャリー出力が1基準クロック間出力する。
これをパルスm、 n (但し、m=n)として示す。
また、この時、フリップフロップ11のQ出力である復
調データPは1”で、しかしてパルスnの立下がりにて
復調データPは0”となる。
次にキャリー出力後はプリセット機能付カウンタSはオ
ーバーフローして” o o o o ”となり、それ
よりカウントを再開し、またその後、16クロツクカウ
ントを行うと、再度co端子にキャリーを出力する。
これは、NRZI方式において、データ“0”では再生
データが変化しないので、復調時に、ダミーの復調クロ
ックを発生させなければならない為である。この部分を
第5図のタイミングチャートにおいてA点に示す。
そこで、再生ジッタにより、再生スビー、ドがダウン(
再生データ周波数が低くなる)すると、基準クロックa
の出力スピードが一定であるため、B点に示すように、
よけいな復調クロックm(n)が発生し、これにより、
復調データに誤りが生じる。
〔発明が解決しようとする問題点〕
従来の復調器は以上の様に構成されているので、再生ス
ピードのアップ、ダウンにより発生するジッタを吸収で
きず、復調データおよび復調クロックを誤って出力し、
したがってデータを正しく再生できないなどの問題があ
った。
この発明は、上記のような問題点を解消する為になされ
たもので、再生スピードのアップ、ダウン、即ち再生周
波数の変動に追従し、正確な復調クロック、復調データ
が、換言すれば正確な再生データが得られる復調器を得
ることを目的とする。
〔問題点を解決するための手段〕
この発明に係る復調器は、復調クロック発生手段の復調
クロック発生周期を、制御手段によって再生周波数の変
動に応じ可変制御するようにしたものである。
【作用〕
この発明における復調クロック発生手段は、その復調ク
ロックの発生周期を、再生周波数の変動に応じて制御手
段により自動的に可変制御され、したがって再生スピー
ドがダウンすると復調クロックの周波数もダウンして、
再生スピードがアップすると復調クロックの周波数もア
ップして再生ジッタに追従し、したがって再生ジッタに
追従した復調クロック、復調データが得られる。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。第1
図において、1は再生ヘッドからの再生データbが入力
する入力端子、2は復調用の基準クロックaが入力する
入力端子、3は前記再生データbが入力し且つ基準クロ
ック8により駆動されて再生データbのエツジを検出す
るエツジ検出回路、4は直前の再生時までの再生クロッ
クの周期を記憶しているアップダウン機能付カウンタで
、後述する信号り、iをそれぞれDOWN端子、UP端
子に印加されてダウンカウント及びアップカウントの動
作を行う、5は前記アップダウン機能付カウンタ4のカ
ウント値j (1〜4)をプリセットされるプリセット
機能付カウンタであり、OR回路7の出力をL端子に印
加されて前記カウント値j (1〜4)をプリセットさ
れ、またその後は基準クロックaが端子Tに印加される
毎にアップカウント動作を行う、しかしてそのカウント
値が“1111”となると、CO端子からキャリー出力
(パルスe)を発生し、OR回路7.インバータ回路8
A、AND回路10に与える。この場合、このプリセッ
ト機能付カウンタ5は復調クロック発生手段を構成し、
またアップダウン機能付カウンタ4は、カウンタ5の復
調クロック発生周期の制御手段を構成している。
6はJKタイプのフリッププロップで、基準クロックa
により駆動され、またOR回路7の出力をJ端子に与え
られ、且つインバータ回路8Bの出力をに端子に与えら
れている。そしてフリップフロップ6のQ出力(信号f
)はAND回路9Aに、゛6−出力(信号g)はAND
回路9Bに与えられている。
AND回路9A、9Bは共に3人力のAND回路であり
、共に前記インバータ回路8Aの出力。
及びエツジ検出回路3の出力端子15からのエツジパル
スCを与えられている。尚、エツジ検出回路3の出力端
子14からのエツジパルスdはOR回路7、インバータ
回路8Aに入力している。前記AND回路10には更に
前記信号fが入力し。
その出力は復調クロックにとして出力端子12より出力
し、またインバータ回路8Cに入力する。
11はセット機能付フリップフロップであり、そのQ出
力は復調データaとして出力端子13より出力する。尚
、14はエツジ検出回路3からのエツジパルスdの出力
端子で、このエツジパルスdは前記OR回路7及びイン
バータ回路8Bに入力する。
第1図に示した実施例の動作を次に説明する。
初めに、記録されているデータ形式および基準クロック
は、従来技術の説明に用いたものと同じとする。また、
第2図のタイミングチャートを参照して動作説明を行う
、まず、再生データbはエツジ検出回路3に入力され、
その検出エツジに対応したエツジパルスd、cが出力端
子14.15に出力する。ここでエツジパルスdが出力
するとプリセット機能付カウンタ5はアップタウン機能
付カウンタ4の出力j (1〜4)をロードし、且つ基
準クロックaにより以後はカウント動作を開始する。こ
こで、アップダウン機能付カウンタ4は、直前までの再
生クロック周期を記憶している。また、JKタイプのフ
リップフロップ6のQ端子はエツジパルスdの出力時に
“1”にセットされる。
そしてプリセット機能付カウンタ5の値が1111″に
なるとそのCO端子にキャリー出力(パルスe)が1基
準クロック間出力され、これによりプリセット機能付カ
ウンタ5は再び、アップダウン機能付カウンタ4の値を
ロードし、カウントを続行する。また、キャリー出力(
パルスeの出力)により、JKタイプフリップフロップ
6のQ端子の出力(信号f)は反転する。
ここで、再生スピードがダウンして、再生データ周期が
長くなった点を第2図の0点に示す、この時信号fは“
1”なので、AND回路9AからエツジパルスCに同期
した信号りが出力され、カウンタ4のDOWN端子に印
加される。これにより、アップダウン機能付カウンタ4
の値が1だけダウンし、そしてその値がプリセット機能
付カウンタ5にロードされ1次いで再びその値からプリ
セット機能付カウンタ5のカウントが続行される。
ここで、アップダウン機能付カウンタ4の出力信号J 
(1〜4)、またプリセット機能付カウンタ5のキャリ
ー出力パルスeに示すように、プリセット値が小さくな
ると、ロードからキャリー出力までの周期が直前の周期
より長くなり、これにより再生データのスピードに追従
していく。
また、再生スピードがアップして、再生データ周期が短
くなった点をD点に示す、この時、ブリップフロップ6
のQ端子の出力信号fは“O″で、−6一端子の出力信
号gがII 1 #jであるから、AND回路9Bから
エツジパルスCに同期したパルスiが出力され、アップ
ダウン機能付カウンタ4の値が1だけカウントアツプす
る。これによりプリセット機能付カウンタ5への次のプ
リセット値が大きくなり、ロードからキャリー出力まで
の周期が直前の周期より短くなり、再生データスピード
に追従して行くことになる。
なお上記実施例では、基準クロックを変調周波数の16
倍にして、またカウンタ4,5として4Bitのカウン
タ・を使用したが、この基準クロックの周波数は高いほ
どよく、それに応じてカウンタ4,5の容量も大きいも
のを使用してもよい。
また変調方式もNRZIだけでなく、NRZ方式にも適
用できる。
また第1図の変形実施例として第3図の構成のものがあ
る、即ち、第1図の実施例では、カウンタ5へのプリセ
ット値としてアップダウン機能付カウンタ4の出力を使
用していたが、第3図の構成では前記アップダウン機能
付カウンタ4のかわりに、ROM17を使用し、S:(
7)ROM17にあらかじめ書き込まれたデータにより
プリセット値を決める方式を取っている。ここで第3図
について説明を行う、第3図において16は4Bitの
データラッチ、17はROM (Read 0nly 
Memary)である。
次に第3図の実施例の動作について説明を行う。
エツジ検出回路3の出力端子14にパ1”のエツジパル
スdが出力されると、データラッチ16の4Bitラツ
チデータ(出力端子Q1〜4のデータ)と。
プリセット機能付カウンタ5の出力端子Q1〜4のデー
タによりROM17のアドレスが決定され、ROM17
にあらかじめ書き込まれていたデータによりプリセット
値がプリセット機能付カウンタ5にロードされる。
また4Bitデータラツチ16には直前までのカウント
値が記憶されており、エツジ検出回路3の出力端子15
からの“1”のエツジパルスCによりこの値が更新され
る。
ここで、ROMを使用した時の特徴を以下に述べる。
第1図の実施例構成では、ジッタに対する追従能力は、
再生入力データの1回の反転に対して±1であったが、
一般に、復調器を利用する装置によっては、ジッタの大
きさによって±1以上の追従能力が必要な場合がある。
またNRZI変調される前のPCMデータの符号化方式
によっても追従能力が±1以上必要な場合がある。そこ
でこのような場合には、プリセット機能付カウンタ5の
カウント値をダイレクトにROM17のアドレスに入力
し、しかしてあらかじめ装置の特徴や、変調方式によっ
て求めたデータがプリセットされているROM17より
該データを読み出して、プリセット機能付カウンタ5へ
のプリセット値とする。
これにより追従能力をより大きく変化させることができ
、より正確な復調クロックと復調データを得ることがで
きるようになることを、ROM17を用いたことの特徴
としているものである。
〔発明の効果〕
以上のように、この発明によれば、復調器による復調ク
ロックの周期は、再生データの周期変動(即ち、再生周
波数変動)にあわせて変動することができ、また装置の
特徴や変調方式によってもその追従能力を変化させるこ
とができるので、正確な復調クロックと復調データが得
られる効果がある。
【図面の簡単な説明】
第1図は、この発明の一実施例による再生周波数追従型
復調器の回路図、第2図は第1図の実施例における動作
タイミングを示すタイミングチャート、第3図はこの発
明による他の実施例の再生周波数追従型復調器の回路図
、第4図は従来の復調器の回路図、第5図はそのタイミ
ングチャートである。 3はエツジ検出回路、4はアップダウン機能付カウンタ
、5はプリセット機能付カウンタ、16はデータラッチ
、17はROMであり、しかしてプリセット機能付カウ
ンタ5は復調クロック発生手段を構成し、またアップダ
ウン機能付カウンタ4及びROM17は制御手段を構成
する。 なお、図中、同一符号は同一、又は相当部分を示す。 特許出願人  三菱電機株式会社 口

Claims (1)

    【特許請求の範囲】
  1. 記録媒体にディジタル記録されたデータを再生、復調す
    る復調器において、前記記録媒体からの再生データに基
    づき復調クロックを発生する復調クロック発生手段と、
    この復調クロック発生手段による復調クロックの発生周
    期を再生周波数の変動に応じて可変制御する制御手段と
    を有し、この制御手段によって前記復調クロック発生手
    段を制御することにより再生周波数に追従した復調クロ
    ック及び復調データを得られるようにしたことを特徴と
    する復調器。
JP62287506A 1987-11-16 1987-11-16 復調器 Pending JPH01130363A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62287506A JPH01130363A (ja) 1987-11-16 1987-11-16 復調器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62287506A JPH01130363A (ja) 1987-11-16 1987-11-16 復調器

Publications (1)

Publication Number Publication Date
JPH01130363A true JPH01130363A (ja) 1989-05-23

Family

ID=17718221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62287506A Pending JPH01130363A (ja) 1987-11-16 1987-11-16 復調器

Country Status (1)

Country Link
JP (1) JPH01130363A (ja)

Similar Documents

Publication Publication Date Title
JP3345515B2 (ja) ピークシフト補正回路およびそれを使用した磁気記録媒体再生装置
JPS5928205A (ja) 波形整形回路
US4539666A (en) Apparatus for controlling rotation of a record disk at a constant linear velocity
JPH065593B2 (ja) 磁気ディスク装置のパルス回路
JPH07105118B2 (ja) スレッショルドトラッキング方式
JPH01130363A (ja) 復調器
KR940003664B1 (ko) 디지틀 신호 검출장치
US5189657A (en) Circuit for writing and reproducing a modulation signal onto writable optical disk
US4876615A (en) Data decoding system
JPH0879059A (ja) 基準クロック発生回路
JPH0249573B2 (ja)
JPS6285513A (ja) スライスレベル自動設定回路
JPH0877503A (ja) ピーク検出回路およびそれを使用した記録媒体再生装置
JPH02218059A (ja) システムクロック発生装置
JPS62252563A (ja) 磁気記録再生装置
JPH0247653Y2 (ja)
KR840001041Y1 (ko) 카셋트 녹음기의 음성 및 문자신호 제어회로
JPS6120941B2 (ja)
JPH0211048B2 (ja)
JPS6239909A (ja) 再生中継回路
JPS6245622B2 (ja)
JPH0371452U (ja)
JPS6158911B2 (ja)
JPS6231068A (ja) デジタル信号再生装置の速度制御装置
JPH04360072A (ja) 磁気記憶装置