JPS5958608A - 磁気ディスク装置のパルス回路 - Google Patents

磁気ディスク装置のパルス回路

Info

Publication number
JPS5958608A
JPS5958608A JP57168853A JP16885382A JPS5958608A JP S5958608 A JPS5958608 A JP S5958608A JP 57168853 A JP57168853 A JP 57168853A JP 16885382 A JP16885382 A JP 16885382A JP S5958608 A JPS5958608 A JP S5958608A
Authority
JP
Japan
Prior art keywords
signal
output
pulse
circuit
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57168853A
Other languages
English (en)
Other versions
JPH065593B2 (ja
Inventor
Shunji Kitamura
喜多村 俊二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP57168853A priority Critical patent/JPH065593B2/ja
Priority to US06/535,163 priority patent/US4564870A/en
Publication of JPS5958608A publication Critical patent/JPS5958608A/ja
Publication of JPH065593B2 publication Critical patent/JPH065593B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、磁気ヘッドから出力するリード信号のピー
ク位置をデジタル信号であるパルス信号に変換する磁気
ディスク4!:餡のパルス1iil路に関する。
〔発明の技術的背景とその問題点〕
一般に、磁気ディスクAA装置において、データの設出
し動作は、ノ母ルス回路を含むmW出し回路によシ行な
われる。すなわち、磁気ディスクに1録されたデータは
、磁気ヘッドにより検出され、アナログ信号(重圧信号
)のリード信号(ヘッド内生信号)として出力される。
このリ −一ド信号が、読出し回路に与オーらねること
に々る。読出し回路では、上記り〜ド(M号はプリアン
プで増幅され、その後ローパスフィルタ、微分器、ゼロ
ビルトコンパレータ等にょシビーク検出がなされる。そ
して、パルス回路でパルス整形が行なわわた後、リード
データとして例えば磁気ディスク装置のコントローラに
送らhることになる。
)4ルス回路は、通常パルサと呼げ1+ 、上言eのよ
うにクー241号のピーク位置をデジタル信号のノ平ル
ス信月に変換する回路であシ、安定なデータリードを実
現するための重要な回路の一つである。このようなノ9
ルス回路は、例えば第1は1に示すよりな第1?4成か
らなり、コンパレータ(電圧比較器)1には上記り−ド
信号を微分したアナログ係列(以下徽分信号と称する)
Cが与えられる。また、コン・母レータ2には、リード
信号aがそのtまの状態で与えられる。コン・♀レータ
2は、第2図に示すようにリード信号aが所定の電圧レ
ベルTH十以上になると立上がシ、所定の利用しベルT
H−以下になると立下がるパルス信号すを出力する。こ
のノ4ルス信号すは、インバータ3を介してディレーラ
イン4に与えらt1所定の時間で遅延される。この遅延
信号がインバータ5で信号eに反転されて1例えばD型
フリッゾフロップ6のデータ入力端子りに与えられる。
なお、図中のR1*R2+R3は抵抗器であシ、十v、
−■は指′圧信号である。
一方、コンパレータ1は、微分信号Cのゼロクロス点(
微分信号Cが0レベルの時点)に対応して立上がり、立
下がるパルス信号d、fを出力する。パルス信号fは、
・母ルス信号dの反、・転信号である。微分信号Cは、
第2図に示すように、リード信号aの正負のピーク時点
をゼロクロス点とするアナログ信号C′を一定時間で遅
延させた信号である。・ぐルスd、fは、ナンド回路7
,8の各一方の入力端子にそれぞれ与えられる。このナ
ンド回路7,8の各他方の入力端子には、フリップ70
ツノ6の出力信号り、gがそれぞれ与えられる。そして
、ナンド回路7,8は、各出力信号を両者共にナンド回
路9に出力する。このナンド回路9の出力信号lが、フ
リップフロップ6のクロック信号として、そのクロック
入力端子CLKに与えられる。フリップフロップ6は、
クロック信号iに同期して、その出力信号g、hを第1
図に示すような論理回路10に与えられる。この論理回
路10から、第2図に示すような・ぐルス整形されたノ
9ルス信号j、すなわち微分信号Cのゼロクロス点(リ
ード信号aのピーク位置セある)に対応するデジタル信
号が出力される。このノ4ルス信号jが、上記のような
り一ドデータである。なお、論理回路10け、例えば四
2図に示すような回路であり、11〜13けインバータ
、14〜16はナンド回路、17はディレーラインであ
る。
このような・臂ルス回路で、磁気ヘッドから読出された
リードデータをデジタル信号として出力することができ
る。しかしながら、上記のような従来の方式では、第2
図に示すように微分信号Cにおいて、本来不要なゼロク
ロス点Xが生じ、そのためコンノJ?レータ1の出力信
号d。
fに不要なパルス信号Pxが発生することになる。
このため、ノクルス幅が十分でないノJ?ルス信号1が
、フリップフロップ6のクロック信号として与えられる
場合がある。したがって、フリップフロップ6の動作に
レーシング等が発生して、その出力信号gebが不安定
になる場合がある。
これは、磁気ディスク装ffi′】のデータリードを不
安定にする原困となり、エラーレイトを高め、磁気ディ
スク装置の信頼性を低下させることになる。
〔発明の目的〕
この発明は、王妃の事情を鑑みてなさねたもので、磁気
ディスク装置1′のん「出し回路において、磁気ヘッド
から出力するリード信号のピーク位置を確実にデジタル
信号であるパルス信号に変換して、正確なリードデータ
を出力でき、磁気ディスク装置の信ψ(1性を向上でき
るようにした磁気ディスク装置のパルス回路を祈伊する
ことを目的とする。
〔発明の重要〕
すなわち、この発明においては、例えばD yll+の
フリップフロップの出、力信号を用いて、磁気ヘッドか
らのリード信号のピーク位置をデジタル信号に変換して
出力する。この場合、上記フリップフロツノに対して、
リード信号の勧分情号のゼロクロス点に対応し刷定のパ
ルス帖を有するクロック信号を供給できる手段を設ける
ものである。こねによシ、確実にリードデータであるデ
ソタル信号を出力できることになる。
〔発明の実施例〕
゛以下図面を参照してこの発明の一実施例について説明
する。第3図はこの発明に係るA?ルス回路の411成
を示すもので、21はアンド回路でディレーライン4の
出力信号が与えられる。このディレーライン4には、コ
ンパレータ2の出力信号すがインバータ3を介して与え
られる。
アンド回路2ノの出力信号mけ、ナンド回路8に与えら
れる。すなわち、ナンド回路8はコンパレータ1の出力
信号f1フリッゾフロップ6の出力信号gおよび上記信
号mの3人力信号が与えられる。さらに、この発明では
インバータ5の出力信号eがフリッゾフロ、ゾロのデー
タ入力端子りと共にナンド回路7に与えられる。
このナンド回路7は、コンパレータ1の出力信号d1フ
リッゾフロップの出力信号りおよび上記信号eの3人力
信号が与えられることに彦る。
なお、他の構成については、上紀第1図と同様であるた
め、同一符号を付して説明は省略する。
このような構成において、第4図を参照してその動作を
説明する。いま、図示しない磁気ヘッドからリード信号
(電、圧信号であるアナログ信号)aが出力され、コン
・母レータ2に与えられタトスる。このコンパレータ2
は、第4図に示すようにリード信号aが所定の電圧レベ
ルTH十以上になると立上がり、所定の重圧レベルTH
−以下になると立下がるi<’ルス信号すを出力する。
この・2ルス信号すは、インバータ3で反転され、さら
にディレーライン4で一定時間を遅延されてアンド回路
21およびインバータ5の両者に与えられる。このイン
バータ5のaJ力信号eは、D型フリップフロップ6の
データ入力端子りに与えられる。
一方、コンパレータ1は微分信号Cが与えられると、微
分信号Cのゼロクロス点に対応する時点で立上がりまた
は立下がるパルス信号d。
fを出力する。パルス信号fは、ノ(ルス信号dの反転
信月である。微分信号Cは、上記のようにリード信号a
の正負ピーク時点をゼロクロス点とするアナログ信号を
一定時間をもって遅延させた信号である。。この場合、
)母ルス信号d。
fには、第4図に示すような不要なパルスPxが発生し
ているとする。そして、ノ母ルス信号d。
fは、ナンド回路?、8のそれぞれに与えられる。いま
仮に、・(ルス伯1d、fがそれぞれrlJ 、 rO
Jで、また信号m 、 eがそれぞれ「0」。
「1」とする。さらに、フリ、fフロツノ6の出力信号
gphがそれぞれrOJ 、 rlJとする。したがっ
て、ナンド回路7の出力信号にはrOJと々す、ナンド
回路8の出力信号1の状態にかかわらず、ナンド回路9
の出力信号lは「1」となる。そして、ノクルス信号d
、fが、それぞれrOJ 、 rlJに変化し、フリッ
プフロラf6が信号1をクロック信号として信号eを読
込み、その出力信号g、hがそれぞれrlJ 、 rO
Jに変化したとする。この場合、信号e、mは、それぞ
れrlJ 、 rOJであれば、ナンド回Ey、sの各
出力信号に、1は両者共に「1コである。したがって、
ナンド回路9の出力信号量けrOJと々る。
このとき、パルス信号d、fが不要・やルスPxのため
に、それぞれrlJ 、 rO」になったと【7でも、
ナンド回路7,8の各出力信号に、1け全く変化し々い
て両者共に「1」である。さらに)母ルス信号d、fが
、それぞれrl、J 、 rOJで、信号gehがそh
ぞれrOJ 、 rlJとする。この醒合、信号。1m
がそれぞれrOJ 、 rlJであわば、ナンド回路7
.8の名田力信号に、1け両者共に「1」である。L7
たがって、ナンド回路9の出力信号Iは「0」と々る。
このとき、パルス信号d、fが不要パルスPxのために
、そわそわ「o」「1」に々ったとL7ても、ナンド回
路7.8の各出力信号に、]け全く変化しないで両者共
に「1」である。
このようにして、フリップフロップ6にデータ入力とし
て与えられる信号eおよびその反転信儒mが、ナンド回
路7,8のそれぞhに力えられることにより、ナンド回
路7,8のd−”・カ信号に、lにノ4ルス信号d、f
に生ずる不要ノ臂ルスPxの影響が及ぶことを確実に防
止できる。したがって、フリツプフロツプ6に対して、
ナンド回路9の出力信号lであるクロック信号を安定で
確実に与えることができる。しかも、この場合、ディレ
ーライン4を下記のように調整することにより、7す、
ゾフロ、f6の動作に必要なりロック信号1のパルス幅
を十分に設定することができる。すなわち、第4図に示
すよりな5・ぐルス幅t2が、 tg>tt+ty       ・・・(1)となるよ
うに訴整する。ここで tl :コン7ぐレータ2のスンッシュレベル(例えば
TH+)がリード信号aを横切る時点から、リード信号
aのピーク時 までの時間。
tWニアリップフロップ6に必要なパルス幅である・な
お、twはA?ルス幅t。
(第4図に示す)よシ小さいとする。
〔発明の効果〕
以上詳述したようにこの発明によれば、磁気ディスク、
11の読出し回路において、磁気へ。
ドから出力するリード信・号のピーク位置をデジタル信
号であるパルス信号に変換するために必要なフリ、プフ
ロ、ゾに対して、安定で確実なりロック信号を与えるこ
とができる。したがって、フリップフロッグのυ用件に
レーシング等が発生することを確実に防止でき、結呆的
に確実なノ4ルス仙号であるリードデータを出力できる
そのため、磁気ディスク装置において、リードエラーレ
イトを大幅に低下させることかでき、信頼性を向上でき
るものである。
【図面の簡単な説明】
第1図は従来の磁気ディスク装置の・ぐルス回路の構成
図、第2図はその動作を説、明するためのタイミングチ
ャート、第3図はこの発明の一実施例に係る磁気ディス
ク装部の・fルス回路の粋を成図、第4図はその動作を
説明するためのタイミングチャートである。 1.2・・・コンパレータ、J # 5 # I J 
、 12913・・・インバータ、4.11・・・ディ
レーライン、6・・・D型フリップフロッゾ、7 e 
8 a 9 a 14 eJ 5 e 7 g・・・ナ
ンド回路、21・・・アンド回路。

Claims (1)

    【特許請求の範囲】
  1. 一一タのリード、ライトを行なう磁気ヘッドから出力す
    るアナログ信号が所定の電圧レベルの範囲内である場合
    にi4ルス信号を出力するコア ハV、  l (!:
     、このコンパレータの田方信号ヲ読込みその出力信号
    に基づいて上記アナログ信号のピーク位置をデジタル信
    号に変換するために必要な信号を出力するフリツプフロ
    ツプと、上記アナログ信号のピークを検出するための微
    分信号のゼロクロス点に対応するクロックツぐルスにお
    いて上=pコンパレータの出力信号に応じて所定のパル
    ス幅の上言1クロックツ+ルスを上記フリップフロップ
    のクロック信号として供給するクロックツ母ルス出力手
    段とを具備したことを特徴とする磁気ディスク装置のパ
    ルス回路。
JP57168853A 1982-09-28 1982-09-28 磁気ディスク装置のパルス回路 Expired - Lifetime JPH065593B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57168853A JPH065593B2 (ja) 1982-09-28 1982-09-28 磁気ディスク装置のパルス回路
US06/535,163 US4564870A (en) 1982-09-28 1983-09-23 Signal detector of magnetic disk apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57168853A JPH065593B2 (ja) 1982-09-28 1982-09-28 磁気ディスク装置のパルス回路

Publications (2)

Publication Number Publication Date
JPS5958608A true JPS5958608A (ja) 1984-04-04
JPH065593B2 JPH065593B2 (ja) 1994-01-19

Family

ID=15875757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57168853A Expired - Lifetime JPH065593B2 (ja) 1982-09-28 1982-09-28 磁気ディスク装置のパルス回路

Country Status (2)

Country Link
US (1) US4564870A (ja)
JP (1) JPH065593B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61120380A (ja) * 1984-11-16 1986-06-07 Sony Corp デジタル信号処理回路
US4626935A (en) * 1985-01-14 1986-12-02 Gorbachev Oleg S Device for coupling cassette tape recorder to microcomputer
JPH0619912B2 (ja) * 1985-06-18 1994-03-16 シャープ株式会社 デジタル磁気記録再生装置
US4806401A (en) * 1986-03-24 1989-02-21 The Boeing Company Duplex cured elastomer hoses and method of manufacture
US4729045A (en) * 1986-04-01 1988-03-01 Hewlett-Packard Company Apparatus and method for digital magnetic recording and reading
US4972276A (en) * 1986-04-04 1990-11-20 Ye Data Inc. Regeneration system for digital magnetic recording information
DE3726316A1 (de) * 1987-08-07 1989-02-16 Bosch Gmbh Robert System zum verarbeiten von wiedergegebenen signalen in einem digitalen aufzeichnungs- und wiedergabegeraet
US4868430A (en) * 1988-02-11 1989-09-19 Ncr Corporation Self-correcting digitally controlled timing circuit
JP2840747B2 (ja) * 1988-05-25 1998-12-24 ソニー株式会社 ディジタル信号再生装置
JPH0786965B2 (ja) * 1989-08-03 1995-09-20 ローム株式会社 フロッピーディスク装置用読取り回路
US5400188A (en) * 1993-12-06 1995-03-21 Ford Motor Company Blank detector for cassette tape player
US5608583A (en) * 1995-05-24 1997-03-04 Conner Peripherals, Inc. System for qualifying the detection of a servo dibit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5129910A (ja) * 1974-09-06 1976-03-13 Matsushita Electric Ind Co Ltd
JPS5141048A (en) * 1974-10-05 1976-04-06 Idemitsu Kosan Co Horikaaboneetofunmatsunoseizohoho oyobi sorenimochiirusochi
JPS537309A (en) * 1976-07-07 1978-01-23 Fujitsu Ltd Digital information reproduction device
JPS5642428A (en) * 1979-09-13 1981-04-20 Nippon Shiyuuhenki Kk Peak detecting circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631263A (en) * 1970-01-09 1971-12-28 Ibm Signal detection circuit
GB2057226B (en) * 1979-07-10 1984-02-22 Mfe Ltd Decoding mfm data signals
US4306194A (en) * 1979-10-11 1981-12-15 International Business Machines Corporation Data signal detection circuit
JPS57109114A (en) * 1980-12-26 1982-07-07 Toshiba Corp Data conversion circuit
US4346411A (en) * 1981-02-17 1982-08-24 International Business Machines Corporation Amplitude sensitive three-level detector for derivative read back channel of magnetic storage device
US4399474A (en) * 1981-08-10 1983-08-16 Ampex Corporation Automatic threshold tracking system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5129910A (ja) * 1974-09-06 1976-03-13 Matsushita Electric Ind Co Ltd
JPS5141048A (en) * 1974-10-05 1976-04-06 Idemitsu Kosan Co Horikaaboneetofunmatsunoseizohoho oyobi sorenimochiirusochi
JPS537309A (en) * 1976-07-07 1978-01-23 Fujitsu Ltd Digital information reproduction device
JPS5642428A (en) * 1979-09-13 1981-04-20 Nippon Shiyuuhenki Kk Peak detecting circuit

Also Published As

Publication number Publication date
US4564870A (en) 1986-01-14
JPH065593B2 (ja) 1994-01-19

Similar Documents

Publication Publication Date Title
JP2563712Y2 (ja) 周波数2倍器
JPS5958608A (ja) 磁気ディスク装置のパルス回路
JPH10503342A (ja) フェーズロックループ、該フェーズロックループ用位相比較器、及び該フェーズロックループを含む再生装置
JPS6020200Y2 (ja) 多トラツク記録装置用デ−タ信号デスキユ−化装置
US10095263B1 (en) Apparatus and method for calibrating signal synchronization
JPS6066517A (ja) クロック切換回路
JP2972447B2 (ja) データ転送回路
JPH0634684A (ja) 位相差デジタル変換回路
JP2819127B2 (ja) 位相測定回路
US3594655A (en) Clock signal generator using a sawtooth oscillator whose frequency is controlled in discrete steps
JPH01103016A (ja) 電圧比較半導体集積回路
JP2810713B2 (ja) タイミング発生装置
GB2127243A (en) Variable frequency oscillator
JPS6285513A (ja) スライスレベル自動設定回路
JP2845883B2 (ja) データセパレータ
JPH0234031A (ja) 位相制御回路
JPH01134762A (ja) 磁気デイスク装置のデータ読出し回路
JPS62184667A (ja) 同期クロツクパルス再生回路
JPS60164966A (ja) 情報再生装置
SU515143A1 (ru) Устройство дл магнитной записи цифровой информации
CN116192129A (zh) 一种基于双级sr锁存器的数字鉴相器
JP2543108B2 (ja) 同期パルス発生装置
JPH02121518A (ja) ワンショット回路
JPS6248402B2 (ja)
JP2822403B2 (ja) プリアンブル検出回路