JPS6020200Y2 - 多トラツク記録装置用デ−タ信号デスキユ−化装置 - Google Patents

Description

【考案の詳細な説明】 本考案は磁気記録装置に関し、詳細には、複数トラック
の記録装置におけるデータ信号のスキューを直す（デー
タ信号の相互タイミング不一致を直す）装置に関する。

この装置はマーカービットを発生し、それによりデータ
ビットおよびエラービットはマーカービットと同期して
対応するレジスタを通過することになる。

更にマーカービットによりゲートが開き、それにより一
文字のすべてのデータビットがデータ出力端子において
同時に利用可能となる。

現代のデータ処理装置においては、データは後刻読出し
て利用するためにデータは磁気テープまたはディスクに
記録される。

このデータには夫々９ビツトから威る１英数字ヨデータ
文字が含まれる。

磁気テープが使用されるときは文字は、磁気記録ヘッド
組立体を過ぎて移動する磁気テープに沿ってその複数の
トラックに順次記憶すなわち書。

込まれる。

これら文字はテープに沿ってその横方向に記録され、各
文字の各ビットはヘッド組立体の複数の磁気ヘッドによ
り各トラックに書込まれる。

９トラツクから成る装置においては９個のヘッドが１デ
一タ文字の９ビツトを同時に記録し、９トランクの夫々
に１ビツトが記録される。

データ文字がテープから読出されるとき文字のデータビ
ットは、磁気ヘッドの整列不十分またはテープの蛇行運
動により１スキユーヨされるすなわちわずかに異なる時
刻に読出されることになる。

これらデータビットを使用可能な形式に戻すには各文字
をデスキューする（すなわちスキューしているのを元に
戻す）ことが必要である。

すなわち文字のすべてのビットが同時に読出されるよう
にビットを整列させることが必要である。

磁気テープからデータを読出すとき磁気テープに欠陥が
あるか装置にノイズがあると、読出したデータにエラー
が生じる。

このようなエラーは各シトラックの信号の形式をチェッ
クすることにより検出される。

１つのトラックだけにエラーが存在するときはそのデー
タのエラーを訂正することは可能である。

２つまたはそれ以上のトラックにエラーが生じると、デ
ータを正しくするために再読：出しを行うか別の訂正手
段を講じる必要がある。

このため、テープから読出したデータのどれかのトラッ
クにエラーが生じたときエラー信号を発生し、エラーが
２つまたはそれ以上のトラックにおいて同時に起きたと
き出力信号を発生するアラーム回路を設ける必要がある
。

データビットは二進１または二進Ｏから戒る。

二進１は普通は正の電圧で表わされ、二進ＯはＯボルト
に近い値で表わされる。

二進Ｏはデータビットがない時と同じ電圧で表わされる
ので、各トラックにおいてデータビットがバッファまた
は記憶装置へ転送されたかどうかを決定することは困難
である。

このため従来のデスキュー化装置（スキューを戻す装置
）は、磁気テープから読出したデータをデスキューする
ために複雑なロジック回路を使用した。

このような従来のデスキュー化装置は複雑で製造原理が
高く、従来の装置の動作が保守技術者にとって理解する
ことが困難であったので、修理が困難であった。

したがって、本考案の目的は複数トラックの磁気記録媒
体に関して用いる新しい改良したデスキュー化（スキュ
ーを戻す）装置を提供することである。

本考案の他の目的は高度の信頼性を有するデスキュー化
装置を提供することである。

本考案の他の目的は従来の装置より製造コストの低いデ
スキュー化装置を提供することである。

本考案の他の目的は従来の装置より複雑でないデスキュ
ー化装置を提供することである。

要約すれば本考案は、マーカービットを発生してデータ
信号のスキューを戻すデスキュー化装置に存する。

マーカービットは、バッファ内のエラー信号およびデー
タ信号を同期して移動させデータ文字がデスキューされ
る度毎に転送信号を発生するのに使用される。

図面において、各データトラックはデータ信号およびエ
ラー信号を提供し、これら信号は第１図に示したデスキ
ュー化装置の入力端子１９および２１に供給される。

各トラックからのデータは制御発信器１１の周波数を制
御するのに使用され、それにより発振器はデータストロ
ーブ信号を発生し、このデータストローブ信号はデスキ
ューバッファ１２の入力端子２５に供給される。

制御発信器１１の動作の詳細な説明は、例えば米国特許
願第２６０３３５号１位相固定発振器ヨＣ１９７２＊
５月３０日米国出願）に見られる。

デスキューバッファ１２に供給されたデータのどれかに
エラーが存在すると、エラー信号が多重エラー検出器１
３とエラー出力端子３２に供給される。

エラー出力端子はエラー訂正回路（図示せず）に結合さ
れている。

２つ以上のトラックにエラーが存在するときは、多重エ
ラー検出器１３へのエラー信号によりこの検出器は出力
端子３５へ多重エラー信号を与える。

多重エラー検出器１３の動作の詳細は米国特許第３７１
０３１８号１エラー検出回路ヨに見られる。

制御発信器１１の発生したデータストローブ信号は、デ
スキューバッファ１２の夫々にあるデータシフトレジス
タを介してデータを出力端子３７へ転送するのに使用さ
れる。

データストローブ信号によりマーカービットも発生され
、各デスキューバッファにあるマーカービットはマーカ
ーシフトレジスタを介して同期してデスキューバッファ
１２の夫々の最終セルへ転送される。

マーカーがマーカーレジスタの最終セルの各々に現われ
るとマーカー信号がマーカー出力端子３３の夫々に発生
され、ＡＮＤゲート１４へ供給される。

これらマーカー信号によりＡＮＤゲート１４が開き出力
信号を発生し、それによりＪ−にフリップフロップ１６
がセットされ、それによりフリップフロップ１６のＱ出
力リードに正の信号が発生される。

フリップフロップ１６のＱ出力リードにおける信号によ
りＪ−にフリップフロップ１７はセットされる。

Ｊ−にフリップフロップ１７がセットされると、出力端
子３６に発生される信号ＸＦＡＣＬはデスキューバッフ
ァ１２の入力端子２４の夫々に供給され、それによりデ
ータはデスキューバッファ１２のデータレジスタの最終
セルの夫々から送出される。

水晶発振器２６およびパルス整形器２７はクロックパル
スすなわちタイミングパルスを発生シ、このパルスはデ
スキューバッファ１２の夫々とＪ−にフリップフロップ
１６および１７とへ供給される。

水晶発振器２６およびパルス整形器２７の供給するタイ
ミングパルスにより、データ、マーカーおよびエラー信
号はデスキューバッファ１２のシフトレジスタを同期し
て移動する。

Ｔ入力端子におけるタイミングパルスは、Ｊ入力端子に
信号が同時に供給されるとフリップフロップ１６および
１７をセットし、Ｋ入力端子に信号が同時に供給される
とこれらフリップフロップをリセットする。

第１図のデスキューバッファ１２の夫々は、第２図に示
す如く複数のＡＮＤゲート、ＮＡＮＤＡＮＤゲートびＪ
−にフリップ７０ツブの如き複数の記憶セルを含む。

第２図に示すＡＮＤゲートはそれに供給される二進１信
号に対する１連合、論理演算を行う。

実施例においては二進１は正の信号で表わされ、ＡＮＤ
ゲートはそれに供給されるすべての入力信号が正で二進
１を表わしているときのみ、二進１を表わす正の出力信
号を提供する。

番号３９〜４５で示しであるシンボルは２つの入力リー
ドを有するＡＮＤゲートを表わしている。

これらＡＮＤゲートはそれに供給される各入力信号が二
進１を表わしているときのみ二進１出力信号を発生する
。

第１図および第２図に示すＪ−にフリップフロップすな
わち双安定マルチバイブレータは２つの安定状態のどち
らにおいても動作するものでありトリガ信号を供給され
ると動作中の状態から他方の安定状態へ変わる。

一方の動作状態においてはＪ−にフリップフロップは二
進１（１−状態）を他方の状態においては二進Ｏ（〇−
状態）を表わしている。

例えば第２図に示すフリップフロップ５２の如くフリッ
プフロップシンボルの左側に入る３本のリードには必要
なトリガ信号が与えられる。

上側のＪリードはセット信号を、下側のにリードはリセ
ット入力信号を、中央のリードはトリガ信号を与える。

Ｊリードのセット入力が正でにリードのリセット入力が
０であるときＴＩＪ−ドに正のトリガ信号が与えられる
と、フリップフロップはｌ−状態に変わる（但し、１−
状態になかったとする）。

リセット信号が正でセット信号がＯであるとき正のトリ
ガ信号が与えられると、フリップフロップは〇−状態に
変わる（但し、〇−状態になかったとする）。

フリップフロップの上に入るＳリードと下に入るＲリー
ドは夫々セットおよびリセット信号を提供する。

０電位がフリップフロップのＳリードに供給されるとフ
リップフロップは１−状態にセットされ、Ｊ、Ｔおよび
にリードの信号の状態にかかわらずＳ ’Ｊ−ドにＯ電
位が存在するかぎり１−状態にとどまっている。

Ｒリードに０電位が供給されるとフリップフロップは〇
−状態にリセットされ、Ｊ、Ｔおよびにリードの状態に
かかわらずＲリードにＯ電位が存在するかぎり〇−状態
にとどまっている。

いくつかのフリップフロップはＳおよびＲリードを有さ
ない。

例えば第２図のフリップフロップ５３はＳリードを有さ
ない。

フリップフロップの右側から出ている２本のリードは各
フリップフロップの出力信号を提供する。

上側のＱリードはフリップフロップの１出力値号をＱリ
ードは０出力値号を提供する。

インバータはそれに供給される入力信号に対し１反転ヨ
論理演算を行う。

インバータはそれに供給される入力信号が負で二進Ｏを
表わしているとき二進１を表わす正の出力信号を提供す
る。

逆にインバータは入力信号が二進ｌを表わしているとき
二進Ｏを表わす出力信号を提供する。

このようなインバータは第２図に示してあり番号５０で
示しである。

ＮＡＮＤゲートはＡＮＤゲートとそれに続くインバータ
の与える論理動作と同じ動作を行う。

番号３８および４６で示したシンボルは２つの入力リー
ドを有するＮＡＮＤゲートを表わしている。

次に第２図におけるデスキューバッファの動作を、第３
図に示す入力波形、第４図の出力波形、第１図の完全な
デスキュー化装置を参照して説明する。

各デスキューバッファは第２図に示すようにエラーレジ
スタ７０、マーカーレジスタ７１およびデータレジスタ
７２を含む。

第１文字の読出しおよびデスキュー化の前に、第１図の
リセット信号源２９の電池の与えるマスタークリヤー信
号すなわちリセット信号がクリヤー人力信号端子２３へ
供給される。

このリセット信号により第２図のフリップフロップ５２
〜６３のすべてがリセットされる。

エラーチェック装置（図示せず）がデータ信号にエラー
を検出すると、正のエラー信号がエラーレジスタのエラ
ー入力端子２１へ供給される。

エラー信号を生じさせたデータ信号は、エラー信号が入
力端子２１へ供給されると同時に、データレジスタ７２
のデータ入力端子１９へ供給される。

データストローブ入力端子２５に供給される次の正のデ
ータストローブ信号によりＮＡＮＤゲート３８および４
６が開き、エラー信号はエラーレジスタ７０の第１フリ
ツプフロツプ５２ヘデータはデータレジスタ７２の第１
フリツプフロツプ６０へ夫々送られる。

エラー信号およびデータ信号が夫々のレジスタへ転送さ
れると同時に、データストローブ信号によりマーカーレ
ジスタの第１フリツプフロツプ５６がセットされ、それ
によりマーカービットがマーカーレジスタ７１へ送うれ
る。

第１エラーフリツプフロツプ、第１マーカーフリツプフ
ロツプおよび第１データフリツプフロツプのビットはす
べて第１データビツトの結果である。

データストローブ信号がすべて正であるときそれらデー
タストローブ信号の夫々によりフリップフロップ５６は
セットされる。

エラー信号およびデータ信号は正であるか又はほぼ０ボ
ルトなる値を有する。

データビットが正しくなければ対応するエラービットは
正である。

データビットが正しければ対応するエラービットはほぼ
０に近い値を有する。

データビットは二進１または二進０を表わしている。

二進１は正のデータビットにより表わされ、二進Ｏはほ
ぼ０の電圧で表わされる。

任意の二進１によりフリップフロップ６０はセットされ
、二進Ｏではフリップフロップ６０はリセット状態にと
どまる。

入力端子における第１データストローブ信号によりフリ
ップフロップ５６がセットされると、フリップフロップ
５６のＱ出力リードはＡＮＤゲート４３に正の信号を提
供する。

この正の電圧とフリップフロップ５７のＱ出力リードの
正の電圧により、ゲート４３はＡＮＤゲート３９および
４７へ正の動作化信号を与え、それにより次の正のタイ
ミングパルスにより、第１エラービツトは第２エラーフ
リップフロップ５３へ第１データビツトは第２データフ
リツプフロツプ６１へ通過する。

第２マーカーフリツプフロツプ５７もゲート４３からの
信号とタイミング信号によりセットされる。

したがってこの時、第１データビツト、第１エラービツ
トおよび第一マーカービットは夫々のレジスタの第２フ
リツプフロツプに移動されたことになる。

マーカーフリップフロップ５７のビットによりＡＮＤゲ
ート４４は正の信号をエラーレジスタのゲート４０、デ
ータレジスタのゲート４８および第３マーカーフリツプ
フロツプ５８のＪ入カリードへ供給する。

この正の信号により次のタイミングパルスが与えられる
と、第１エラービツトは第３エラーフリツプフロツプ５
４へ、第１データビツトは第３データフリツプフロツプ
６２へ、第１マーカービツトは第３マーカーフリツプフ
ロツプ５８へ夫々転送される。

マーカーフリップフロップ５８のビットによりＡＮＤゲ
ート４５が開きゲート４１および４９が開き、続くタイ
ミングパルスを受取ると、第１エラービツト、第１マー
カービツトおよび第１データビツトは夫々フリップフロ
ップ５５．５９および６３へ移動する。

第１図に示すデスキュー化装置において９ビツトの文字
が使用されるときは、エラー、マーカーおよびデータレ
ジスタを介してビットを移動させる上記の動作処理は９
個のデスキューバッファすべてについて行われる。

第１図から明らかなように、第１文字の第１マーカービ
ツトが第１図の各バッファの各マーカーレジスタの最終
フリップフロップに移動するときＡＮＤゲート１４は開
く。

ＡＮＤゲート１４が開くと次のタイミングパルスにより
フリップフロップ１６はセットされる。

フリップフロップ１６がセットされると、フリップフロ
ップ１６のＱ出力リードの正の電圧によりフリップフロ
ップ１７は続くタイミングパルスでセットされ、出力端
子３６に正の信号ＸＦＡＣＬが発生される。

この信号ＸＦＡＣＬは磁気テープ装置において、第１文
字のすべてのビットがデータレジスタの夫々の最終フリ
ップフロップに記憶されておりそれらのビットを計算装
置に同時に読出し得ること、を知らせるものである。

したがってデータはデスキューされてしまっており、第
１文字のすべてのビットは第１図の出力端子３７ａ〜３
７ｎにおいて同時に利用可能である。

信号ＸＦＡＣＬ（転送兼クリヤー）は第１図および第２
図の各デスキューバッファ１２の入力端子２４に与えら
れており、次の続くタイミングパルスが受取られるとフ
リップフロップ５５，５９および６３はリセットされる
。

第２文字を表わす信号はデスキューバッファ１２ａ〜１
２ｎの夫々の入力端子１９ａ〜１９ｎに供給れると、バ
ッファ７０〜７２の夫々とレジスタを介して各レジスタ
の最終フリップフロップとへ転送される。

第３図は、第１図のデスキューバッファ１２ａ〜１２ｎ
の入力端子におけるデータ信号、ストローブ信号および
エラー信号のタイミングを示している。

ＤＡＴＡ＃３は時刻ｔ□に入力端子に達し、それに続い
てＤＡＴＡ ＃ Ｎ 、 ＤＡＴＡ ＃ １およびＤＡ
ＴＡ＃２が現われる。

ＤＡＴＡ＃ｌはビット＃ｌＤにエラーを有し、そのため
にエラー信号ＩＤが発生される。

ＤＡＴＡ＃Ｎはビット＃Ｎｌにエラーを有する。

第４図は、第１図の出力端子３７ａ〜３７ｎにおけるデ
スキューされたデータ信号を示している。

時刻ｔｌｌとｔｉｓの間においてデータビットは各デー
タレジスタの最終フリップフロップに記憶される。

時亥担、において信号ＸＦＡＣＬがすべての最終フリッ
プフロップをリセットする。

第２図の回路は、マーカービットがブリップフロップ５
７にあるとき第２データストローブ信号が入力端子２５
に供給されると、転送タイミングエラー信号を発生する
。

データストローブ信号の間の時間間隔は、第２マーカー
ビツトがフリップフロップ５６に記憶される前に第１マ
ーカービツトが第１マーカーフリツプフロツプ５６から
第３マーカーフリツプフロツプ５８へ移動するに十分な
長さでなければならない。

マーカービットがフリップフロップ５７にあるときデー
タストローブ信号が入力端子２５へ供給されると、端子
２５からの信号とフリップフロップ５７のＱ出力リード
からの電圧によりＡＮＤゲート４２が開き、出力端子３
４にワーニング（警報）すなわち転送タイミングエラー
信号が提供される。

この信号によりデータ処理装置は訂正動作を行う。

【図面の簡単な説明】

第１図は本考案の実施例のブロック図、第２図は第１図
のデスキューバッファの詳細図、第３図および第４図は
第１図および第２図の装置の動作を説明するとき用いる
波形図、である。 図面において、１１は発振器、１２はデスキューバッフ
ァ、１３は多重エラー検出器、２６は水晶発振器、２７
はパルス整形器、を夫々示す。

Claims (1)

1. 【実用新案登録請求の範囲】 複数のデータ信号源と、該複数のデータ信号源に関係し
   た複数のエラー信号源を共に使用される多トラツク記録
   装置のデータ信号をデスキュー化する装置であって、 Ａ クロック信号発生器、 Ｂ 前記複数のデータ信号源に夫々関係した複数の制御
   発信器であって、各制御発信器は、関係した前記データ
   信号源からのデータ信号を受けるように接続されており
   、前記データ信号の周波数に等しい周波数を有するスト
   ローブ信号を発生すること、 Ｃ前記複数のデータ信号源及び前記複数のエラー信号源
   に夫々関係した複数のデスキューバッファであって、各
   デスキューバッファが、イ 所定数のセルを有するマー
   カーレジスタであって、該マーカーレジスタは、前記ク
   ロック信号と及び関係した前記制御発信器からの前記ス
   トローブ信号とを受けるように接続されており、前記ス
   トローブ信号に応答して最初のセルにマーカー信号を発
   生しそして前記クロック信号により前記マーカー信号を
   前記最初のセルから最終のセルまでシフトすること、 口 前記所定数に対応する数のセルを有するデータレジ
   スタであって、該データレジスタは、前記クロック信号
   と、関係した前記制御発信器からの前記ストローブ信号
   と、及び関係した前記データ信号源からの前記データ信
   号とを受けるように接続されており、かつ前記マーカー
   レジスタに接続されており、前記ストローブ信号に応答
   して最初のセルに入力された前記データ信号を、前記マ
   ーカーレジスタ内の前記マーカー信号のシフト動作に同
   期して、前記クロック信号により最終セルまでシフトす
   ること、及び ハ 前記所定数に対応する数のセルを有するエラーレジ
   スタであって、該エラーレジスタは、前記クロック信号
   と、関係した前記制御発信器からの前記ストローブ信号
   と、関係した前記エラー信号源からの前記エラー信号と
   を受けるように接続されており、かつ前記マーカーレジ
   スタに接続されており、前記ストローブ信号に応答して
   最初のセルに入力された前記エラー信号を、前記マーカ
   ーレジスタ内の前記マーカー信号のシフト動作と同期し
   て、前記クロック信号により最終セルまでシフトするこ
   と、及び Ｄ 前記クロック信号と、及び前記複数のデスキューバ
   ッファ内の前記マーカーレジスタの前記最終セルの複数
   の前記マーカー信号と、を受けるように接続された制御
   手段であって、該制御手段は、前記最終セルにおける複
   数の前記マーカー信号全ての同時発生に応答して、前記
   複数のデスキューバッファの前記マーカーレジスタ、前
   記データレジスタ及び前記エラーレジスタを付勢する信
   号を発生し、それによって前記複数のデータ信号及び前
   記複数のエラー信号を前記複数のデスキューバッファか
   ら同時に出力すること、 から威るデスキュー化装置。