DE3513694A1 - Einrichtung zur rueckgewinnung der taktinformation - Google Patents

Einrichtung zur rueckgewinnung der taktinformation

Info

Publication number
DE3513694A1
DE3513694A1 DE19853513694 DE3513694A DE3513694A1 DE 3513694 A1 DE3513694 A1 DE 3513694A1 DE 19853513694 DE19853513694 DE 19853513694 DE 3513694 A DE3513694 A DE 3513694A DE 3513694 A1 DE3513694 A1 DE 3513694A1
Authority
DE
Germany
Prior art keywords
clock
counter
data
channels
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853513694
Other languages
English (en)
Other versions
DE3513694C2 (de
Inventor
Norbert Dr.-Ing. 8520 Erlangen Bauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19853513694 priority Critical patent/DE3513694A1/de
Publication of DE3513694A1 publication Critical patent/DE3513694A1/de
Application granted granted Critical
Publication of DE3513694C2 publication Critical patent/DE3513694C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/14Digital recording or reproducing using self-clocking codes
    • G11B20/1403Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

  • Beschreibung
  • Die Erfindung betrifft eine Einrichtung zur Rückgewinnung der Taktinformation für jeden einzelnen Kanal einer Vielzahl paralleler Datenkanäle.
  • Derartige Einrichtungen werden beispielsweise benötigt, wenn mehrspurig auf einem Magnetband aufgezeichnete digitale Datensignale gelesen werden sollen. Insbesondere bei hoher linearer Aufzeichnungsdichte muß dann für jede einzelne Spur ein eigenes Taktsignal regeneriert werden. Bei herkömmlichen Lösungen wird eine Kanalcodierung gewählt, die soviel Taktinformation enthält, daß die Rückgewinnung mit einfachen Mitteln möglich ist.
  • Kanalcodierungen mit hohem Anteil an Taktinformation haben jedoch grundsätzlich den Nachteil einer geringeren linearen Speicherdichte als dies beispielsweise bei einer NRZ-Codierung (Non Return to Zero-Codierung) der Fall ist. Die letztgenannte Codierung wird zur Zeit zur Rückgewinnung des Taktes aus folgenden Gründen nicht realisiert: 1. Eine Aufzeichnung beliebiger NRZ-Signale auf Magnetband ist wegen des Gleichstromgehaltes nicht möglich.
  • 2. Der Aufwand für eine komplette PLL-Schaltung (Phase-Locked-Loop) pro Spur verteuert eine Vielspuraufzeichnung erheblich. Zudem muß die Taktfrequenz für jede Spur bei der Produktion und im Service einzeln abgeglichen werden.
  • Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Einrichtung zur Rückgewinnung der Taktinformation für jeden einzelnen Kanal einer Vielzahl paralleler Datenkanäle anzugeben, die mit einfachem Schaltungsaufbau eine genau Regenerierung der Taktinformation ermöglicht.
  • Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
  • Die erfindungsgemäße Einrichtung weist einen Schaltungsteil auf, in dem der Datentakt durch Steuerung der Frequenz der Zählimpulse global entsprechend den allen Kanälen gemeinsamen Änderungen nachgeführt wird. Die Nachführung des Datentakts erfolgt dabei mittels der Summe der Fehlersignale der verschiedenen Kanäle. Dabei werden drei verschiedene Zustände während einer Taktperiode des Zähltaktes ausgewertet, und zwar wird ausgewertet, ob der Datentakt zu langsam, zu schnell oder richtig gegenüber den Datenflanken ist. Schwankungen der einzelnen Kanäle werden mittels einer digitalen Taktregelung ausgeglichen, bei der ein setzbarer Zähler verwertet wird, dessen Zählerstand derart verändert wird, daß eine Synchronisation zwischen Daten und Takt des einzelnen Kanals erfolgt.
  • Die erfindungsgemäße Einrichtung eignet sich zur Rückgewinnung von beliebigen Taktinformationen einer Vielzahl paralleler Datenkanäle, und zwar unabhängig davon, wie die Datensignale erzeugt werden. Insbesondere ist sie zur Rückgewinnung der Taktinformation bei mehrspurig auf Magnetbändern aufgezeichneten Daten geeignet. Bei Magnetbändern können außer allen Kanälen gemeinsamen Fehlern, die durch Geschwindigkeitsänderungen des Magnetbandes etc. hervorgerufen werden, noch individuelle Fehler der einzelnen Kanäle auftreten, die beispielsweise durch Schräglaufen, elastische Dehnung des Magnetbandes, Peak-Shift etc. verursacht werden. Diese einzelnen individuellen Fehler werden schnell mittels der digitalen Taktregelung für die einzelnen Kanäle ausgeglichen, während die globalen Fehler mittels der Regelung der Frequenz der Zählimpulse kompensiert werden.
  • Die erfindungsgemäße Einrichtung eignet sich dabei mit besonderem Vorteil für die Rückgewinnung der Taktinformation bei einem NRZ-Verfahren, wie es in der EU-OS 131 823 beschreiben ist. Auf diese Druckschrift wird im übrigen bezüglich der Erläuterung aller hier nicht im einzelnen erläuterten Begriff ausdrücklich Bezug genommen.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Beispielsweise ist es besonders vorteilhaft, wenn der Faktor, um den die Taktfrequenz größer als die Datenfrequenz ist, 16 ist. Dieser Faktor hat sich insbesondere bei der Wiedergewinnung des Taktes bei Magnetbandaufzeichnungen bewährt, da er einen guten Kompromiß zwischen schaltungstechnischen Aufwand und Genauigkeit bei der Nachführung des Taktes darstellt.
  • Die im Anspruch 4 angegebene Tabelle, mittels der der Zähler- stand des setzbaren Zählers verändert wird, ist ebenfalls besonders gut für die Wiedergewinnung des Taktes bei Magnetbandaufzeichnung geeignet. Je nach Einsatzfall und Art des Datenkanals können jedoch auch unterschiedliche Tabellen bzw. Netzwerke verwendet werden.
  • Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher beschrieben, in der zeigen: Fig. 1 ein Blockschaltbild einer erfindungsgemäßen Einrichtun#g zur Rückgewinnung der Taktinformation, Fig. 2 den Aufbau einer Taktregeleinheit, und Fig. 3 ein Impuls/Zeitdiagramm zur Erläuterung der Arbeitsweise der in Fig. 2 dargestellten Taktregeleinheit Fig. 1 zeigt in einem Blockschaltbild den Schaltungsaufbau einer erfindungsgemäßen Einrichtung zur Rückgewinnung der Taktinformation für jeden einzelnen Kanal einer Vielzahl paralleler Datenkanäle. Eine nicht dargestellte Datenquelle liefert digitale Daten auf Kanälen 1, 2, ..., n, von denen die Kanäle 3, ..., n nicht im einzelnen dargestellt sind.
  • Die Datensignale der einzelnen Kanäle sind nicht nur an Anschlüsse 1, 2, ... angelegt, an denen sie für eine Weiterverarbeitung zur Verfügung stehen, sondern auch an die Datensignal-Eingangsanschlüsse al, a2, ... digitaler Taktregeleinheiten 11, 12, ..., von denen jeweils eine für jeden Kanal vorgesehen ist. Die digitalen Taktregeleinheiten 11, 12, ..., deren Aufbau in Fig. 2 im einzelnen dargestellt ist, weisen ferner Zähltakt-Eingangsanschlüsse bl, b2, Datentakt-Ausgangsanschlüsse cl, c2, ..., an denen das zu jedem einzelnen Kanal gehörige Taktsignal ansteht, sowie Fehlersignal-Ausgangsanschlüsse dl, d2, ... auf.
  • Die Fehlersignal-Ausgangsanschlüsse dl, d2, ... sind mit den Eingangsanschlüssen eines Addieres 21 verbunden, dessen Ausgangsanschluß über einen Filter 22, der gegebenenfalls Tiefpaßeigenschaft haben kann, mit dem Eingangsanschluß eines spannungsgesteuerten Oszillators 23 verbunden ist. Der Ausgangsanschluß des spannungsgesteuerten Oszillators 23 ist mit den Zähltakt-Eingangsanschlüssen b1, b2, ... der Taktregeleinheiten 11, 12, ... verbunden. An dem Ausgangsanschluß des spannungsgesteuerten Oszillators 23 steht ein Zähltaktsignal an, dessen Impulsfrequenz fx (in etwa) um den Faktor N größer als die Impulsfrequenz des Datensignals ist.
  • Fig. 2 zeigt den Aufbau einer der digitalen Taktregeleinheiten 11, 12, ... Der Datensignal-Eingangsanschluß a ist einerseits direkt mit dem einen Eingangsanschluß eines UND-Glieds 31 und andererseits über einen Inverter 32 mit dem anderen Eingangsanschluß dieses UND-Glieds 31 verbunden. Der Ausgangsanschluß dieses UND-Glieds 31 ist mit dem S-Eingangsanschluß eines R/S-Flip-Flops FF1 verbunden, dessen Q-Ausgangsanschluß mit dem D-Eingangsanschluß eines D-Flip-Flops FF2 verbunden ist, dessen Takteingangsanschluß G über einen Inverter 33 mit dem Zähltakt-Eingangsanschluß b verbunden ist. Der Ausgangsanschluß Q des Flip-Flop FF2 ist zum einen mit dem Steueranschluß eines Schalters S und zum anderen mit dem R-Eingangsanschluß des Flip-Flops FF1 verbunden. Der Ausgangsanschluß Q ist mit dem Steuereingangsanschluß PE eines setzbaren Zählers Z verbunden, dessen Zählgangsanschluß c direkt mit dem Zähltakt-Eingangsanschluß b verbunden ist.
  • Bei dem gezeigten Ausführungsbeispiel ist der setzbare Zähler Z ein Vier-Bit-Zähler mit Ausgangsanschlüssen Q0 bis Q3 und Setz-Eingangsanschlüssen (Programmier-Eingangsanschlüssen) P0 bis P3.
  • Die Ausgangsanschlüsse Q0 bis Q3 des setzbaren Zählers Z sind mit den Setz-Eingangsanschlüssen PO bis P3 über ein Transformation-Netzwerk A verbunden, dessen Funktionsweise weiter unter erläutert werden wird. Der Ausgangsanschluß Q3 ist ferner direkt mit dem Datentakt-Ausgangsanschluß c sowie über den Schalter S mit dem Fehlersignal-Ausgangsanschluß d verbunden.
  • Im Folgenden soll die Funktionsweise der vorstehend beschriebenen Schaltungen unter Bezugnahme auf Fig. 3 näher erläutert werden, in der ein Impuls/Zeitdiagramm dargestellt ist.
  • Das am Datensignal-Eingangsanschluß a anstehende Datensignal erzeugt über die Gatter 31 und 32, die als Impulsformerstufe arbeiten, bei jeder ansteigenden bzw. abfallenden Datenflanke, d.h. bei jeder Änderung des Datensignals von "0" auf "l" und umgekehrt einen positiven Nadelimpuls P, der am Setzeingangsanschluß S des Flip-Flops FF1 ansteht. Die Flip-Flops FF1 und FF2, die als Synchronisationseinheit dienen, erzeugen nach jedem Nadelimpuls einen Impuls PE, der am Steuer-Eingangsanschluß PE1 des setzbaren Zählers Z ansteht und genau eine Taktperiode des Zähltaktes fx lang ist. Da andererseits der Ausgangsanschluß Q des Flip -Flops FF2 mit dem Steueranschluß des Schalters S verbunden ist, wird während der Dauer des Steuerimpulses PE der Schalter S durchgeschaltet, so daß der Ausgangsanschluß Q3 des Zählers Z mit dem Fehlersignal-Ausganganschluß d verbunden ist.
  • Gleichzeitig wird setzbare Zähler Z auf einen neuen Zählerstand gesetzt, der durch den bisherigen Zählerstand sowie die Transformationseigenschaften des Transformationsnetzwerkes A bestimmt ist. Die Umcodierung des Zählerstandes des setzbaren Zählers Z, die bei jedem Setz- bzw.
  • Steuerimpuls PE, d.h. nach jeder ansteigenden bzw.
  • abfallenden Flanke des Datensignals auftritt, kann bei Verwendung eines Vier-Bit- Zählers Z beispielsweise nach folgendem Schema erfolgen: Alter Zählerstand: 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Neuer Zählerstand: 0 0 1 1 2 2 3 3 12 12 13 13 14 14 15 15 Durch diese Änderung bzw. Umcodierung des Zählerstandes des Zählers Z beim Auftreten einer Datenflanke sowie die Steuerung des Schalters S durch den Steuerimpuls PE wird folgendes erreicht: 1. Wenn das Datentaktsignal und das Datensignal während des Korrekturimpulses PE des Flip-Flops FF2 in Phase sind, wird der Schalter S nicht durchgeschaltet, so daß der Fehlersignal-Ausgangsanschluß d hochomig bleibt und über den Addierer 21 nicht den spannungsgesteuerten Oszillator 23 beeinflußt.
  • 2. Wenn die Datenflanke in dem positiven Teil der Taktperiode fällt, wird der Schalter S durch das am Ausgang Q des Flip-Flops FF2 anstehende Ausgangssignal durchgeschaltet, so daß ein Signal mit hohem Pegel "l" am Fehlersignal-Ausgangs anschluß d ansteht.
  • 3. Wenn die Datenflanke in den negativen Teil der Taktperiode fällt, wird der Schalter S durch das am Ausgangsanschluß Q des Flip-Flops 2 anstehende Ausgangssignal ebenfalls durchgeschaltet, am Fehlersignal-Ausgangsanschluß d steht jedoch ein Signal mit niedrigen Pegel "0" an.
  • Bei durchgeschalteten Schalter S stehen die am Ausgangsanschluß Q3 anstehenden Signale des Zählers Z an dem jeweiligen Eingangsanschluß des Addieres 21 an. Ein Signal mit Pegel "l" am Eingangsanschluß des Addieres 21 bewirkt dabei eine leichte Erhöhung der Taktfrequenz des spannungsgesteuerten Oszillators 23 während durch ein Signal mit niedrigem Pegel "0" die Taktfrequenz des Oszillators leicht veringert wird. Die Veränderung der Taktfrequenz des Oszillators 23 ist dabei über einen großen Bereich möglich, ist aber relativ ungenau, da die Frequenz des spannungsgesteuerten Oszillators 23 nur durch eine Summer der Fehlersignale gesteuert wird. Der Filter 22 bewirkt dabei eine gewisse Verzögerung der durch die Summe der Fehlersignale gesteuerten Frequenznachführung des Oszillators 23.
  • Die damit bewirkte Frequenznachführung ermöglicht nur den "globalen" Ausgleich von Taktfehlern, wie er beispielsweise bei Gleichlaufschwankungen von Mehrspur-Magnetbändern erforderlich ist. Die eigentliche Anpassung der Taktfrequenz an die jeweiligen Datenkanäle, die beispielsweise durch Schräglaufen, elastische Dehnung des Magnetbands oder Peak-Shift erforderlich wird, wird dadurch erreicht, daß der Zähler durch das Anliegen eines Signals an seinem Steuereingangsanschluß PE in einen geeigneten neuen Zustand gesetzt wird.
  • Diese Umcodierung des Zählers erfolgt durch das Transformations-Netzwerk A beispielsweise gemäß der vorstehend angegebenen Tabelle.
  • Bei dem gezeigten Ausführungsbeispiel, bei dem ein Vier-Bit-Zähler Z verwendet wird, ist der Faktor N um den in die im Impulsfrequenz fx des Zähltaktes größer als die im Impulsfrequenz des Datensignals ist, 16. Ohne Eingangssignal am Anschluß PE des Zählers teilt der Zähler die an seinem Eingangsanschluß C anstehende Frequenz durch 16, liefert also am Ausgangsanschluß Q3 das gewünschte Datentaktsignal mit der richtigen Frequenz. Im Korrekturfalle enthält eine Datentaktperiode mehr oder weniger Takte des Zähltaktes fx.
  • Deshalb wird der Zählerstand zum Zeitpunkt einer Datenflanke bei Auftreten eines Eingangssignals am Anschluß PE beispielsweise nach der vorstehend angegebenen Gesetzmäßigkeit umcodiert und der Zähler über die entsprechenden Eingangsanschlüsse P0 bis P3 entsprechend gesetzt.
  • Durch diese Umcodierung des Zählers wird die Taktperiode des Datentaktes so lange verändert, bis die Datenflanken mit den negativen Datentaktflanken zeitlich übereinstimmen (im Rahmen der durch 1/N des Datentaktes gegebenen Genauigkeit). Die Feinabstimmung des Datentaktes für jeden einzelnen Kanal erfolgt im Gegensatz der globalen Frequenznachführung mittels des spannungsgesteuerten Oszillators sehr schnell und wird für jede Spur einzeln durchgeführt.
  • Vorstehend ist die Erfindung anhand eines Ausführungsbeispiels beschrieben worden. Im Rahmen des erfindungsgemäßen Grundgedankens sind natürlich die verschiedensten Modifikationen möglich: Der bei den vorstehend beschriebenen Ausführungsbeispiel verwendete Faktor 16, um den die Frequenz des Zähltaktes größer als die Frequenz des Datentaktes ist, hat sich beispielsweise bei der digitalen Mehrspuraufzeichnung auf Magnetbändern bewährt. Unter Umständen ist es jedoch auch möglich, kleinere Faktoren zu verwenden. Je größer der Faktor ist, desto größer ist jedoch die Genauigkeit, mit der der Datentakt an das Datensignal angepaßt wird. Deshalb kann es in bestimmten Einsatzfällen erforderlich sein, größere Faktoren beispielsweise 32 oder 64 zu verwenden.
  • In jedem Falle ist die beschriebene Einrichtung zur Rückgewinnung der Taktinformation, bei der zwei verschiedene Regelkreise - eine globale Frequenznachführung und eine digitale Feinregelung für jeden einzelnen Kanal - verwendet werden, besonders geeignet zur Rückgewinnung der Taktinformation von digitalen Mehrspuraufzeichnungen auf Magnetbändern. Fehler, die durch ungenaue Transportgeschwindigkeiten des Bandes hervorgerufen werden, können ebenso ausgeglichen werden wie kurzeitige schnelle Schwankungen, wie sie z.B. durch mechanische Erschütterungen erzeugt werden. - L e e r s e i t e -

Claims (6)

  1. Neuanmeldung F 25/85 16.4.85 Einrichtung zur Rückgewinnung der Taktinformation Patentansprüche 1. Einrichtung zur Rückgewinnung der Taktinformation für jeden einzelnen Kanal einer Vielzahl paralleler Datenkanäle, dadurch gekennzeichnet, daß ein Oszillator (23) Zählimpulse erzeugt, deren Impulsfrequenz durch die allen Kanälen gemeinsamen Abweichungen des Datentakts derart steuerbar ist, daß sie in etwa um den Faktor N größer als die Taktfrequenz der Datensignale ist, und daß für jeden Kanal eine zusätzliche Taktregeleinheit (11,12,...) vorgesehen ist, die eine Triggereinheit (31,32, FF1,FF2) und einen setzbaren Zähler (Z) mit N Zählstufen enthält, der ein Datentaktsignal abgibt, und dessen Zählerstand durch das Auftreten einer Datenflanke ausgelöst von der Triggereinheit änderbar ist.
  2. 2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Triggereinheit eine Impulsformerstufe (31,32) und ein SR-Flipflop (FF1) und ein D-Flipflop (FF2) aufweist, dessen Q-Ausgangsanschluß mit dem Steuereingangsanschluß (PE) des Zählers (Z) verbunden ist.
  3. 3. Einrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß N =16 und der Zähler ein 4-Bit-Zähler ist.
  4. 4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Ausgangsanschlüsse (QO-Q3) des Zählers (Z) mit den Setzeingangsanschlüssen (PO-P3) über ein Transformations-Netzwerk (A) verbunden sind, das bei Anliegen eines Signals am Steuereingangsanschluß (PE) den Zählerstand entsprechend der folgenden Tabelle umsetzt: alter Zählerstand 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 neuer Zählerstand 0 0 1 1 2 2 3 3 12 12 13 13 14 14 15 15
  5. 5. Einrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jeweils ein Ausgangsanschluß (Q3) der Zähler (Z) über Schalter (S), deren Steuereingänge mit dem Ausgangsanschluß (Q) des jeweiligen D-Flipflops (FF2) verbunden sind, mit einem Addierer (21) verbunden sind, dessen Ausgangsanschluß mit dem Steuereingang des Oszillators (23) verbunden ist.
  6. 6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet, daß zwischen Addierer (21) und Oszillator (23) ein Filter (22) geschaltet ist, das eine Verzögerungsfunktion haben kann.
DE19853513694 1985-04-16 1985-04-16 Einrichtung zur rueckgewinnung der taktinformation Granted DE3513694A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19853513694 DE3513694A1 (de) 1985-04-16 1985-04-16 Einrichtung zur rueckgewinnung der taktinformation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853513694 DE3513694A1 (de) 1985-04-16 1985-04-16 Einrichtung zur rueckgewinnung der taktinformation

Publications (2)

Publication Number Publication Date
DE3513694A1 true DE3513694A1 (de) 1986-10-16
DE3513694C2 DE3513694C2 (de) 1992-02-06

Family

ID=6268239

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853513694 Granted DE3513694A1 (de) 1985-04-16 1985-04-16 Einrichtung zur rueckgewinnung der taktinformation

Country Status (1)

Country Link
DE (1) DE3513694A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2403593A1 (de) * 1973-01-26 1974-08-01 Honeywell Inf Systems Anordnung zur beseitigung von schraeglaufeffekten bei datensignalen in einem mehrspur-aufzeichnungssystem
DE3116054A1 (de) * 1980-04-22 1982-04-08 Sony Corp., Tokyo Bittaktsignalwiedergabeschaltung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2403593A1 (de) * 1973-01-26 1974-08-01 Honeywell Inf Systems Anordnung zur beseitigung von schraeglaufeffekten bei datensignalen in einem mehrspur-aufzeichnungssystem
DE3116054A1 (de) * 1980-04-22 1982-04-08 Sony Corp., Tokyo Bittaktsignalwiedergabeschaltung

Also Published As

Publication number Publication date
DE3513694C2 (de) 1992-02-06

Similar Documents

Publication Publication Date Title
DE3137907C2 (de) Vorrichtung zum Wiedergeben einer Plattenaufzeichnung
DE3337474C2 (de)
DE3126941C2 (de) Eingabedaten-Synchronisierungsschaltung
DE2639895C2 (de) Verfahren zur Übertragung von Informationssignalen aus einem Informationsspeicher in einem Datenkanal in Datenverarbeitungsanlagen und Einrichtung zur Durchführung des Verfahrens
DE2711526A1 (de) Verfahren und anordnung zur sequentiellen uebertragung von binaerdaten in aufeinanderfolgenden bitzellen eines uebertragungskanals
DE2427225A1 (de) Verfahren und schaltungsanordnung zur demodulation digitaler information
DE2841728A1 (de) Verfahren und schaltungsanordnung zur wiedergabe eines auf magnetband gespeicherten videosignals mit veraenderlicher geschwindigkeit
CH620068A5 (de)
DE2630197C3 (de) Zeitkorrekturschaltung für ein Datenwiedergewinnungssystem
DE2725365A1 (de) Verfahren und schaltungsanordnung zur wiedergabe von einem gespeicherten videosignal mit von der aufnahme abweichender geschwindigkeit
DE2647649A1 (de) Aufzeichnungs- und wiedergabeeinrichtung fuer binaere datensignale
DE3405910C1 (de) Verfahren zur Steuerung eines Videobandgeraetes zum automatischen Auffinden von bespielten Videobandabschnitten sowie Videobandgeraet zur Durchfuehrung des Verfahrens
EP0264035B1 (de) Phasendiskriminator, insbesondere für eine PLL-Schaltung
DE2951134C2 (de)
DE3513694C2 (de)
DE3621103A1 (de) Datenverarbeitungssystem mit einem codierer, einem decodierer und einer schreibvorausgleichsschaltung, das einen lauflaengenbegrenzten code verwendet
DE3332800A1 (de) System zur signalrueckgewinnung
DE1919871C3 (de) Schaltungsanordnung zur Erzeugung von Taktimpulsen aus einem Eingangssignal
DE2016447A1 (de) Schaltung zum mehrspurigen Aufzeichnen und Wiedergeben von Binär-Informationen hoher Bitdichte
DE19715274A1 (de) Gerät zum Lesen und/oder Beschreiben optischer Aufzeichnungsträger
EP0067971A2 (de) Anordnung zur Verminderung von Phasenschwankungen im Ausgangstakt von elastischen Speichern
DE2158028A1 (de) Verfahren zur Decodierung eines Selbsttakt-Informationssignals sowie Decoder zur Durchführung dieses Verfahrens
DE2946995A1 (de) Digitales system zur datenwiedergewinnung
EP0114344B1 (de) Wiedergabeeinrichtung für ein mit mehreren Köpfen aufgezeichnetes Digitalsignal
DE1914923A1 (de) Zeitfehlerkompensator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee