JPH0523557B2

JPH0523557B2 -

Info

Publication number: JPH0523557B2
Application number: JP59062612A
Authority: JP
Inventors: Hideki Hayashi
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1984-03-30
Filing date: 1984-03-30
Publication date: 1993-04-05
Also published as: JPS60206283A

Description

【発明の詳細な説明】技術分野本発明は、ビデオフオーマツトデータ同期回路
に関し、特にデイジタルデータと画像信号とがビ
デオフオーマツト信号として記録された記録媒体
の再生装置におけるビデオフオーマツトデータ同
期回路に関する。

背景技術ビデオフオーマツト信号のデイジタルデータの
記録方式として、通常の画像信号と共に圧縮音声
データや一般のデイジタルデータをビデオフオー
マツト信号として記録媒体に記録するいわゆる
SWSD（Still With Sound and Data）記録方式
がある。この記録方式による記録媒体の再生に際
しては、ビデオフオーマツト信号に含まれている
垂直同期信号を基準信号としてクロツクパルスを
発生するPLL回路を設け、このクロツクパルス
に応答してビデオフオーマツト信号に含まれたデ
イジタルデータを読み取り、更に読み取られたデ
ータの処理を行うのであるが、システムの起動時
やビデオフオーマツト信号の入力直後には、前記
PLL回路のロツク及び垂直同期が達成されるま
でにある程度の時間を要するので、この期間にお
いてはデータの読取りエラーによる誤動作を招く
恐れがある。

発明の概要本発明は、上述した点に鑑みなされたものであ
り、PLL回路のロツク及び垂直同期が完全に達
成されてから通常動作を開始させることにより、
過渡状態での誤動作を防止したビデオフオーマツ
トデータ同期回路を提供することを目的とする。

本発明によるビデオフオーマツトデータ同期回
路は、PLL回路からのクロツクパルスに基づい
てゲートパルスを発生し、このゲートパルスの発
生期間内に垂直同期信号の少なくとも一部が連続
してＮ回存在したとき検出信号を発生し、この検
出信号の発生後にデータ処理を行う構成となつて
いる。

実施例以下、本発明の実施例を図に基づいて詳細に説
明する。

第１図はSWSD記録方式によるビデオフオーマ
ツト信号の１フイールドの構成図であり、22Hに
はデイジタルデータの読み取りを行なう前にビツ
ト同期とワード同期を確実に達成するために、フ
イールドシンクが記録されており、23H〜26Hの
４ラインにはコントロールデータが記録され、
27H〜260Hが９個のデータブロツクに分割され
ている。第２図は画像信号及びデイジタルデータ
の種々の記録態様を示したものであり、ａは27H
〜260Hが全て画像信号の場合、ｂは27H〜260H
が全てデイジタルデータの場合、ｃは27H〜
260Hにおいてブロツク単位で画像信号とデイジ
タルデータとが混在している場合である。

第３図は１水平走査期間の構成図である。本図
において、ａは22Hのフイールドシンクであり、
ビツト同期信号とデータ同期信号が交互に繰り返
し記録されている。ｂは23H〜26Hのコントロー
ルデータ及び27H〜260Hのデイジタルデータが
記録されている水平走査期間であり、データ同期
信号を含んでいる。ｃは第２図ｃに示す記録態様
の場合における画像信号の記録されている水平走
査期間であり、画像信号の後に続くデイジタルデ
ータを正確に読むために、画像信号を記録するの
に先立つて８ビツトのビツト同期用の信号が記録
されている。

第４図は本発明の一実施例を示す回路ブロツク
図であり、図示せぬ記録媒体から読み取られたビ
デオフオーマツト信号は同期信号抽出回路１及び
データスライス回路２に供給される。同期信号抽
出回路１においてコンポジツト同期信号（CS）
が抽出され、このコンポジツト同期信号は水平同
期回路３に供給されると共に、積分回路４で更に
デイジタルパルスとしての垂直同期信号（VS）
が抽出され、垂直同期回路５に供給される。
PLL（Phase Lock Loop）回路６で垂直同期信号
を基準信号として発生されたクロツクはクロツク
カウンタ７で分周され、水平走査周波数Hに落
とされる。SWSD記録方式の場合、ビツト伝送レ
ートが408Hであるので、クロツク周波数は
408Hに設定されており、クロツクカウンタ７は
408分周を行う。

水平同期回路３は、コンポジツト同期信号に含
まれている水平同期信号（HS）のエツジを検出
するとクロツクカウンタ７をクリアするためのク
リアパルスを出力する。このクロツクパルスでク
ロツクカウンタ７をクリアすることによつてクロ
ツクカウンタ７は水平同期信号（HS）のエツジ
が検出された時点を基準として“０”からカウン
トアツプするので、ビデオフオーマツト信号の水
平走査とクロツクカウンタ７が同期する。従つて
クロツクカウンタ７のカウント出力をロジツクゲ
ート９でデコードすることにより、システムの制
御に必要な水平走査期間内の各種タイミング信号
が得られる。

クロツクカウンタ７で水平走査周波数Hまで
分周されたクロツクはＨラインカウンタ１０で更
に分周され、フレーム周波数まで落される。垂直
同期回路５は垂直同期信号を検出するとＨライン
カウンタ１０をロードするためのロードパルスを
出力する。このロードカウンタは垂直同期信号の
検出方法に応じて一定の適切なカウントに設定す
る。この動作によつてＨラインカウンタ１０は垂
直同期信号が検出された時点を基準として一定の
ロードカウントからカウントアツプするので、ビ
デオフオーマツト信号のフレーム走査とＨライン
カウンタ１０が同期する。従つて、Ｈラインカウ
ンタ１０のカウント出力をロジツクゲート回路１
１でデコードすることにより、システムの制御に
必要なフレーム内の各種タイミング信号が得られ
る。

ビデオフオーマツト信号を入力とするデータス
ライス回路２は、ビデオフオーマツト信号に波形
等化、ペデスタルクランプ等の処理を施した後、
これをスライスレベルと比較することによつて２
値のデイジタルデータに変換する。スライスされ
たデータはデータ読取回路１２でPLL回路６か
らのクロツクに応答して読み取られ、更にデータ
処理回路１３でデータ読取回路１２から出力され
るデータに対し誤り訂正、メモリへのバツフアリ
ング、デコード等の処理が行われる。

先述したロジツクゲート回路１１はPLL回路
６のロツク状態において、第５図に示す如く、垂
直同期信号（VS）の例えば立上がりエツジの前
後に亘つて高レベルとなるゲートパルス（VG）
を１つのタイミング信号として発生する。このゲ
ートパルス及び垂直同期信号を２入力とする検出
回路８はゲートパルスの発生期間内に垂直同期信
号の立上がりエツジが連続してＮ回存在したとき
PLL回路６がロツク状態に入つたと判断しLock
検出信号を発生する。このLock検出信号はデー
タ処理回路１３に供給され、データ処理回路１３
はこのLock検出信号が供給されたのちにデータ
処理を開始する。

第６図に検出回路８の具体的回路例が示されて
おり、垂直同期信号（VS）をクロツク入力、ゲ
ートパルス（VG）をクリア入力とするＤ型フリ
ツプフロツプ８０と、このフリツプフロツプ８０
のＱ出力をカウントしＮ個、例えば32個カウント
した時点で出力を発生するカウント８１とを備
え、このカウンタ８１の出力がLock検出信号と
なる。Ｄ型フリツプフロツプ８０のＱ出力はイン
バータ８２で反転されて、カウンタ８４のクリア
入力となる。なお、フリツプフロツプ８０の出
力を直接カウンタ８４のクリア入力としても良い
ことは明白である。ゲートパルス（VG）はイン
バータ８３で反転されてカウンタ８４のクロツク
入力となり、カウンタ８４のカウント出力は切換
ゲート回路８５に供給される。切換ゲート回路８
５はカウンタ８１で出力されるLock検出信号を
も入力としており、Lock検出信号が入力されて
いるとき、すなわちPLL回路６（第４図示）が
ロツクしているときにはカウンタ８４が例えば２
個カウントした時点でリセツトパルスをカウンタ
８１へ送出し、PLL回路６がロツクしていない
ときには例えば１個カウントした時点でリセツト
パルスをカウンタ８１へ送出する。

次に、本発明の回路動作について説明する。

システムの起動時やビデオフオーマツト信号の
入力直後には、PLL回路６がロツクするまでに
ある程度の時間を要し、PLL回路６がロツクす
る前はクロツクのジツタにより水平同期がはず
れ、その結果垂直同期もはずれる。このため、ロ
ツジツクゲート１１から出力されるゲートパルス
（VG）の発生期間内に垂直同期信号（VS）の立
上がりエツジが存在しなく、Ｄ型フリツプフロツ
プ８０はＱ出力を発生しないので、カウンタ８１
はカウント動作を行わない。そしてPLL回路６
が水平同期できる程度まで安定すると、第５図に
示す如く、ゲートパルスの発生期間内に垂直同期
信号の立上がりエツジが存在するようになり、こ
れによりＤ型フリツプフロツプ８０がＱ出力を発
生するので、カウンタ８１がカウント動作を開始
し、Ｎ個カウントした時点でLock検出信号を発
生する。このLock検出信号の発生により、デー
タ処理回路１３がデータ処理を開始する。

すなわち、PLL回路６が水平同期できる程度
まで安定してから更にカウンタ８１のＮ個カウン
ト分の時間をおくことになり、ビツト同期が確立
され、正しくデータを読めることになる。このよ
うに、システム起動時やビデオフオーマツト信号
の入力直後に、一定の保護期間を設けることによ
り、PLL回路６のロツク及び垂直同期とも確実
になり、データの読取りエラーによる誤動作を防
ぐことができるのである。

カウンタ８１のカウント途中でゲートパルス
（VS）の発生期間内に垂直同期信号（VS）の立
上がりエツジが存在しない場合が生じたときは、
第６図において、Ｄ型フリツプフロツプ８０のＱ
出力が低レベルのままになるため、インバータ８
２の出力が高レベルのままになり、カウンタ８４
のクリアを解除する。従つて、ゲートパルス
（VS）の立下がりエツジにおいてインバータ８４
の出力が立上がりカウンタ８４のカウント値が
“１”となる。

カウンタ８１のカウント途中ではカウンタ８１
からLock検出信号が発生されていないので、切
換ゲート回路８５はカウンタ８４のカウント値
“１”でリセツトパルスを発生し、カウンタ８１
をリセツトする。その後カウンタ８１は再び
“０”状態からカウント動作を開始する。すなわ
ち、検出回路８はゲートパルスの発生期間内に垂
直同期信号の立上がりエツジが連続してＮ回（例
えば32回）存在したときLock検出信号を発生す
るものである。

一方、PLL回路６のロツク状態において、ゲ
ートパルス（VG）の発生期間内に垂直同期信号
（VS）の立上がりエツジが存在しない場合が生じ
たときには、上記の場合と同様に、カウンタ８４
がカウント動作を開始する。この場合、切換ゲー
ト回路８５にはLock検出信号が入力されている
ので、切換ゲート回路８５はカウンタ８４のカウ
ント値“２”でPLL回路６のロツクが外れたと
見なし、リセツトパルスを発生してカウンタ８１
をリセツトする。これによりデータ処理回路１３
は再び検出回路８からLock検出信号が発生され
るまでデータ処理を停止する。このように、
PLL回路６がロツク状態に至つた後、カウンタ
８４が２カウントするのは、その原因として、何
らかの外乱でPLLのロツクが外れたか、垂直同
期信号が２回連続してドロツプアウト等により乱
れたか、ビデオフオーマツト信号入力が中断した
場合がある。いずれの場合もPLLは不安定な状
態にあると考えられる。その後PLL回路６の引
込み動作が行われ、更にPLL回路６が水平同期
できる程度まで安定すると、先述した如くカウン
タ８１のカウント動作が開始される。

また、PLL回路６のロツク状態において、ゲ
ートパルスの発生期間内に垂直同期信号の立上が
りエツジが存在しない状態が１回だけ生じたとき
には、カウンタ８４のカウント値が“１”になる
が、次のゲートパルス発生期間内に垂直同期信号
の立上がりエツジがあるので、再びカウンタ８４
がクリアされ、切換ゲート回路８５はリセツトパ
ルスを発生しない。これにより、例えばドロツプ
アウト等によつて上記のような状態が生じても、
これをPLL回路６のロツク外れと誤検出するこ
とはない。

なお、上記実施例においては、ゲートパルス
（VG）の発生期間内において垂直同期信号
（VS）の立上がりエツジを検出する構成とした
が、垂直同期信号の立下がり或いは低レベルを検
出するようにしても良く、要はゲートパルスの発
生期間内において垂直同期信号の少なくとも一部
を検出できれば良いのである。従つて、検出回路
８の回路構成は上記実施例の構成に限定されるも
のではなく、種々の変更が可能である。

効果以上説明したように、本発明によれば、システ
ムの起動時やビデオフオーマツト信号の入力直後
に保護期間を設け、PLL回路のロツク及び垂直
同期が完全に達成されてから始めてデータ処理を
開始する構成としたので、過渡状態でのデータ読
取りエラーによる誤動作を確実に防止できるビデ
オフオーマツトデータ同期回路が得られる。

【図面の簡単な説明】

第１図はSWSD記録方式によるビデオフオーマ
ツト信号の１フイールドの構成図、第２図ａ〜ｃ
はデータの種々の記録態様を示す図、第３図ａ〜
ｃは1H内の構成図、第４図は本発明の一実施例
を示す回路ブロツク図、第５図は第４図のPLL
回路のロツク状態におけるゲートパルスVGに対
する垂直同期信号VSのタイミング波形図、第６
図は第４図における検出回路８の具体的構成を示
す回路ブロツク図である。主要部分の符号の説明、１……同期信号抽出回
路、２……水平同期回路、５……垂直同期回路、
６……PLL回路、７……クロツクカウンタ、８
……検出回路、１２……データ読取回路、１３…
…データ処理回路。

Claims

【特許請求の範囲】

１デイジタルデータと画像信号とがビデオフオ
ーマツト信号として記録された記録媒体の再生装
置におけるビデオフオーマツトデータ同期回路で
あつて、前記ビデオフオーマツト信号に含まれて
いる垂直同期信号を基準信号としてクロツクパル
スを発生するPLL回路と、前記クロツクパルス
に応答して前記ビデオフオーマツト信号に含まれ
たデイジタルデータを読み取るデータ読取回路
と、前記データ読取回路で読み取られたデータの
処理を行うデータ処理回路と、前記クロツクパル
スに基づいてゲートパルスを発生するゲートパル
ス発生回路と、前記ゲートパルスの発生期間内に
前記垂直同期信号の少なくとも一部が連続してＮ
回存在したことを検出して検出信号を発生する検
出回路とを備え、前記データ処理回路は前記検出
信号の発生後にデータ処理を開始することを特徴
とするビデオフオーマツトデータ同期回路。