JPS6120711Y2 - - Google Patents
Info
- Publication number
- JPS6120711Y2 JPS6120711Y2 JP10266779U JP10266779U JPS6120711Y2 JP S6120711 Y2 JPS6120711 Y2 JP S6120711Y2 JP 10266779 U JP10266779 U JP 10266779U JP 10266779 U JP10266779 U JP 10266779U JP S6120711 Y2 JPS6120711 Y2 JP S6120711Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- frequency
- pcm
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 7
- 230000010355 oscillation Effects 0.000 claims 3
- 238000012795 verification Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Description
【考案の詳細な説明】
本考案は、VTR（ビデオテープレコーダ）に
よつて再生されたPCM信号を処理するのに適用
される自動周波数制御回路に関する。
よつて再生されたPCM信号を処理するのに適用
される自動周波数制御回路に関する。
家庭用VTRなど外部同期をかけることができ
ない装置によつて再生されたPCM信号を処理す
る場合、再生PCM信号から分離した同期信号を
自動周波数制御回路に供給し、再生されたPCM
信号に同期したクロツク信号を形成するようにし
ている。しかし、同期信号がドロツプアウトなど
によつて欠落した場合には、自動周波数制御回路
の動作が乱れ、再生データの抜き取りがうまくい
かなくなつたり、時間軸変動分を吸収するための
メモリーのアンダーフロー、オーバーフローを招
くような問題が生じる。
ない装置によつて再生されたPCM信号を処理す
る場合、再生PCM信号から分離した同期信号を
自動周波数制御回路に供給し、再生されたPCM
信号に同期したクロツク信号を形成するようにし
ている。しかし、同期信号がドロツプアウトなど
によつて欠落した場合には、自動周波数制御回路
の動作が乱れ、再生データの抜き取りがうまくい
かなくなつたり、時間軸変動分を吸収するための
メモリーのアンダーフロー、オーバーフローを招
くような問題が生じる。
本考案は、このような問題が生じないように考
慮された自動周波数制御回路を提供するものであ
る。
慮された自動周波数制御回路を提供するものであ
る。
以下、本考案の一実施例について第１図を参照
して説明する。第１図において１で示される入力
端子に磁気テープから再生されたPCM信号が供
給される。このPCM信号は、テレビジヨン信号
と同様の信号形態とされている。つまり、水平及
び垂直同期信号と同様の同期信号を有し、垂直ブ
ランキング期間に相当するデータ欠如区間を含む
形態とされる。このPCM信号がPCM回路２に供
給される。PCM回路２は、誤り検出及び誤り訂
正回路、時間軸変動除去回路、Ｄ／Ａ変換器等か
ら構成されており、出力端子３Ｌ，３Ｒにステレ
オオーデイオ信号の左右のチヤンネルの信号が得
られる。
して説明する。第１図において１で示される入力
端子に磁気テープから再生されたPCM信号が供
給される。このPCM信号は、テレビジヨン信号
と同様の信号形態とされている。つまり、水平及
び垂直同期信号と同様の同期信号を有し、垂直ブ
ランキング期間に相当するデータ欠如区間を含む
形態とされる。このPCM信号がPCM回路２に供
給される。PCM回路２は、誤り検出及び誤り訂
正回路、時間軸変動除去回路、Ｄ／Ａ変換器等か
ら構成されており、出力端子３Ｌ，３Ｒにステレ
オオーデイオ信号の左右のチヤンネルの信号が得
られる。
また、PCM信号が垂直同期分離回路４に供給
され、60〔Hz〕の垂直同期信号VDが分離され、
これが破線を囲んで示す幅検定回路５に供給され
る。幅検定回路５は、単安定マルチバイブレータ
６ａ，６ｂとアンドゲート７とから構成されてい
る。第２図Ａに示す垂直同期信号VDの立下りで
単安定マルチバイブレータ６ａがトリガーされ、
これより第２図Ｂに示すパルス信号M1が発生す
る。パルス信号M1の立下りで単安定マルチバイ
ブレータ６ｂがトリガーされ、これより第２図Ｃ
に示すＴなる幅のパルス信号M2が発生し、アン
ドゲート７に垂直同期信号VD及びパルス信号M2
が供給されることによつて第２図Ｄに示すように
その立上りが垂直同期信号VDの後縁と一致する
垂直同期パルスVSが発生する。このように、単
安定マルチバイブレータ６ｂの出力パルス信号
M2のパルス幅Ｔ内に垂直同期信号VDの後縁が位
置するときにのみ幅検定回路５から垂直同期パル
スVSが得られ、ドロツプアウトなどにより生じ
るノイズによるパルス信号と区別して正規の垂直
同期信号VDと対応する垂直同期パルスVSを分離
するようにしている。
され、60〔Hz〕の垂直同期信号VDが分離され、
これが破線を囲んで示す幅検定回路５に供給され
る。幅検定回路５は、単安定マルチバイブレータ
６ａ，６ｂとアンドゲート７とから構成されてい
る。第２図Ａに示す垂直同期信号VDの立下りで
単安定マルチバイブレータ６ａがトリガーされ、
これより第２図Ｂに示すパルス信号M1が発生す
る。パルス信号M1の立下りで単安定マルチバイ
ブレータ６ｂがトリガーされ、これより第２図Ｃ
に示すＴなる幅のパルス信号M2が発生し、アン
ドゲート７に垂直同期信号VD及びパルス信号M2
が供給されることによつて第２図Ｄに示すように
その立上りが垂直同期信号VDの後縁と一致する
垂直同期パルスVSが発生する。このように、単
安定マルチバイブレータ６ｂの出力パルス信号
M2のパルス幅Ｔ内に垂直同期信号VDの後縁が位
置するときにのみ幅検定回路５から垂直同期パル
スVSが得られ、ドロツプアウトなどにより生じ
るノイズによるパルス信号と区別して正規の垂直
同期信号VDと対応する垂直同期パルスVSを分離
するようにしている。
この垂直同期パルスVSがアンドゲート８及び
オアゲード９を介して位相比較器１０に供給され
ると共に、１／Ｎ分周器１１にリセツトパルスと
して供給される。位相比較器１０の比較出力がロ
ーパスフイルタ１２を介してVCO（電圧制御形
発振器）１３に制御電圧として供給される。
VCO１３から（Ｎ×60）〔Hz〕の周波数のクロツ
ク信号が発生し、このクロツク信号がPCM回路
２に対して供給され、再生PCM信号を処理する
ために用いられ、またクロツク信号がPCM回路
２内の１／Ｎ分周器で分周されて位相比較器１０
に供給される。これと共に、VCO１３から発生
するクロツク信号が１／Ｎ分周器１１で分周さ
れ、共に60〔Hz〕の周波数の等価同期信号EQ及
びウインド信号WNDが形成される。ウインド信
号WNDがアンドゲート１４を介してアンドゲー
ト８に供給され、等価同期信号EQがアンドゲー
ト１５を介してオアゲート９に供給される。
オアゲード９を介して位相比較器１０に供給され
ると共に、１／Ｎ分周器１１にリセツトパルスと
して供給される。位相比較器１０の比較出力がロ
ーパスフイルタ１２を介してVCO（電圧制御形
発振器）１３に制御電圧として供給される。
VCO１３から（Ｎ×60）〔Hz〕の周波数のクロツ
ク信号が発生し、このクロツク信号がPCM回路
２に対して供給され、再生PCM信号を処理する
ために用いられ、またクロツク信号がPCM回路
２内の１／Ｎ分周器で分周されて位相比較器１０
に供給される。これと共に、VCO１３から発生
するクロツク信号が１／Ｎ分周器１１で分周さ
れ、共に60〔Hz〕の周波数の等価同期信号EQ及
びウインド信号WNDが形成される。ウインド信
号WNDがアンドゲート１４を介してアンドゲー
ト８に供給され、等価同期信号EQがアンドゲー
ト１５を介してオアゲート９に供給される。
また、コントロール信号発生器１６が設けられ
ており、これに対してPLLロツク信号S1、オーバ
ーフロー及びアンダーフロー検出信号S2、ミユー
テイング信号S3が供給され、コントロール信号
P1，P2，P3が形成される。PLLロツク信号S1は、
位相比較器１０、ローパスフイルタ１２、VCO
１３からなるPLL回路がロツクしているかどうか
を示すもので、ウインド信号WNDのウインド幅
内に垂直同期パルスVSが位置しているときに
は、PLL回路がロツクしているものとし、PLLロ
ツク信号S1が“１”となる。また、PCM回路２
内のメモリーでアンダーフロー或いはアンダーフ
ローが生じそうになると、PCM回路２内に設け
られている１／Ｎ分周器の分周比が変化するよう
になされている。つまり、オーバーフローが生じ
そうになると、分周比が（１／Ｎ＋Ｐ）（但し、Ｐは正 の整数）に切り替えられ、メモリーの読出しビツ
トクロツクの周波数が（Ｎ＋Ｐ／Ｎ）倍に上昇され、 一方、アンダーフローが生じそうになると、分周
比が（１／Ｎ−Ｐ）に切り替えられ、読出しビツトク ロツクの周波数が（Ｎ−Ｐ／Ｎ）倍に低下するように なされ、オーバーフロー或いはアンダーフローの
おそれがなくなつたときには、もとの分周比
（１／Ｎ）に戻される。オーバーフロー及びアンダー フロー検出信号S2は、上述のように分周比を変え
ている場合に“１”となる。更に、ミユーテイン
グ信号S3は、PCM回路２において抜き取られた
データに誤りが多い場合に“１”となる。
ており、これに対してPLLロツク信号S1、オーバ
ーフロー及びアンダーフロー検出信号S2、ミユー
テイング信号S3が供給され、コントロール信号
P1，P2，P3が形成される。PLLロツク信号S1は、
位相比較器１０、ローパスフイルタ１２、VCO
１３からなるPLL回路がロツクしているかどうか
を示すもので、ウインド信号WNDのウインド幅
内に垂直同期パルスVSが位置しているときに
は、PLL回路がロツクしているものとし、PLLロ
ツク信号S1が“１”となる。また、PCM回路２
内のメモリーでアンダーフロー或いはアンダーフ
ローが生じそうになると、PCM回路２内に設け
られている１／Ｎ分周器の分周比が変化するよう
になされている。つまり、オーバーフローが生じ
そうになると、分周比が（１／Ｎ＋Ｐ）（但し、Ｐは正 の整数）に切り替えられ、メモリーの読出しビツ
トクロツクの周波数が（Ｎ＋Ｐ／Ｎ）倍に上昇され、 一方、アンダーフローが生じそうになると、分周
比が（１／Ｎ−Ｐ）に切り替えられ、読出しビツトク ロツクの周波数が（Ｎ−Ｐ／Ｎ）倍に低下するように なされ、オーバーフロー或いはアンダーフローの
おそれがなくなつたときには、もとの分周比
（１／Ｎ）に戻される。オーバーフロー及びアンダー フロー検出信号S2は、上述のように分周比を変え
ている場合に“１”となる。更に、ミユーテイン
グ信号S3は、PCM回路２において抜き取られた
データに誤りが多い場合に“１”となる。
これらの信号S1，S2，S3につてコントロール信
号P1，P2，P3が形成される。コントロール信号P1
は、アンドゲート１４に供給され、ウインド信号
WNDの発生を制御する。コントロール信号P1
は、PLL回路がロツクしてない場合（S1＝“０”）
或いはミユーテイング時（S2＝“１”）において
“０”となつて、かかる状態でのウインド信号
WNDの発生を阻止している。また、等価同期信
号EQは、垂直同期信号VDがドロツプアウトなど
によつて欠落した場合に内挿されるもので、PLL
回路は、垂直同期パルスVSが供給されなくて
も、等価同期信号EQにより以前の周波数を保持
する。この等価同期信号EQは、定常状態のとき
のみ正しい周波数となるので、最初のPLL回路の
ひき込み時のときは、コントロール信号P2が
“０”となつて等価同期信号EQの発生が阻止され
る。更に、ウインド信号WNDのウインド幅内に
垂直同期パルスVSが位置していないロツク外れ
の場合に、オーバーフロー及びアンダーフローを
避けるために分周比を変えると、等価同期信号
EQの周波数が60〔Hz〕でなくなり、以前の周波
数を保持することができなくなる。そこで、コン
トロール信号P3がコントロール信号発生部１６で
形成されてPCM回路２に供給され、ロツク外れ
の場合では、PCM回路２内の分周器の分周比を
変える動作が禁止される。
号P1，P2，P3が形成される。コントロール信号P1
は、アンドゲート１４に供給され、ウインド信号
WNDの発生を制御する。コントロール信号P1
は、PLL回路がロツクしてない場合（S1＝“０”）
或いはミユーテイング時（S2＝“１”）において
“０”となつて、かかる状態でのウインド信号
WNDの発生を阻止している。また、等価同期信
号EQは、垂直同期信号VDがドロツプアウトなど
によつて欠落した場合に内挿されるもので、PLL
回路は、垂直同期パルスVSが供給されなくて
も、等価同期信号EQにより以前の周波数を保持
する。この等価同期信号EQは、定常状態のとき
のみ正しい周波数となるので、最初のPLL回路の
ひき込み時のときは、コントロール信号P2が
“０”となつて等価同期信号EQの発生が阻止され
る。更に、ウインド信号WNDのウインド幅内に
垂直同期パルスVSが位置していないロツク外れ
の場合に、オーバーフロー及びアンダーフローを
避けるために分周比を変えると、等価同期信号
EQの周波数が60〔Hz〕でなくなり、以前の周波
数を保持することができなくなる。そこで、コン
トロール信号P3がコントロール信号発生部１６で
形成されてPCM回路２に供給され、ロツク外れ
の場合では、PCM回路２内の分周器の分周比を
変える動作が禁止される。
上述の実施例の説明から理解されるように、本
考案に依れば、入力信号から分離された垂直同期
信号が正規のパルス幅かどうかを検査しているの
で、ノイズなどに対してPLL回路が同期すること
を防止でき、また、垂直同期信号が欠落したとき
には、等価同期信号を内挿しているので、PLL回
路がみだれることを防止できる。したがつて家庭
用VTRなどのように外部同期がかからない装置
によつて再生されたPCM信号を処理するのに本
考案は適用して好適である。
考案に依れば、入力信号から分離された垂直同期
信号が正規のパルス幅かどうかを検査しているの
で、ノイズなどに対してPLL回路が同期すること
を防止でき、また、垂直同期信号が欠落したとき
には、等価同期信号を内挿しているので、PLL回
路がみだれることを防止できる。したがつて家庭
用VTRなどのように外部同期がかからない装置
によつて再生されたPCM信号を処理するのに本
考案は適用して好適である。
第１図は本考案の一実施例のブロツク図、第２
図はその動作説明に用いる波形図である。 １はPCM信号の入力端子、２はPCM回路、５
は幅検定回路、１０は位相比較器、１３は
VCO、１６はコントロール信号発生器である。
図はその動作説明に用いる波形図である。 １はPCM信号の入力端子、２はPCM回路、５
は幅検定回路、１０は位相比較器、１３は
VCO、１６はコントロール信号発生器である。
Claims (1)
- 可変周波数発振器からの発振信号を分周し、こ
の分周出力と入力信号中の同期信号とを位相比較
し、その位相誤差により上記可変周波数発振器を
制御するようにした自動周波数制御回路におい
て、上記入力信号中の同期信号が所定のパルス幅
のときに検出信号を出力するようになす回路と、
上記発振信号を分周し、上記検出信号に対するウ
インド信号を形成し、このウインド信号により上
記検出信号をゲートする回路と、上記発振信号を
分周し、等価同期信号を形成し、上記同期信号が
欠落したとき上記等価同期信号を上記検出信号に
加算する回路とを備えた自動周波数制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10266779U JPS6120711Y2 (ja) | 1979-07-25 | 1979-07-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10266779U JPS6120711Y2 (ja) | 1979-07-25 | 1979-07-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5621820U JPS5621820U (ja) | 1981-02-26 |
| JPS6120711Y2 true JPS6120711Y2 (ja) | 1986-06-21 |
Family
ID=29335379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10266779U Expired JPS6120711Y2 (ja) | 1979-07-25 | 1979-07-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120711Y2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0656698B2 (ja) * | 1985-04-08 | 1994-07-27 | ソニー株式会社 | 再生装置 |
| JP2505004Y2 (ja) * | 1989-06-08 | 1996-07-24 | 株式会社豊田自動織機製作所 | 精紡機用高速回転装置 |
-
1979
- 1979-07-25 JP JP10266779U patent/JPS6120711Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5621820U (ja) | 1981-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0258042B1 (en) | Phase locked loop circuit with quickly recoverable stability | |
| CA1148653A (en) | Automatic phase-controlled oscillator circuit | |
| JPS6337550B2 (ja) | ||
| JPH0121711B2 (ja) | ||
| JPS5831152B2 (ja) | カラ−映像信号の処理回路 | |
| JPS6120711Y2 (ja) | ||
| US4607360A (en) | Time-axis correcting circuit for recorded data reproducing device | |
| JP3569205B2 (ja) | 記録再生装置 | |
| US4351000A (en) | Clock generator in PCM signal reproducing apparatus | |
| JP3133288B2 (ja) | タイムベースコレクタ | |
| JP3355689B2 (ja) | 記録再生装置 | |
| JPS6251015B2 (ja) | ||
| JPH045105Y2 (ja) | ||
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JPH0767144B2 (ja) | 画像信号用同期回路 | |
| JPH0523557B2 (ja) | ||
| KR100189877B1 (ko) | 시간축 보정장치 | |
| JPS61171285A (ja) | 同期情報の分離補正回路 | |
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| JPS583433B2 (ja) | テレビジヨンシンゴウサイセイホウシキ | |
| JPS6120483A (ja) | 映像信号再生装置 | |
| JPS6356083A (ja) | 映像信号記録再生装置 | |
| JPS62239686A (ja) | 磁気記録再生装置の時間軸補正回路 | |
| JPH0158576B2 (ja) | ||
| JPH0620295B2 (ja) | 時間軸補正装置 |