JPS6334545B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、ビデオテープレコーダ（以下VTR
と略称する）を利用してPCM録音再生を為す
PCM変換器の読取パルス位相自動調整回路に関
する。

記録時音声信号をAD変換して映像信号化した
PCM信号を導出してVTRに記録し、再生時
VTRの再生PCM符号をDA変換して音声信号を
合成して導出するPCM変換器は、全てのVTRに
対して互換性を持たなければならない。しかし再
生PCM符号の周波数特性が異なればその波形も
異なり、読取パルス発生時点を一義的に決定する
ことは困難である。

そこで本発明は、読取パルスの位相ずれが、再
生PCM符号の読取ミスを招来することを勘案し
て、符号誤検出頻度を最小とする読取パルスの位
相を、最適位相と看做して読取パルスの位相を自
動調整することを特徴とする読取パルス位相自動
調整回路を提案せんとするものである。

以下本発明の実施例に付いて説明をする前に本
実施例が採用するPCM符号の構成に付いて説明
する。第１図は映像信号化したPCM符号の１水
平同期周期（以下1Hと略称する）分の符号構成
を示すものであり、1Hを168bitに分解して水平
同期信号に13bit、バツクポーチに16bit、データ
ビツトに2bit、空白部に1bit、左右２チヤンネル
の音声信号のAD変換符号３組に96（16×６）bit、
訂正符号Ｐに16bit、誤検出符号Ｑに16bit、空白
部に1bit、ホワイトレフアレンス符号に3bit、フ
ロントポーチに4bitをそれぞれ割当てている。尚
AD変換符号は音声信号のサンプリング値を16bit
のデイジタル信号に変換した信号ではあるが、そ
の配列はサンプリング順ではなく、図示せる如き
インターリーブの関係に配列されている。又、前
記訂正符号Ｐは、連続する３組のサンプリング値
のAD変換符号（６符号）に対する各ビツト毎の
パリテイ符号であり、誤検出符号Ｑはインターリ
ーブされた1H中のAD変換符号及び訂正符号Ｐの
各ビツトに対するパリテイ符号である。よつて再
生PCM符号を読取つた後に、1H中の８符号の各
ビツトのパリテイチエツクを行なえば、読取つた
符号の正誤判断が可能となる。斯るパリテイチエ
ツクの結果得られる符号誤検出率は、再生出力の
ドロツプアウトや読取レベルのずれ等によつて変
動するが、読取パルスの位相変化によつても変動
するため、読取パルスの最適位相は、符号誤率を
最小にする。

しかし、垂直同期周期で位相を変更し乍ら符号
誤りを計数したとしても、符号誤はドロツプアウ
ト等によつても変動し易く不安定である。よつ
て、各位相に対応して１回づつ計数した結果に基
づいて最小値を求めたとしても対応する位相が最
適位相である確率は左程高くない。そこで、より
高い精度で最適位相を定めるため、本発明では最
小値に一定数を加えた基準誤数を求め、対応する
位相範囲（変域）の中点を最適位相と定めてい
る。そのため本発明では第２計数回路をカウント
アツプし乍ら記憶している誤計数値を順次読出し
乍ら誤計数値と基準誤数を比較しており、比較出
力の反転タイミングで反応する第２計数回路出力
をラツチしラツチされた計数出力範囲を定めてい
る。本発明の最高位相は、この計数出力範囲の中
点に対応する位相として求められる。

そこで本実施例では、まず（誤率計数手段によ
つて）読取パルスの位相を１垂直同期周期（以下
1Vと略称する）毎に変化せしめ乍ら1V中に発生
する符号誤を計数記憶し、次に（基準誤数設定手
段によつて）記憶計数値中の最小計数値を求めて
一定数を加算して基準誤数を定め、その後（最適
位相設定手段によつて）基準誤数以下の計数値に
対応する位相の変域を求め、該変域の中点に相当
する位相を読取パルスの最適位相として設定する
ものである。

以下本実施例の符号読取回路の動作に付いて第
２図に従い説明する。

まず本実施例は、再生PCM符号を入力アンプ
１に入力して増幅し、該増幅出力を次段のコンパ
レータ回路２と同期分離回路３に入力し、次に分
離された水平同期分離出力hsを制御電圧によつて
遅延量をコントロールされる可変遅延回路４に入
力し、遅延出力にてマスタークロツク発生回路５
の出力を分周する再生クロツク発生回路６をリセ
ツトし、更に該分周出力を読取パルスとしてアン
ドゲート７に入力してコンパレータ出力より
PCM符号を読取り、次段の信号処理回路（図示
省略）に入力すると共に前記分周出力をクロツク
パルスとして入力する誤符号検出回路８にも入力
して読取つた符号の誤りを検出している。

以下本実施例に於いて遅延量制御電圧を導出す
るための自動位相制御回路の動作に付いて説明す
る。

まず本実施例では読取パルスの位相と符号誤率
の関係を調べるため符号誤計算手段１０が作動す
る。

即ち、読取パルスの位相を1V間隔で小刻みに
変化せしむべく垂直同期出力Vsを計数する第１
計数回路１４の出力は次段の第１位相設定回路１
５に入力されて遅延量を等間隔で増加せしめ得る
制御電圧に相当するデイジタル値に交換されると
共に、垂直同期分離出力によつてリセツトされる
誤計数回路１６は1V毎に前記符号検出回路８の
出力を計数導出している。よつて前記第１位相設
定回路１５の出力は切換回路１７を経てDA変換
回路１８に入力されて制御電圧に変換され、前記
可変遅延回路４に入力されて読取パルスの位相を
1V毎に一定間隔ずつ増加せしめ、前記誤計数回
路１６の誤計数出力は、垂直同期出力VSと制御
信号を入力とする書込アドレス指定回路１９の出
力によつてメモリ回路１１に順次記憶せしめられ
る。次にメモリ回路１１に記憶された誤計数値よ
り基準誤数を設定する基準誤数設定手段１２が作
動する。即ち読出アドレス指定回路２０によつて
読出される誤計数値は順次最小検出回路２１に入
力され最小値のみ次段の基準誤数設定回路２２に
入力されて最小値に一定数を加算した基準誤数が
導出される。続いて基準誤数以下の誤計数値に対
応する位相変域を求めてその中心を最適位相と看
做す最適位相設定手段１３が作動する。即ち再度
前記メモリ回路１１より順次読出される誤計数値
と基準誤数を比較する比較回路２３は、当然のこ
と乍らハイレベルからローレベルとなりローレベ
ルから再びハイレベルとなる出力を導出し、比較
出力の立下り時と立上り時に対応する位相にそれ
ぞれ関連する第２計数回路２４の計数値を変域始
端検出回路２５と変域終端検出回路２６に保持す
べく、比較出力の微分回路２９出力を前記変域始
端検出回路２５にまた微分反転出力を前記変域終
端検出回路２６にそれぞれ印加し、両回路出力を
相加平均算出回路２７に入力して両出力の相加平
均値を求め、更に次段の第２位相設定回路２８に
入力して最適位相に対応する制御電圧のデイジタ
ル値に変換する。よつて変換されたデイジタル値
は前記切換回路１７を介してDA変換回路１８に
入力され最適の制御電圧に変換されて前記可変遅
延回路６に入力されるため読出クロツクは最適位
相に保たれる。

尚図中の制御信号発生回路９は、垂直同期出力
VS、内蔵発振出力及び手動操作によつて導出さ
れるスタート信号STによつて前記符号誤計数手
段１０、前記メモリ回路１１、前記基準誤数設定
手段１２、前記最適位相設定手段１３及び前記両
アドレス指定回路１９，２０をそれぞれ制御する
信号を導出する回路である。

本実施例では、第３図に図示せる読取パルス自
動位相調整回路をハード的に構成したが、斯る構
成をマイクロコンピユータ等を利用してソフト的
に構成することも可能であり、本発明が斯る技術
をも包含することは言を俟たない。

【図面の簡単な説明】

第１図はPCM符号の説明図、第２図は本発明
のPCM再生回路の要部回路ブロツク図、第３図
は、本発明の読取パルスの自動位相調整回路の一
実施回路ブロツク図をそれぞれ示す。 主な図番の説明 １０…符号誤計数手段、１２
…基準誤設定手段、１３…最適位相設定手段。

Claims (1)

【特許請求の範囲】
1. １ 映像信号再生装置を利用するPCM変換器に
   於て、再生PCM符号の読取に際し読取パルスの
   位相を小刻みに変更して各位相に対する読取出力
   の符号誤数を計数記憶する符号誤計数手段と、記
   憶せる前記符号誤数計数手段の最小値に一定数を
   加算して基準誤数を設定する基準誤数設定手段
   と、前記基準誤数以下の符号誤数に対応する位相
   変域の中点を最適位相とすべく読取パルスの位相
   を制御する出力を導出する最適位相設定手段をそ
   れぞれ配したことを特徴とする読取パルス位相自
   動調整回路。