JPS6334542B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はビデオテープレコーダ（以下VTRと
略称する）を利用してPCM録音再生を為すPCM
変換器のコンパレータレベル自動調整回路に関す
る。

記録時音声信号をAD変換して映像信号化した
PCM信号を導出してVTRに供給し、再生時
VTRの再生PCM符号をDA変換して音声信号を
合成して導出するPCM変換器は、全てのVTRに
対して互換性を持たなければならない。しかし、
再生出力特性の異なる再生PCM符号を“１”
“０”のデイジタル信号として判読するためのコ
ンパレータルレベルを一義的に固定することは困
難である。

そこで本発明は再生PCM符号中の符号誤検出
頻度を最小とすることによりコンパレータレベル
を最適レベルに自動調整することを特徴とするコ
ンパレータレベル自動調整回路を提案せんとする
ものである。

以下本発明の実施例に付いて説明する前に本実
施例のPCM符号の構成に付いて今少しく説明す
る。第１図は映像信号化したPCM符号の１水平
同期周期分（以下1Hと略称する）の符号構成を
示すものであり、1Hを168bitに分解して水平同
期信号に13bit、バツクポーチに16bit、データー
ビツトに2bit、空白部に1bit、左右２チヤンネル
の音声信号のAD変換符号３組に96（16×６）bit、
訂正符号Ｐに16bit、誤検出符号Ｑに16bit、空白
部に1bit、ホワイトレフアレンス符号に3bit、フ
ロントポーチに4bitを割当ている。

尚AD変換符号は音声信号のサンプリング値を
16bitのデイジタル信号に変換した信号ではある
が、その配列順序は、サンプリング順ではなく図
示せる如きインターリーブの関係に配されてい
る。又、前記訂正符号Ｐとは、連続する３組のサ
ンプリング値のAD変換符号（６符号）に対する
各ビツト毎のパリテイー符号であり、誤り検出符
号Ｑとはインターリーブされた1H中のAD変換符
号及び訂正符号（計７符号）に対する各ビツト毎
のパリテイー符号である。従つて再生PCM符号
を読取つた後の時点で1H中の符号の各ビツトの
パリテイチエツクを為せば読取つた符号の正誤判
断が可能になる。斯るパリテイチエツクの結果得
られる符号誤検出率は、再生出力の周波数特性や
ドロツプアウト、及び読取タイミングのずれによ
つても変化するが読取レベル即ち、コンパレータ
レベルの設定値の変化によつても変動する。従つ
て最適のコンパレータレベルは符号誤検出率を最
小にする。そこで本実施例では、まず（誤率計数
手段によつて）コンパレータレベルを１垂直同期
周期（以下1Vと略称する）毎に変化せしめ乍ら
1V中に発生する符号誤を計数記憶し、次に（基
準誤数設定手段によつて）記憶計数値中の最小計
数値を求めて一定数を加算して基準誤数を定め、
その後（最適位相設定手段によつて）基準誤数以
下の計数値に対応するコンパレータレベルの変域
を求め変域の中点に相当するコンパレータレベル
を最適のコンパレータレベルと看做し、該レベル
によつて再生PCM信号の読取を行なうものであ
る。

以下本実施例の符号読取回路の動作に付いて第
２図に図示せる回路ブロツク図に従い説明する。

まず入力されるPCM符号は入力アンプ１に入
力されて増幅された後、コンパレータ回路２でコ
ンパレータレベルと比較されて２値信号に変換さ
れ、次段のアンドゲート３を介してデータクロツ
クに同期するPCM符号を読出しており、読出し
た符号は次段の符号処理回路に入力されると共に
符号誤検出回路４にも入力され1H毎に各ビツト
のパリテイチエツクを行なつている。尚データク
ロツクａ及び符号誤検出クロツクｂは再生PCM
符号中の同期信号を分離する同期分離回路５の水
平同期出力hs及び所定の発振出力を導出するクロ
ツクパルス発生回路６の出力を入力とする再生ク
ロツク回路７より導出される。

以下第２図中のコンパレータ用DA変換回路８
に所望のコンパレータレベルを導出せしめる回路
の動作に付いて第３図に従い説明する。まず本実
施例回路では、コンパレータレベルと符号誤率の
関係を調べるため符号誤計数手段１０が動作す
る。

即ち、コンパレータレベルを1V間隔で小刻み
に変化せしむべく第１計数回路１５は垂直同期出
力Vsを計数し、次段のレベル設定回路１６に於
てコンパレータレベル相当のデイジタル値に変換
され、前記DA変換回路８に入力される。よつて
垂直同期出力Vsをリセツトパルスとして前記符
号誤検出回路４出力を誤計数回路１４にて計数す
れば1V毎に各コンパレータレベルに対する誤計
数値が導出される。従つて制御回路９の出力と垂
直同期出力Vsを入力とする書込アドレス指定回
路１７は、誤計数値を順次メモリ回路１１の所定
アドレスに記憶せしめる。次に記憶した誤計数値
より最小値を検出して一定数を加算することによ
り基準誤数を導出する基準誤数設定手段１２が作
動する。

即ち、今度は前記メモリ回路１１に記憶した誤
計数値を前記読出アドレス指定回路２０により順
次読出し乍ら最小計数値検出回路１８に入力して
最小値のみを該回路内に記憶せしめ基準誤数設定
回路１４に於て最小値に一定数を加えることによ
り基準誤数を導出する。更に、基準誤数と誤計数
値の比較を為し、基準誤数以下の誤計数値に対す
るコンパレータレベルの変域を求め、該変域の中
心をコンパレータレベルとして導出する最適レベ
ル設定手段１３が動作する。即ち、設定した基準
誤数と再び記憶された順序で前記メモリ回路１１
より読出される誤計数値を比較回路２０で比較
し、ハイレベルからローレベルとなり再びハイレ
ベルに変化する比較出力の立下り点と立上り点を
微分回路２１を介して導出する一方、誤計数値の
読出回数を計数する第２計数回路２２の出力をコ
ンパレータレベル相当のデイジタル値に変換する
最小レベル設定回路２３と最大レベル設定回路２
４をそれぞれ立下りパルスと立上りパルスによつ
てホールドした後、両ホールド出力を相加平均算
出回路２５に相加平均出力を最適コンパレータレ
ベルと看做し、切換回路２６を介して前記DA変
換回路８に入力している。

上述する様に本実施例では、まずコンパレータ
レベルの可変範囲に於て垂直同期周期で第１計数
回路１５をカウントアツプし乍らコンパレータレ
ベルを順に変更し、各コンパレータレベルに於け
る符号誤を誤計数回路１５にて計数し乍ら順にメ
モリ１１内に記憶している。次に誤計数値をメモ
リ１１より順に読出して誤計数値中の最小値を求
める。記憶されている誤計数値はドロツプアウト
等による誤差を含んでおり、最小値に対応するコ
ンパレータレベルをそのまま最適コンパレータレ
ベルと看做すことは出来ない。そこでより高い信
頼度で最適コンパレータレベルを設定すべく、本
実施例では最適コンパレータレベルが含まれる最
適コンパレータレベル範囲を求めている。この最
適コンパレータレベル範囲は、誤計数値が前述す
る最小値に一定数を加えた基準誤数以下となるコ
ンパレータレベル範囲である。そこで、本実施例
では第２計数回路２２をカウントし乍ら対応する
誤計数値を再度メモリ１１より順に読出し、比較
回路２０に於て基準誤数との比較を為し比較出力
が反転する最適コンパレータレベル範囲の両端に
対応する第２計数回路２２の出力をラツチしてい
る。このラツチは、比較出力を微分することによ
り得られる負パルスと正パルス（但し正パルスは
反転回路により反転）によつて為され、最小レベ
ル設定回路２３と最大レベル設定回路２４にそれ
ぞれ負パルスによつてラツチされる計数出力が次
段の相加平均算出回路２５で平均化され、より信
頼度の高い最適コンパレータレベルの設定が為さ
れる。

尚図中の制御回路９はPCM再生直後に手動操
作若くは自動により入力されるスタート信号ST
により垂直同期出力Vs及び内蔵発振器出力を利
用し、符号誤計数手段１０、基準誤設定手段１
２、及び最適レベル設定手段１３を順を追つて作
動せしめると共にメモリ回路１１のモードとアド
レス指定回路１７，２０の制御を行なつている。
また本実施例では、第２図に図示せる如くコンパ
レータレベル導出のための手段をハード的に構成
したマイクロコンピユータ等を利用してソフト的
に構成することも可能であり本発明が斯る技術を
も包含することは言を俟たない。更に本実施例で
は、コンパレータレベルの調整をPCM再生開始
時にのみ行なつたが、VTRの経済的レベル変動
が激しい場合には1V毎若くは任意の時点でコン
パレータレベルを調整する必要がある。

【図面の簡単な説明】

第１図はPCM符号の構成説明図、第２図は本
発明のPCM再生回路の要部回路ブロツク図、第
３図は本発明のコンパレータレベル設定のための
一実施回路ブロツク図を、それぞれ顕わす。 主な図番の説明 １０…符号誤計数手段、１２
…基準誤設定手段、１３…最適コンパレータレベ
ル設定手段。

Claims (1)

【特許請求の範囲】
1. １ 映像信号再生装置を利用するPCM変換器に
   於て、再生PCM符号の読取に際し読取用比較回
   路のコンパレータレベルを小刻みに変更して各コ
   ンパレータレベルに対応する読取出力の符号誤数
   を計数記憶する符号誤計数手段と、記憶せる前記
   符号誤数の最小値に一定数を加算し基準誤数を設
   定する基準誤計数手段と、前記基準誤数以下の符
   号誤数に対応するコンパレータレベルの変域の中
   点を最適コンパレータレベルとして導出する最適
   レベル設定手段を設けたことを特徴とするコンパ
   レータレベル自動調整回路。