JPS6247375B2 - - Google Patents

Info

Publication number
JPS6247375B2
JPS6247375B2 JP54141671A JP14167179A JPS6247375B2 JP S6247375 B2 JPS6247375 B2 JP S6247375B2 JP 54141671 A JP54141671 A JP 54141671A JP 14167179 A JP14167179 A JP 14167179A JP S6247375 B2 JPS6247375 B2 JP S6247375B2
Authority
JP
Japan
Prior art keywords
frequency
signal
circuit
output signal
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54141671A
Other languages
English (en)
Other versions
JPS5665530A (en
Inventor
Ryusuke Morya
Yasuhiro Fujimori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14167179A priority Critical patent/JPS5665530A/ja
Priority to US06/200,009 priority patent/US4376268A/en
Priority to CA000363225A priority patent/CA1148653A/en
Priority to NL8005931A priority patent/NL8005931A/nl
Priority to AU63799/80A priority patent/AU536700B2/en
Priority to SU803210746A priority patent/SU1314967A3/ru
Priority to GB8034987A priority patent/GB2063597B/en
Priority to DE19803040909 priority patent/DE3040909A1/de
Priority to FR8023364A priority patent/FR2469050B1/fr
Priority to IT25711/80A priority patent/IT1133739B/it
Publication of JPS5665530A publication Critical patent/JPS5665530A/ja
Publication of JPS6247375B2 publication Critical patent/JPS6247375B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/91—Television signal processing therefor
    • H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N5/926—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback by pulse code modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/79—Processing of colour television signals in connection with recording
    • H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
    • H04N9/808—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the composite colour video-signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Signal Processing For Recording (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 この発明は、例えば再生又は受信されたデジタ
ル信号をもとのアナログ信号に変換する場合等に
用いられるクロツクを形成するためのPLL回路に
関する。
例えば、回転ヘツド式のVTRによつてカラー
映像信号をデジタル信号の状態で記録再生する装
置（以下デジタルVTRと称す）が考えられてい
る。
第１図はデジタルVTRの記録系の一例を、第
２図はその再生系の一例を、それぞれ示してい
る。
ところで、カラー映像信号をデジタル記録する
場合、デジタル化されたカラー映像信号をそのま
ま記録したのでは、記録信号のビツトレイトが高
くなつてしまうので、テープの消費量が多くな
る。
そこで通常、デジタルVTRにおいては、デジ
タル信号を複数のチヤンネルに分配し、これを複
数の回転磁気ヘツドによりマルチトラツクとして
記録している。
この第１図及び第２図の例においてはカラー映
像信号がデジタル信号に変換されるとともに、第
７図Ａ及びＢに示すように、１ライン分のデータ
が１／３ライン分毎にＡチヤンネル、Ｂチヤンネル、 Ｃチヤンネルの３チヤンネルに分配され、この３
チヤンネルのデジタル信号がインライン配置され
た３つの回転磁気ヘツドによつて１フイールドに
つき３本の磁気トラツクとして記録される。
ここで、HDは水平同期パルス、BSはバースト
信号であり、この同期パルスHD及びバースト信
号BSを除いた部分を有効ビデオ領域として１本
のトラツクに記録するようにしている。
第１図で、１１は入力端子で、これを通じてカ
ラー映像信号が入力プロセツサ１２に供給され、
同期パルスHD及びバースト信号BSが除去され
る。
この分離ないし除去された同期パルスHD及び
バースト信号BSはマスタークロツク形成回路２
１に供給されて、これにてバースト信号BSに同
期し、かつ、その周波数SCの例えば４倍のクロ
ツクパルスが形成される。そしてこのクロツクパ
ルス及び同期パルスが制御信号形成回路２２に供
給されて、ライン、フイールド、フレーム及びト
ラツクに関する識別信号、サンプリングパルス、
各種のタイミング信号が形成される。そして、こ
れらの各信号は所定の回路にそれぞれ供給され
る。
一方、入力プロセツサ１２においてて同期パル
ス及びバースト信号の除去されたカラー映像信号
はＡ／Ｄコンバータ１３に供給される。この場
合、サンプリング周波数は４SCであり、例えば
NTSCカラー映像信号の場合には SC＝４５５／２H （Hは水平周波数） であるから、１水平期間のサンプル数は910サン
プルとなるが、水平ブランキング期間はサンプリ
ングする必要がないことから、各水平期間の有効
ビデオ領域のサンプル数は、第７図Ａから明らか
なように少なくなる。
また、１フイールドの映像信号のうち、垂直同
期パルス及び等化パルスは有効データとはみなさ
ず、この期間の信号は記録しないが、垂直帰線区
間にはVIR，VITなどのテスト信号が挿入されて
いるので、これらのラインを含めて有効ビデオラ
イン数を定めている。例えば、NTSC方式のカラ
ー映像信号の場合、１フイールド期間の有効ビデ
オライン数は252ラインとし、奇数フイールドで
は第12ライン〜第263ライン、偶数フイールドで
は第274ライン〜第525ラインを有効ビデオライン
とみなす。
こうして、Ａ／Ｄコンバータ１３にいては、以
上の点に基づいて、カラー映像信号がサンプリン
グされるとともにＡ／Ｄ変換され、例えば１サン
プルにつき８ビツトの並列デジタル信号に変換さ
れる。
そして、このデジタル信号がインターフエイス
１４に供給されて、１／３ライン分のサンプル毎にＡ チヤンネル、Ｂチヤンネル、Ｃチヤンネルに順次
分配される。すなわち、Ａチヤンネルの時間軸圧
縮回路１５Ａ、Ｂチヤンネルの時間軸圧縮回路１
５Ｂ、Ｃチヤンネルの時間軸圧縮回路１５Ｃに、
それぞれ供給され、誤り訂正符号の付加に伴なう
総情報量の増大や、データフオーマツトの変換等
のため、所定の比で時間軸圧縮される。そして、
この圧縮された各チヤンネルのデジタル信号が誤
り訂正エンコーダ１６Ａ，１６Ｂ，１６Ｃ及び記
録プロセツサ１７Ａ，１７Ｂ，１７Ｃに順次供給
されて第７図及び第８図に示すフオーマツトの信
号に変換される。
すなわち、この例では各チヤンネルに１／３ライン 分毎に分配されたデータがさらに２分割され、１／６ ライン分のデータ毎にサブブロツクSBが構成さ
れる。このサブブロツクSBは第７図Ｃに示すよ
うに、データの前部にブロツク同期信号SYNC
と、識別信号ID及びアドレス信号ADが付加され
るとともに、データの後部にCRC（Cyclic
Redundancy Check）コードが付加されている。
ここで、同期信号SYNCは、再生時、信号ID，
AD，データ，CRCコードを抽出するときの同期
用などに使用するためのものである。
識別信号IDは、チヤンネル（トラツク）が
Ａ，Ｂ，Ｃのいずれであるが、フレーム、フイー
ルド及びラインが奇数、偶数のいずれであるかを
示し、アドレス信号ADは、そのサブブロツクSB
が１フイールド分の映像信号の各チヤンネル分の
信号の何番目のものであるかを示す。データはデ
ジタル化されたカラー映像信号であり、CRCコ
ードは再生時におけるデータの誤り検出用であ
る。
第８図は１フイールド分の映像信号のうちの
Ａ，ＢまたはＣチヤンネルの信号を示し、サブブ
ロツクSBの２個分、すなわち各チヤンネルにお
ける１本のラインよりのデータ（１／３ライン分）に より１ブロツクが形成される。そして、NTGC方
式のカラー映像信号の場合、有効ライン数が前述
したように252ラインに選ばれている場合には、
各チヤンネルで、１フイールド分のブロツク数は
252個となるが、この252個のブロツクが第８図に
示すように12×21のマトリクス状に配列されると
ともに13列目に水平方向（行方向）のパリテイー
データが付加され、22行目に垂直方向（列方向）
のパリテイーデータが付加され、全体として13×
22のブロツクとされる。
この場合、サブブロツクSBを順にSB1〜SB572
とすれば、第１行について SB1SB3SB5……SB23＝SB25 SB2SB4SB6……SB24＝SB26 のように水平方向に関してサブブロツク単位で
〔mod.2〕の加算が行われて第１行の水平パリテ
イーデータSB25，SB26が形成される。同様にし
て第２行〜第22行についても水平パリテイーデー
タが形成される。
また、第１列について SB1SB27SB53……SB521＝SB547 のようにして垂直方向に関してサブブロツク単位
で〔mod.2〕の加算が行われて、第１列の垂直パ
リテイーデータSB547が形成され、第２列〜第12
列についても同様にして垂直パリテイーデータが
形成される。
これら水平及び垂直パリテイーデータ、CRC
コードは再生時、データの誤り訂正能力を向上さ
せるために使用されるものである。
このパリテイーデータ及びCRCコードを形成
してデータに付加する信号処理は、誤り訂正エン
コーダ１６Ａ，１６Ｂ，１６Ｃにおいて行われ
る。また、同期信号SYNC、識別信号ID、アドレ
ス信号ADを形成してデータに付加する信号処理
は記録プロセツサ１７Ａ，１７Ｂ，１７Ｃにおい
て行われる。
そして、プロセツサ１７Ａ，１７Ｂ，１７Ｃに
おいては、１サンプルのビツト数を８ビツトから
10ビツトに変換するブロツクエンコーデイングも
行われる。このブロツクエンコーデイングは10ビ
ツト（210通り）のコードのうちDSV（直流レベ
ル）が０または０に近い28個のコードを選び、こ
れにもとの８ビツトのコードを１対１に対応させ
て10ビツトのコードに変換するものである。換言
すれば、記録信号のDSVがなるべく０になるよ
うに、したがつて、“０”と“１”とがほぼ均一
に現れるように変換するものである。
なお、このブロツクエンコーデイングが行われ
るのは、一般の磁気ヘツドでは再生時直流分を再
生できないからである。
このようにブロツクエンコーデイングされた10
ビツト単位のデジタル信号は、プロセツサ１７
Ａ，１７Ｂ，１７Ｃにおいて、さらに、サブブロ
ツクSB1から順に並列信号から直列信号に変換さ
れる。また、この各チヤンネルの１フイールド分
のデジタル信号の前後に、プリアンブル信号及び
ポストアンブル信号が付加される。
そして、この直列デジタル信号が記録アンプ１
８Ａ，１８Ｂ，１８Ｃを通じて回転磁気ヘツド１
Ａ，１Ｂ，１Ｃに供給される。このヘツド１Ａ，
１Ｂ，１Ｃは例えば第３図及び第４図に示すよう
に、近接してインライン状に設けられるととも
に、ヘツド１Ａ，１Ｂ，１Ｃはカラー映像信号に
同期してフイールド周波数で回転させられる。そ
して、このヘツド１Ａ，１Ｂ，１Ｃの回転周面に
対して磁気テープ２はほぼ360゜の角範囲にわた
つてΩ字状に斜めに巡らされるとともに、一定の
速度で走行させられる。
したがつて、第５図に示すように、Ａチヤンネ
ルのデジタル信号がヘツド１Ａによつて、Ｂチヤ
ンネルのデジタル信号がヘツド１Ｂによつて、Ｃ
チヤンネルのデジタル信号がヘツド１Ｃによつ
て、それぞれ１フイールド期間につき斜めの１本
づつのトラツク３Ａ，３Ｂ，３Ｃとして記録され
る。なお、この例では、ヘツド１Ａ，１Ｂ，１Ｃ
のトラツク幅及び間隔が選定されてトラツク３
Ａ，３Ｂ，３Ｃの１組がSMPTE“Ｃ”フオーマ
ツトの映像トラツクの１本に対応するようにされ
る。なお、トラツク４は垂直同期信号がコントロ
ール信号CTLとして記録されたトラツクであ
る。
以上のようにしてカラー映像信号がデジタル記
録される。
次に、第２図の再生系について説明しよう。
すなわち、ヘツド１Ａ，１Ｂ，１Ｃによりトラ
ツク３Ａ，３Ｂ，３Ｃから各チヤンネルのデジタ
ル信号が同時に再生され、このデジタル信号が再
生アンプ３１Ａ，３１Ｂ，３１Ｃを通じて再生プ
ロセツサ３２Ａ，３２Ｂ，３２Ｃに供給される。
この再生プロセツサ３２Ａ，３２Ｂ，３２Ｃはそ
れぞれ例えば第６図のような構成となつており、
再生アンプ３１Ａ，３１Ｂ，３１Ｃよりのデジタ
ル信号からPLL回路３２１によりクロツクが形成
され、このクロツクがビツト同期回路３２２に供
給されて、再生アンプ３１Ａ，３１Ｂ，３１Ｃよ
りのデジタル信号が同期化される。そして、同期
化された信号はブロツク同期信号の抽出回路３２
３に供給されて同期信号SYNCが抽出される。そ
して、この抽出されたブロツク同期信号SYNCが
復調回路３２４に供給されて、データが直列信号
から並列信号に変換されるとともに10ビツトのコ
ードからもとの８ビツトのコードの信号にブロツ
クデコーデイングされる。
そして、この並列８ビツトのデジタル信号が
TBC（タイムベースコレクタ）３３Ａ，３３
Ｂ，３３Ｃに供給されて時間軸変動が除去され
る。この場合、TBC３３Ａ，３３Ｂ，３３Ｃは
メモリーを有し、ブロツク同期信号SYNCが以下
に続く信号の頭出しに使用されるとともに、プロ
セツサ３２Ａ，３２Ｂ，３２ＣのPLL回路３２１
からのクロツクによりメモリーに対する書き込み
が行われ、局内シンクにより形成されたクロツク
によりメモリーからの読み出しが行われて時間軸
変動が除去される。
そして、このTBC３３Ａ，３３Ｂ，３３Ｃか
らの信号が誤り訂正デコーダ３４Ａ，３４Ｂ，３
４Ｃに供給される。
このデコーダ３４Ａ，３４Ｂ，３４Ｃは、１フ
イールド分の映像信号のうちの各チヤンネルの信
号を記憶すべき容量のフイールドメモリをそれぞ
れ有し、サブブロツクSBごとにアドレス信号AD
にしたがつてデータがこのフイールドメモリに書
き込まれるとともに、このとき、CRCコード、
水平及び垂直パリテイーデータによりデータの誤
りが訂正されるものである。
この誤り訂正の行われたデータが時間軸伸長回
路３５Ａ，３５Ｂ，３５Ｃに供給されてもとの時
間軸及び信号フオーマツトのデータとされ、この
出力がインターフエイス３６に供給されてもとの
１チヤンネルのデジタル信号とされる。そして、
このデジタル信号がＤ／Ａコンバータ３７に供給
されてアナログのカラー映像信号に変換され、こ
のカラー映像信号が出力プロセツサ３８に供給さ
れて同期パルス及びバースト信号が付加されても
とのカラー映像信号とされ、これが出力端子３９
に取り出される。
また、局内シンクすなわち外部基準信号が入力
端子４１よりマスタークロツク発生器４２に供給
され、これより発生するクロツクパルス及び基準
同期信号がコントロール信号発生器４３に供給さ
れる。このコントロール信号発生器４３よりは、
外部基準信号に同期した各種のタイミングパル
ス，ライン，フイールド及びフレームのそれぞれ
に関する識別信号、サンプリングパルス等のコン
トロール信号が得られる。
そして、この再生系において、ヘツド１Ａ，１
Ｂ，１ＣからTBC３３Ａ，３３Ｂ，３３Ｃの書
き込み側までの処理は、再生データより抽出した
クロツクパルスをタイムベースとしており、
TBC３３Ａ，３３Ｂ，３３Ｃの読み出し側から
出力端子３９までの処理はマスタークロツク発生
器４２からのクロツクパルスをタイムベースとし
ている。
なお、デジタルVTRの間でダビングを行う場
合には、再生用VTRの回路３４Ａ，３４Ｂ，３
４Ｃ，３７，３８及び記録用VTRの回路１２，
１３，１６Ａ，１６Ｂ，１６Ｃがバイパスされ
る。
また、記録時及び再生時のトラツキングサーボ
については、アナログVTRと同様でよい。
ところで、前述した再生プロセツサのPLL回路
３２１としては、第９図に示すような構成のもの
が考えられている。
すなわち、同図で５１は同調回路で、その同調
周波数は再生信号の周波数となるように選定され
ている。この同調回路５１はＳ／Ｎ及びPLL回路
のキヤプチヤレンジを確保するために設けられて
いる。すなわち、PLL回路の入力周波数が高い場
合には、位相比較回路の周波数特性を考慮する
と、分周回路を用いて低い周波数で位相比較する
必要があるが、デジタルVTR等においては、入
力信号は２値変調されているため、正弦波信号の
ように定常的に位相情報が発生しない。このた
め、分周回路を用いるためには同調回路によつて
定常的に位相情報を有する信号を形成する必要が
あるのである。再生アンプよりのデジタル信号は
この同調回路５１を通じて分周回路５２に供給さ
れて１／Ｎに分周されて、比較に適した低い周波数に され、その分周出力が位相比較回路５３に供給さ
れる。
一方、５４は発振中心周波数が再生信号の周波
数である可変周波数発振器で、これよりの発振信
号は分周回路５５に供給されて１／Ｎに分周され、そ の分周出力が位相比較回路５３に供給される。
そして、この位相比較回路５３において、両分
周回路５２及び５５よりの信号が位相比較され、
その比較出力がローパスフイルタ５６を介して可
変周波数発振器５４に供給されて、その発振信号
が入力信号と同期するように制御される。
ところで、上述した第９図のPLL回路では、記
録時と再生時とでテープ速度が等しいノーマル再
生のときには、再生信号との同期がとれるが、記
録時と再生時とでテープ速度が異なる非ノーマル
再生時、例えばスロー再生、スチル再生の低速再
生時や倍速再生等の高速再生時には、再生信号の
周波数が変わるため、同調回路５１の出力が小さ
くなつたり、位相ずれを生じ、PLL回路は再生信
号にロツクしなくなる不都合を生じる。
そこで、同調回路５１を用いないことも考えら
れるが、前述したように、これを用いなければ、
位相比較の基準信号である再生信号のＳ／Ｎが劣
化し、PLL回路のキヤプキヤレンジの低下等を招
き、好ましくない。
この発明は上記の点にかんがみ、同調回路を用
いたものであつても、非ノーマル再生時において
必ず再生信号にロツクするようにしたPLL回路を
提供しようとするものである。
以下、この発明によるPLL回路の一例を第１０
図以下を参照しながら説明しよう。
第１０図はこの発明回路の一例で、入力デジタ
ル信号Dinは微分回路６１及び両波整流回路６２
を通じて自動同調回路６３に供給される。この自
動同調回路６３にはコントロール信号用トラツク
４よりの再生コントロール信号CTLから形成さ
れた再生テープ速度に応じた信号電圧ＣVが端子
６４を通じて供給されて、その同調周波数が再生
テープ速度に応じて自動的に再生信号と合致する
ようにされる。
第１１図はこの自動同調回路６３に一例の回路
例である。
第１１図で、６３１及び６３２は共振回路を構
成するコイル及びバリキヤツプで、ベース接地ト
ランジスタ６３３のコレクタ側に接続されてい
る。そしてこのトランジスタ６３３のエミツタ側
に両波整流回路６２の出力が供給され、そのコレ
クタより共振出力が取り出され、これがエミツタ
ホロワ構成のトランジスタ６３４を通じて出力端
６３７に取り出される。
一方、端子６４よりのテープ速度に応じた電圧
ＣVによりトランジスタ６３４のベース電位が制
御され、これによりトランジスタ６３５のベース
電位が制御されて、コンデンサ６３６の充電電圧
が変えられ、バリキヤツプ６３２の印加電圧が制
御される。
すなわち、例えばテープ速度がノーマル再生時
より高くなり、再生信号の周波数が高くなると、
電圧ＣVが高くなる。すると、トランジスタ６３
５は非導通方向となり、コンデンサ６３６の充電
電圧が下がり、バリキヤツプ６３２に印加される
電圧が上がつて、その容量が低くなり、同調周波
数は高くなつて入力再生信号周波数に等しくなる
ようにされる。こうして、この自動同調回路６３
の同調周波数はテープ速度に応じて変えられる。
なお、この場合、コンデンサ６３６は、その容量
がバリキヤツプ６３２の容量に対して十分大きな
ものが用いられる。
この自動同調回路６３の出力は分周回路６５に
供給されて１／Ｎに分周され、その分周出力が例えば 単安定マルチバイブレータからなる遅延回路６６
に供給され、その出力が台形波形成回路６７に供
給されて、これより比較用台形波信号が得られ
る。この台形波信号は位相比較回路に供給され
る。一方、この位相比較回路６８には分周回路５
５よりの可変周波数発振器５４の分周出力が供給
されて、これにより台形波信号がサンプリングさ
れ、そのサンプリング出力がローパスフイルタ５
６を介して加算器６９に供給される。また、端子
６４よりの再生テープ速度に応じた電圧ＣVがこ
の加算器６９に供給され、ローパスフイルタ５６
の出力電圧とこの電圧ＣVとの和の電圧が可変周
波数発振器５４に供給される。ここで、位相誤差
出力であるローパスフイルタ５６の出力に電圧Ｃ
Vを加えた電圧で発振器５４を制御するようにし
たのは、テープ速度がノーマル再生時以外のとき
になつても発振器５４が中心周波数で発振するよ
うに制御するためで、これによりキヤプチヤレン
ジが狭くなるのを防ぐことができる。
こうして自動同調回路６３を用いることにより
再生時のテープ速度が記録時のそれとは異なつて
いても常にＳ／ＮのよいPLL回路の比較用基準信
号を得ることができる。
ところで、上記のような同調回路は固有の周波
数―位相特性を有するため、その出力信号は入力
信号に対して位相差を生じる。入力信号が一定周
波数であれば、この位相差も一定と考えられ、固
定の遅延量の遅延回路によりこの位相差を補償で
きる。しかし、上記のような変速再生時のように
入力信号周波数が変動する場合、可変の自動同調
回路６３を設けた場合には、この自動同調回路６
３の入出力信号間の位相差は入力信号周波数に応
じて変動してしまう。このため、このままでは、
再生信号と可変周波数発振器５４の発振出力との
位相差はテープ速度によりずれてしまうことにな
る。
そこで、この発明においては、さらに、入力デ
ジタル信号が例えばチヤージポンプ形の位相比較
回路７０に供給され、一方、可変周波数発振器５
４の発振出力がこの位相比較回路７０に供給され
る。そして、両者の位相比較出力が遅延回路６６
に供給され、その遅延量が変えられる。例えば、
単安定マルチバイブレータの時定数回路のコンデ
ンサがバリキヤツプにて構成され、このバリキヤ
ツプに回路７０の比較出力が加えられて、その容
量が変えられて、可変周波数発振器５４の出力が
入力デジタル信号に対して進んでいれば、その遅
延量は少なくされ、遅れていれば大きくされて、
入力信号と可変周波数発振器５４の出力との位相
差が常に一定となるように制御される。この場
合、例えば、発振器５４の出力の立ち上がり（ビ
ツト同期のタイミング）が再生デジタル信号をア
イパターンで示したとき、そのアイ開口部の中心
位置にくるような位相関係となるようにされる。
以上のようにして、この発明によれば、再生
時、記録時と異なつたテープ速度で再生した場合
のように入力デジタル信号の周波数が変化して
も、常に入力信号とは一定の位相差のクロツクを
得るPLL回路が実現できるものである。
なお、分周回路６５と台形波形回路６７との間
に遅延回路６６を設ける代わりに、分周器５５と
位層比較回路６８との間に遅延回路６６を設け、
位相比較回路７０の出力電圧によりこの遅延回路
６６の遅延量を制御して、台形波信号に対するサ
ンプリング時点を制御するようにしてもよい。
また、位相比較回路７０はチヤージポンプ形に
限らず、例えば台形波サンプル形でもよい。
また、遅延回路６６としては単安定マルチバイ
ブレータの時定数回路を構成するコンデンサとし
てバリキヤツプを用い、位相比較回路７０の出力
電圧によりその容量を制御するものに限らず、例
えば、デジタル的に、Ｎ進カウンタのプリセツト
量を回路７０の出力により変えるようにしてもよ
い。
また、この発明はデジタルVTRの再生系の
PLL回路に限られるものでないことはもちろんで
ある。
【図面の簡単な説明】
第１図はデジタルVTRの記録系の一例の系統
図、第２図はその再生系の一例の系統図、第３図
〜第８図はその説明のための図、第９図は従来の
PLL回路の一例の系統図、第１０図はこの発明に
よるPLL回路の一例の系統図、第１１図はその要
部の一例の回路図である。 ５３，６８及び７０は位相比較回路、５４は可
変周波数発振器、６３は自動同調回路である。

Claims (1)

  1. 【特許請求の範囲】 １ 入力信号が供給され、その入力信号の周波数
    変化に追従して共振周波数が変化する共振出力信
    号を出力する同調回路と、 上記共振出力信号を周波数分周した第１の分周
    出力信号を出力する第１の分周回路と、 発振出力信号を出力する可変周波数発振器と、 上記発振出力信号を周波数分周して上記第１の
    分周出力信号と同一周波数の第２の分周出力信号
    を出力する第２の分周回路と、 上記第１の分周出力信号を基準信号として上記
    第２の分周出力信号と位相比較しその比較出力を
    出力する第１の位相比較回路と、 上記入力信号を基準信号として上記発振出力信
    号と位相比較しその比較出力を出力する第２の位
    相比較回路と、 上記第２の位相比較回路からの比較出力で制御
    され、上記第１の分周出力信号または上記第２の
    分周出力信号の位相を制御する位相制御回路とよ
    り成り、 上記第１の位相比較回路の出力が上記可変周波
    数発振器に供給され、この可変周波数発振器より
    上記入力信号に対して一定の位相関係を有する上
    記発振出力信号が得られるようにしたPLL回路。 ２ 上記入力信号は再生信号であり、上記同調回
    路は再生時のテープ速度に応じて共振周波数が再
    生信号に対応したものとされる自動同調回路であ
    り、上記可変周波数発振器には上記第１の位相比
    較回路からの比較出力とともに、記録時に対する
    再生時の相対テープ速度情報が供給されるように
    なされた特許請求の範囲第１項記載のPLL回路。
JP14167179A 1979-02-09 1979-10-31 Pll circuit Granted JPS5665530A (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP14167179A JPS5665530A (en) 1979-10-31 1979-10-31 Pll circuit
US06/200,009 US4376268A (en) 1979-10-31 1980-10-23 Phase locked loop having automatic-input tuning and phase control circuits
CA000363225A CA1148653A (en) 1979-10-31 1980-10-24 Automatic phase-controlled oscillator circuit
NL8005931A NL8005931A (nl) 1979-10-31 1980-10-29 Automatisch fasegeregelde oscillatorschakeling.
AU63799/80A AU536700B2 (en) 1979-02-09 1980-10-29 Phase controlled oscillator
SU803210746A SU1314967A3 (ru) 1979-10-31 1980-10-30 Генератор с автоматической регулировкой фазы
GB8034987A GB2063597B (en) 1979-10-31 1980-10-30 Automatic phase controlled oscillator circuit
DE19803040909 DE3040909A1 (de) 1979-10-31 1980-10-30 Phasengeregelte oszillatorschaltung
FR8023364A FR2469050B1 (fr) 1979-10-31 1980-10-31 Circuit oscillateur a commande de phase automatique
IT25711/80A IT1133739B (it) 1979-10-31 1980-10-31 Circuito oscillatore controllato in fase automatico

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14167179A JPS5665530A (en) 1979-10-31 1979-10-31 Pll circuit

Publications (2)

Publication Number Publication Date
JPS5665530A JPS5665530A (en) 1981-06-03
JPS6247375B2 true JPS6247375B2 (ja) 1987-10-07

Family

ID=15297477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14167179A Granted JPS5665530A (en) 1979-02-09 1979-10-31 Pll circuit

Country Status (9)

Country Link
US (1) US4376268A (ja)
JP (1) JPS5665530A (ja)
CA (1) CA1148653A (ja)
DE (1) DE3040909A1 (ja)
FR (1) FR2469050B1 (ja)
GB (1) GB2063597B (ja)
IT (1) IT1133739B (ja)
NL (1) NL8005931A (ja)
SU (1) SU1314967A3 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2129634B (en) * 1980-03-10 1984-10-31 Control Data Corp A self-adjusting delay device
JPS5864608A (ja) * 1981-10-15 1983-04-18 Victor Co Of Japan Ltd デイジタル信号記録再生方式
JPS5972814A (ja) * 1982-10-20 1984-04-24 Sanyo Electric Co Ltd 遅延回路
JPH07107759B2 (ja) * 1983-09-14 1995-11-15 株式会社日立製作所 回転ヘッドｐｃｍレコ−ダ
JPS60261281A (ja) * 1984-06-08 1985-12-24 Matsushita Electric Ind Co Ltd 色信号処理装置
JPH0772982B2 (ja) * 1985-09-20 1995-08-02 株式会社日立製作所 情報記録再生装置
JPH0734536Y2 (ja) * 1985-11-25 1995-08-02 株式会社ケンウッド デジタルテ−プレコ−ダ
US4811128A (en) * 1986-02-14 1989-03-07 Victor Company Of Japan Digital signal recording and reproducing apparatus having rotary magnetic heads
JPS62164651U (ja) * 1986-04-07 1987-10-19
JPH0720229B2 (ja) * 1987-04-30 1995-03-06 日本電気株式会社 圧縮画像デ−タ再生システム
NL8801844A (nl) * 1988-07-21 1990-02-16 Philips Nv Opstarten van de timing in een inrichting voor het afleiden van een kloksignaal.
US4875108A (en) * 1988-08-02 1989-10-17 Magnetic Peripherals Inc. Phase lock loop
JPH0282719A (ja) * 1988-09-19 1990-03-23 Sanyo Electric Co Ltd 発振回路
JPH04129070A (ja) * 1989-12-05 1992-04-30 Seiko Epson Corp 情報記録媒体の再生側信号処理装置
US5119043A (en) * 1990-06-27 1992-06-02 Digital Equipment Corporation Auto-centered phase-locked loop
US5036293A (en) * 1990-10-19 1991-07-30 Rca Licensing Corporation Oscillator for use with video signal time scaling apparatus
US5307212A (en) * 1991-08-22 1994-04-26 Rohm Co., Ltd. Trapezoidal wave generation in a video control signal write circuit
JPH05298866A (ja) * 1992-04-14 1993-11-12 Sony Corp 情報信号記録再生装置
KR970003810B1 (ko) * 1993-04-14 1997-03-22 삼성전자 주식회사 어드레스 천이 검출회로를 내장하는 불휘발성 반도체 집적회로
JP2616701B2 (ja) * 1994-06-29 1997-06-04 日本電気株式会社 クロック従属同期装置の高速引込み制御回路
US6014417A (en) * 1997-06-11 2000-01-11 National Semiconductor Corporation On-chip phase step generator for a digital phase locked loop
US5943379A (en) * 1997-06-11 1999-08-24 National Semiconductor Corporation Multi-phase trapezoidal wave synthesizer used in phase-to-frequency converter
JP3879951B2 (ja) * 1997-09-02 2007-02-14 ソニー株式会社 位相調整装置、位相調整方法及び表示装置
US7856224B2 (en) * 2005-03-31 2010-12-21 General Electric Company Systems and methods for recovering a signal of interest from a complex signal
US7869499B2 (en) * 2007-07-27 2011-01-11 Fsp Technology Inc. Variable-frequency circuit with a compensation mechanism
US9264052B1 (en) 2015-01-20 2016-02-16 International Business Machines Corporation Implementing dynamic phase error correction method and circuit for phase locked loop (PLL)
US9853807B2 (en) * 2016-04-21 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Automatic detection of change in PLL locking trend

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS516515A (ja) * 1974-07-05 1976-01-20 Hitachi Ltd

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609408A (en) * 1969-09-30 1971-09-28 Rca Corp Clock pulse generator
US3657661A (en) * 1970-06-16 1972-04-18 Itt Fm demodulator system
US3753143A (en) * 1971-08-05 1973-08-14 Honeywell Inf Systems Phase locked oscillator for integer pulse rates
US3792473A (en) * 1972-11-21 1974-02-12 Bendix Corp Vor receiver with adaptive filters and phase shifter for improved accuracy
US3908115A (en) * 1974-10-07 1975-09-23 Weston Instruments Inc Adaptively tuned data receiver
US4156855A (en) * 1978-01-26 1979-05-29 Rca Corporation Phase-locked loop with variable gain and bandwidth
FR2437733A1 (fr) * 1978-08-30 1980-04-25 Cit Alcatel Procede de regeneration de l'onde porteuse de modulation d'un signal module comportant des raies symetriques par rapport a cette porteuse et dispositif de mise en oeuvre

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS516515A (ja) * 1974-07-05 1976-01-20 Hitachi Ltd

Also Published As

Publication number Publication date
JPS5665530A (en) 1981-06-03
IT8025711A0 (it) 1980-10-31
NL8005931A (nl) 1981-06-01
SU1314967A3 (ru) 1987-05-30
FR2469050B1 (fr) 1985-10-31
FR2469050A1 (fr) 1981-05-08
CA1148653A (en) 1983-06-21
IT1133739B (it) 1986-07-09
US4376268A (en) 1983-03-08
GB2063597A (en) 1981-06-03
GB2063597B (en) 1984-02-08
DE3040909A1 (de) 1981-05-14

Similar Documents

Publication Publication Date Title
JPS6247375B2 (ja)
JP2684695B2 (ja) データ記録装置
GB2064258A (en) Digital data reproducing apparatus
US5491590A (en) Rotary head recording and playback apparatus and method
US4482928A (en) Tracking control system for magnetic recording and reproducing system
JPH0212075B2 (ja)
JPS6231872B2 (ja)
US4438465A (en) Tracking control system for an information signal recording and reproducing apparatus
JPS6219108B2 (ja)
US5280396A (en) Video signal processing apparatus for correcting time base of video signal
JPS6215946B2 (ja)
US4300171A (en) Magnetic recording medium direction sensing
US4972335A (en) Video signal recording and reproducing apparatus and method suitable for recording video signals including horizontal scanning line signals
WO1986003920A1 (en) Magnetic recording/reproducing apparatus
JP3031107B2 (ja) ディジタル記録再生装置
JPH065938B2 (ja) 映像信号の記録方法、映像信号の記録装置および記録再生装置
JPH0356039B2 (ja)
JP2703935B2 (ja) ビデオデータ再生装置
JPH0527310B2 (ja)
JPH0546755B2 (ja)
JPH043714B2 (ja)
JPH03283782A (ja) 時間軸誤差補正回路
JP2697108B2 (ja) 磁気記録再生装置
JP2714013B2 (ja) ビデオデータ記録再生装置及び再生装置
JPH03789Y2 (ja)