JPH043714B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号処理装置に係り、特に時々
刻々入来する複合映像信号の一又は二以上の水平
走査期間の情報を、メモリから読み出したそれよ
りも１フイールド以上前の複合映像信号のほぼ同
等の期間の情報に置き換えた後、再びもとの複合
映像信号に復帰させる映像信号処理装置に関す
る。

従来技術とその問題点 ヘリカルスキヤンニング方式VTRにおいて、
記録済磁気テープを記録時とは異なるテープ走行
速度で走行（又は停止）せしめてその既記録映像
信号を再生する変速再生時には、テープ・ヘツド
間相対速度が記録時と異なるために、ヘツド走査
軌跡は記録トラツク跡とは異なる傾斜で描かれる
ことは周知の通りである。このため、相隣るトラ
ツクが互いにアジマス角度の異なるギヤツプを有
する回転ヘツドにより夫々記録形成されており、
トラツク間にはガードバンドが無く又は極めて小
なるガードバンドしか形成されていないトラツク
パターンの磁気テープの変速再生時には、再生回
転ヘツドが１トラツク走査期間当り、自己と同一
のアジマス角度のギヤツプを有する回転ヘツドで
記録されたトラツクと、異なるアジマス角度のギ
ヤツプを有する回転ヘツドで記録されたトラツク
（逆トラツク）とを夫々交互に横切つて走査する
こととなり、このため逆トラツク走査時にはアジ
マス損失効果により再生信号レベルが極めて小と
なりＳ／Ｎ比が悪化することとなる。同様に、相
隣るトラツク間に充分な一定幅のガードバンドが
形成されているトラツクパターンの磁気テープの
変速再生時にも１トラツク走査期間当りガードバ
ンドを１回以上横切るため、そのガードバンド走
査時に再生信号レベルが極めて小となりＳ／Ｎ比
が悪化する。

そこで、本出願人は先に昭和59年１月18日付提
出の特許出願（発明の名称「映像信号処理装置」）
にて、変速再生時などで再生FM信号レベルが極
めて小となつた区間は、メモリから読み出した１
トラツク走査期間前の略同等区間の再生複合映像
信号に置き換える映像信号処理装置を提案した。
この提案装置では再生複合映像信号をAD変換器
を通してメモリに書き込み、又はメモリから１ト
ラツク走査期間前の再生複合映像信号のデイジタ
ルビデオ信号を読み出すときには、水平同期パル
ス及び垂直同期パルスに基づきアドレス指令信号
を生成している。

しかるに、時々刻々に入来する再生複合映像信
号の再生FMレベルが極めて小となつた一又は二
以上の水平走査期間の情報を、メモリから読み出
したそれよりも１フイールド以上前の複合映像信
号のほぼ同等の期間の情報に置き換え、それが完
了した後にもとの上記再生映像信号に復帰させる
場合、その復帰時における映像信号接続点でタイ
ミングがずれることがしばしばあるという問題点
があつた。

そこで、本発明は置換用のデイジタルビデオ信
号を出力する第１のメモリ（メインメモリ）とは
異なる第２のメモリ（サブメモリ）を設けて上記
信号接続点でのタイミングずれを吸収することに
より、上記の問題点を解決した映像信号処理装置
を提供することを目的とする。

問題点を解決するための手段 本発明は、記録時と異なる所定の速度で走行せ
しめられるか走行を停止せしめられた記録媒体か
ら少なくともFM信号を有する信号形態で再生さ
れた後復調された複合映像信号をデイジタルビデ
オ信号に変換するAD変換器と、デイジタルビデ
オ信号を少なくとも１フイールド分蓄積できる容
量をもつ第１のメモリと、AD変換器の出力信号
に対して指示された遅延時間を付与して選択出力
する第２のメモリを有する遅延回路手段と、遅延
回路手段及び第１のメモリ両出力信号のいずれか
一方を選択出力するスイツチ手段と、再生された
複合映像信号のレベルが一定値よりも小なる期間
とその周辺の一定期間は該スイツチ手段より第１
のメモリの読み出し出力信号を選択出力させ、上
記期間以外は遅延回路手段の出力信号を該スイツ
チ手段をして選択させると共に第１のメモリを書
き込み動作させる第１の制御手段と、上記の一定
期間内において該スイツチ手段及び遅延回路手段
の両出力信号中の同期信号間の相対的な位相差を
検出し、該位相差が零又は極めて小となるような
遅延時間が付与されたデイジタルビデオ信号を該
遅延回路手段より選択出力させる第２の制御手段
と、該スイツチ手段の出力信号から再生複合映像
信号を得る出力手段とよりなるものであり、以下
その一実施例について図面と共に説明する。

実施例 第１図は本発明装置の一実施例のブロツク系統
図を示す。同図中、入力端子１には再生複合カラ
ー映像信号が入来する。この再生複合カラー映像
信号は、例えば輝度信号は周波数変調（FM）さ
れ、搬送色信号は低域に周波数変換され、これら
両信号が周波数分割多重されて回転ヘツドにより
１本のトラツク宛１フイールドの割合で順次のト
ラツクに記録された磁気テープを変速再生し、そ
の再生信号中のFM輝度信号はFM復調し、低域
変換搬送色信号はもとの帯域へ周波数変換してこ
れらの両信号を多重して得た標準方式に略準拠し
た再生複合カラー映像信号である。また、上記の
変速再生は、アジマス記録再生方式のVTRに適
用した場合は、１トラツク走査期間（１フイール
ド）当り偶数トラツクピツチ分磁気テープが移動
するような速度で磁気テープを走行して（又は走
行を停止して）行なわれ、これにより少なくとも
或る回転ヘツドが逆トラツクを走査する区間の１
トラツク走査期間前の対応する区間では別の回転
ヘツドにより再生信号が正常に得られていた関係
になる。

入力端子１に入来した上記の再生複合カラー映
像信号は、増幅器２を経てAD変換器３に供給さ
れ、ここでアナログ−デイジタル変換されてデイ
ジタルビデオ信号とされた後、後述するメモリ及
び制御回路４を通してバスラインコントローラ
５、メモリ６、第１のタイミング制御回路７及び
DA変換器１２に夫々供給される。タイミング制
御回路７はバスラインコントローラ５の出力デイ
ジタルビデオ信号と共に入力端子８より制御信号
が供給される。この制御信号は磁気テープを走査
中の回転ヘツドから再生されたFM輝度信号の振
幅が逆トラツク走査により一定値よりも小になつ
た期間は例えばハイレベルとなり、この一定値以
上の期間はローレベルとなるように生成された２
値信号であり、例えば第５図Ａに示す信号ｋであ
る。タイミング制御回路７は上記制御信号ｋに位
相同期したパルスを出力端子９ａより第２のタイ
ミング制御回路１０に出力する。

またタイミング制御回路７は出力端子９ｂより
等化パルス及び垂直同期パルスを除去した水平同
期パルスを出力してタイミング制御回路１０へ供
給する一方、出力端子９ｃより垂直同期パルスを
波形整形して得たパルスを出力してアドレス信号
発生回路１１へ供給する。タイミング制御回路１
０は上記端子９ａよりの信号に基づいて色副搬送
波周波数に管理されている信号を発生してバスラ
インコントローラ５に供給してその切換制御を行
なうと共に、更にこの信号に基づいてメモリ（メ
インメモリ）６の読み出し及び書き込みに必要
な、CAS（カラムアドレスストローブ）信号、
RAS（ロウアドレスストローブ）信号、WE（リー
ド／ライトコントロール）信号等を発生してメモ
リ６に供給し、かつ、アドレス信号発生回路１１
にも信号を出力する。アドレス信号発生回路１１
はアドレス信号を発生してメモリ６に供給する。
メモリ６は例えばランダム・アクセス・メモリ
（RAM）で、１フイールド分のデイジタルビデ
オ信号を蓄積できる記憶容量を持つフイールドメ
モリであり、その読み出し出力信号（デイジタル
ビデオ信号）はバスラインコントローラ５に供給
され、またバスラインコントローラ５より取り出
されたデイジタルビデオ信号を書き込む。

DA変換器１２は入力デイジタルビデオ信号を
デイジタル−アナログ変換してアナログ信号であ
る複合カラー映像信号に戻してそれを増幅器１３
を通して出力端子１４へ出力する。ここで、メモ
リ６は通常はバスラインコントローラ５を介して
供給されるメモリ及び制御回路４よりの出力デイ
ジタルビデオ信号を書き込んでいるが、変速再生
を行なつている回転ヘツドが逆トラツクを走査し
たときには前記した如く少なくともその走査区間
を含む期間はメモリ６が読み出し制御に切換えら
れると共に、バスラインコントローラ５がメモリ
６より読み出された、１トラツク走査期間前の同
等区間の再生デイジタルビデオ信号を選択出力す
るから、出力端子１４の再生複合カラー映像信号
は通常は現在磁気テープを走査中の回転ヘツドに
より再生された現フイールドの再生複合カラー映
像信号であるが、その逆トラツク走査期間は１ト
ラツク走査期間前に再生された異なるフイールド
（現フイールドが奇数フイールドのときは偶数フ
イールド、偶数フイールドのときは奇数フイール
ド）の対応する区間の再生複合カラー映像信号に
すげ替えられることとなる。これにより、逆トラ
ツク走査時のＳ／Ｎ比の悪化を防止することがで
きる。

ここで、本発明はメモリ及び制御回路４を設け
た点に特徴を有するものであり、次にこの回路４
の詳細について説明する。第２図はメモリ及び制
御回路４の一実施例の回路系統図を示す。同図
中、入力端子１５にはAD変換器３より取り出さ
れた現在再生中の複合カラー映像信号のデイジタ
ルビデオ信号が入来し、入力端子１６にはバスラ
インコントローラ５よりのデイジタルビデオ信号
が供給される。入力端子１５に入来した第３図Ａ
に示すデイジタルビデオ信号ａはメモリ（サブメ
モリ）１７に供給される。メモリ１７はチヤー
ジ・カツプルド・デバイス（CCD）やバケツ
ト・ブリゲード・デバイス（BBD）等の電荷転
送素子、或いはシフトレジスタ等、クロツクパル
スにより遅延時間が可変制御される回路で、ここ
では例えばシフトレジスタを用いるものとする
と、その複数ビツトの各ビツト出力端子からは、
入力端子１８よりのクロツクパルスの一周期分ず
つ順次に遅延された信号が並列に取り出されてマ
ルチプレクサ１９に供給される。

アツプダウンカウンタ２０は入力端子１８より
のクロツクパルスを計数し、その計数値信号をマ
ルチプレクサ１９の制御端子に供給する。これに
より、マルチプレクサ１９はメモリ１７よりの互
いに異なる遅延時間が付与された並列出力信号の
うち、アツプダウンカウンタ２０の計数値に応じ
て一の出力信号（ここでは遅延時間t_Xを付与され
た信号ｂ）を選択出力する。マルチプレクサ１９
より取り出された第３図Ｂに示すデイジタルビデ
オ信号ｂは出力端子３１を介してバスラインコン
トローラ５へ供給される一方、水平同期パルス検
出回路２１により水平同期パルスを検出分離され
た後波形整形回路２２に供給され、ここでその立
下りエツジを検出されて第３図Ｆに示す如きパル
スｆに変換され、更にＪ−Ｋフリツプフロツプ２
３のＪ端子とＴ−フリツプフロツプ２４のＴ端子
とに夫々供給される。

一方、入力端子１６には前記した如くバスライ
ンコントローラ５よりのデイジタルビデオ信号が
供給されるが、時刻t₁以前では第１図に示したタ
イミング制御回路１０よりのWE信号によりメモ
リ６が読み出し動作を行なつており、またタイミ
ング制御回路１０よりバスラインコントローラ５
へ第３図Ｅ及び第５図Ｃに示す如きハイレベルの
信号ｅが印加されてバスラインコントローラ５が
メモリ６の読み出し出力デイジタルビデオ信号を
選択出力する状態にあるものとすると、入力端子
１６にはメモリ６より読み出された１トラツク走
査期間前に再生された複合映像信号のデイジタル
ビデオ信号がバスラインコントローラ５を通過し
て入来する。いま、このメモリ６の読み出し出力
デイジタルビデオ信号が第３図Ｃに示す如く何ら
かの原因で、現在再生中の複合映像信号のデイジ
タルビデオ信号ａに対して水平同期パルス幅程度
遅れたデイジタルビデオ信号ｃであるものとす
る。

このデイジタルビデオ信号ｃは水平同期パルス
検出回路２５により水平同期パルスを検出分離さ
れて波形整形回路２６に供給され、ここで水平同
期パルスの立下りエツジを検出されて第３図Ｇに
示す如きパルスｇに変換された後、Ｊ−Ｋフリツ
プフロツプ２３のＫ端子とＴ−フリツプフロツプ
２７のＴ端子とに夫々供給される。Ｊ−Ｋフリツ
プフロツプ２３はクロツク入力端子に入力端子２
８よりのクロツクパルスが供給され、かつ、Ｊ端
子、Ｋ端子にパルスｆ，ｇが供給されることによ
り、そのＱ出力端子からパルスｆとｇの位相差に
対応した期間ハイレベルの第３図Ｈに示す如きパ
ルスｈを発生出力してアツプダウンカウンタ２０
の計数方向制御端子Ｕ／Ｄに供給する。アツプダ
ウンカウンタ２０は制御端子Ｕ／Ｄの入力パルス
がハイレベルのときに加算計数を行ない、ローレ
ベルのときに減算計数を行なう構成とされてい
る。

またＴ−フリツプフロツプ２４，２７のＱ出力
信号は夫々排他的否定論理和（EX−NOR）回路
２９に供給され、これより第３図Ｉに示す如くパ
ルスｆとｇの位相差に対応した期間ローレベルの
パルスｉに変換された後OR回路３０の一方の入
力端子に供給される。他方、第１図に示したタイ
ミング制御回路７の出力端子９ｄからは、メモリ
６の読み出し出力デイジタルビデオ信号からAD
変換器３よりの現在再生中のデイジタルビデオ信
号へ復帰させる時刻t₁の直前の予め設定した一定
時間のみローレベルとなる、第３図Ｄ及び第５図
Ｂに示すパルスｄが発生出力されてOR回路３０
の他方の入力端子に印加される。すなわち、パル
スｄのローレベル期間はタイミング調整時間に相
当する。これにより、OR回路３０から取り出さ
れた第３図Ｊに示す如く、上記タイミング調整時
間内にパルスｆ，ｇの位相差があるときはその位
相差に対応した期間ローレベルとなるパルスｊ
は、アツプダウンカウンタ２０のイネーブル端子
Ｅに印加される。

アツプダウンカウンタ２０はイネーブル端子Ｅ
にハイレベルの信号が入来したときには他の端子
Ｕ／Ｄ、CKの状態の如何に拘らずインヒビツト
となり、その計数値を保持したまま計数動作を停
止し、他方、イネーブル端子Ｅにローレベルの信
号が入来したときは制御端子Ｕ／Ｄのレベルに応
じた計数方向にクロツク端子CKの入力クロツク
パルスの計数を行なう構成とされている。従つ
て、アツプダウンカウンタ２０は通常は計数動作
を停止しているが、上記タイミング調整時間内で
入力端子１５，１６の両入力デイジタルビデオ信
号ａ，ｃ中の水平同期パルスに位相差があるとき
にのみ計数動作を行ない、かつ、第３図Ｂ，Ｃに
示す如くメモリ６から読み出されたデイジタルビ
デオ信号ｃの方が、次に切換えられようとする現
在再生中のデイジタルビデオ信号ａを遅延して得
たデイジタルビデオ信号ｂに比べて遅れていると
きには、その遅れ時間に略等しい期間加算計数を
行なう。これにより、アツプダウンカウンタ２０
の計数値は上記遅れ時間に対応して増加し、マル
チプレクサ１９をしてメモリ１７の並列出力信号
中、正常時の一の選択出力信号よりも遅延時間が
上記遅れ時間分程度大なる一の出力信号を選択出
力せしめる。

これにより、マルチプレクサ１９より出力端子
３１等へ取り出されるデイジタルビデオ信号ｂ中
の水平同期信号は時刻t₁の直前では、第３図Ｂ，
Ｃに示す如く、デイジタルビデオ信号ｃ中の水平
同期信号c₁に略一致する。

他方、デイジタルビデオ信号ｂの方がデイジタ
ルビデオ信号ｃよりも遅れている場合は、波形整
形回路２２，２６の出力信号は第４図Ａ，Ｂに
f′，g′で示す如くになり、これによりＪ−Ｋフリ
ツプフロツプ２３のＱ出力信号はパルスf′，g′の
位相差に対応した期間ローレベルの同図Ｃに示す
パルスh′となり。またEX−NOR回路２９の出力
信号は同図Ｄに示すパルスi′となる。また、OR
回路３０の出力信号はパルスi′のローレベル期間
のうち、前記タイミング調整期間内のローレベル
期間のみ抽出したような第４図Ｅに示す如きパル
スj′となる。これにより、アツプダウンカウンタ
１９はパルスj′のローレベル期間、減算計数せし
められ、マルチプレクサ１９をしてメモリ１７の
並列出力信号中、正常時の一の選択出力信号より
も遅延時間がパルスj′のローレベル期間程度小な
る一の出力信号を選択出力せしめる。これによ
り、マルチプレクサ１９より取り出されるデイジ
タルビデオ信号中の水平同期信号はメモリ６から
読み出されたデイジタルビデオ信号中の水平同期
信号と位相を略一致せしめられる。

効 果 上述の如く、本発明によれば、タイミング調整
時間内で現在再生中の複合映像信号のデイジタル
ビデオ信号中の水平同期信号が、第１のメモリよ
り読み出されている１フイールド以上前のデイジ
タルビデオ信号中の水平同期信号に位相が一致す
ように制御されるので、第１のメモリの読み出し
区間が終つて書き込み区間に入ると共に、第２の
メモリを有する制御回路の出力端子より現在再生
中のデイジタルビデオ信号を選択出力するように
切換えた時には、時間的なずれなく信号接続をす
ることができ、よつて信号接続点における画質を
改善でき、Ｓ／Ｎ比の劣化のない良好な映像信号
の再現ができる等の特長を有するものである。

【図面の簡単な説明】

第１図は本発明装置の一実施例を示すブロツク
系統図、第２図は本発明装置の要部の一実施例を
示す回路系統図、第３図Ａ〜Ｊ、第４図Ａ〜Ｅ及
び第５図Ａ〜Ｃは夫々第１図及び第２図の動作説
明用信号波形図である。 １……再生複合カラー映像信号入力端子、３…
…AD変換器、４……メモリ及び制御回路、５…
…バスラインコントローラ、６……メモリ（メイ
ンメモリ）、７，１０……タイミング制御回路、
８……制御信号入力端子、１１……アドレス信号
発生回路、１２……DA変換器、１４……再生複
合カラー映像出力端子、１５，１６……デイジタ
ルビデオ信号入力端子、１７……メモリ（サブメ
モリ）、１８，２８……クロツクパルス入力端子、
１９……マルチプレクサ、２０……アツプダウン
カウンタ、２１，２５……水平同期パルス検出回
路、２３……Ｊ−Ｋフリツプフロツプ、２４，２
７……Ｔ−フリツプフロツプ、３１……デイジタ
ルビデオ信号出力端子。

Claims (1)

【特許請求の範囲】
1. １ 記録時と異なる速度であつて、かつ、任意の
   １トラツク走査期間において再生FM信号レベル
   が一定値よりも小なる区間に対してその１トラツ
   ク走査期間前の対応する区間では該一定値よりも
   大なるレベルの再生FM信号が得られるような速
   度で走行せしめられるか又は走行を停止せしめら
   れた記録媒体から少なくともFM信号を有する信
   号形態で再生された後復調された複合映像信号を
   デイジタルビデオ信号に変換するAD変換器と、
   デイジタルビデオ信号を少なくとも１フイールド
   分蓄積できる容量をもつ第１のメモリと、該AD
   変換器の出力デイジタルビデオ信号に対して指示
   された遅延時間を付与して選択出力する第２のメ
   モリを有する遅延回路手段と、該遅延回路手段の
   出力信号と該第１のメモリの読み出し出力信号の
   いずれか一方を選択出力するスイツチ手段と、再
   生された該複合映像信号のレベルが一定値よりも
   小なる期間とその周辺の一定期間は該遅延回路手
   段の出力信号に代えて該第１のメモリから読み出
   した１トラツク走査期間前の対応する区間のデイ
   ジタルビデオ信号を該スイツチ手段をして選択出
   力させ、上記期間以外は該スイツチ手段をして該
   遅延回路手段の出力信号を選択出力させると共に
   該第１のメモリに該遅延回路手段の出力信号を書
   き込ませる第１の制御手段と、上記の一定期間内
   において該スイツチ手段及び遅延回路手段の両出
   力信号中の同期信号間の相対的な位相差を検出
   し、該位相差が零又は極めて小となるような遅延
   時間が付与されたデイジタルビデオ信号を該遅延
   回路手段より選択出力させる第２の制御手段と、
   該スイツチ手段の出力信号から再生複合映像信号
   を得る出力手段とよりなることを特徴とする映像
   信号処理装置。