JPH042541Y2 - - Google Patents
Info
- Publication number
- JPH042541Y2 JPH042541Y2 JP986384U JP986384U JPH042541Y2 JP H042541 Y2 JPH042541 Y2 JP H042541Y2 JP 986384 U JP986384 U JP 986384U JP 986384 U JP986384 U JP 986384U JP H042541 Y2 JPH042541 Y2 JP H042541Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- counter
- video signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000002131 composite material Substances 0.000 claims description 19
- 238000000605 extraction Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 4
- 238000007493 shaping process Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案は映像信号処理装置に係り、特にデイジ
タルビデオ信号をメモリに書き込み又は読み出す
に際して、水平同期パルスと垂直同期パルスとに
基づいてアドレス信号の基準信号を生成する映像
信号処理装置に関する。
タルビデオ信号をメモリに書き込み又は読み出す
に際して、水平同期パルスと垂直同期パルスとに
基づいてアドレス信号の基準信号を生成する映像
信号処理装置に関する。
従来の技術とその問題点
ヘリカルスキヤンニング方式VTRにおいて、
記録済磁気テープを記録時とは異なるテープ走行
速度で走行(又は停止)せしめてその既記録映像
信号を再生する変速再生時には、テープ・ヘツド
間相対速度が記録時とは異なるために、ヘツド走
査軌跡は記録トラツク跡とは異なる傾斜で描かれ
ることは周知の通りである。このため、相隣るト
ラツクが互いにアジマス角度の異なるギヤツプを
有する回転ヘツドにより夫々記録形成されてお
り、トラツク間にはガードバンドが無く又は極め
て小なるガードバンドしか形成されていないトラ
ツクパターンの磁気テープの変速再生時には、再
生回転ヘツドが1トラツク走査期間当り、自己と
同一のアジマス角度のギヤツプを有する回転ヘツ
ドで記録されたトラツクと、異なるアジマス角度
のギヤツプを有する回転ヘツドで記録されたトラ
ツク(逆トラツク)とを夫々交互に横切つて走査
することとなり、このため逆トラツク走査時には
アジマス損失効果により再生信号レベルが極めて
小となりS/N比が悪化することとなる。同様
に、相隣るトラツク間に充分な一定幅のガードバ
ンドが形成されているトラツクパターンの磁気テ
ープの変速再生時にも1トラツク走査期間当りガ
ードバンドを1回以上横切るため、そのガードバ
ンド走査時に再生信号レベルが極めて小となり
S/N比が悪化する。
記録済磁気テープを記録時とは異なるテープ走行
速度で走行(又は停止)せしめてその既記録映像
信号を再生する変速再生時には、テープ・ヘツド
間相対速度が記録時とは異なるために、ヘツド走
査軌跡は記録トラツク跡とは異なる傾斜で描かれ
ることは周知の通りである。このため、相隣るト
ラツクが互いにアジマス角度の異なるギヤツプを
有する回転ヘツドにより夫々記録形成されてお
り、トラツク間にはガードバンドが無く又は極め
て小なるガードバンドしか形成されていないトラ
ツクパターンの磁気テープの変速再生時には、再
生回転ヘツドが1トラツク走査期間当り、自己と
同一のアジマス角度のギヤツプを有する回転ヘツ
ドで記録されたトラツクと、異なるアジマス角度
のギヤツプを有する回転ヘツドで記録されたトラ
ツク(逆トラツク)とを夫々交互に横切つて走査
することとなり、このため逆トラツク走査時には
アジマス損失効果により再生信号レベルが極めて
小となりS/N比が悪化することとなる。同様
に、相隣るトラツク間に充分な一定幅のガードバ
ンドが形成されているトラツクパターンの磁気テ
ープの変速再生時にも1トラツク走査期間当りガ
ードバンドを1回以上横切るため、そのガードバ
ンド走査時に再生信号レベルが極めて小となり
S/N比が悪化する。
そこで、本出願人は先に昭和59年1月18日付提
出の特許出願(発明の名称「映像信号処理装置」)
にて、変速再生時などで再生FM信号レベルが極
めて小となつた区間は、メモリから読み出した1
トラツク走査期間前の略同等区間の再生複合映像
信号に置き換える映像信号処理装置を提案した。
この提案装置では再生複合映像信号をAD変換器
を通してメモリに書き込み、又はメモリから1ト
ラツク走査期間前の再生複合映像信号のデイジタ
ルビデオ信号を読み出すときには、水平同期パル
ス及び垂直同期パルスに基づきアドレス指令信号
を生成している。
出の特許出願(発明の名称「映像信号処理装置」)
にて、変速再生時などで再生FM信号レベルが極
めて小となつた区間は、メモリから読み出した1
トラツク走査期間前の略同等区間の再生複合映像
信号に置き換える映像信号処理装置を提案した。
この提案装置では再生複合映像信号をAD変換器
を通してメモリに書き込み、又はメモリから1ト
ラツク走査期間前の再生複合映像信号のデイジタ
ルビデオ信号を読み出すときには、水平同期パル
ス及び垂直同期パルスに基づきアドレス指令信号
を生成している。
しかるに、変速再生時には再生複合映像信号中
の水平同期パルスの周期に多少の誤差(時間差)
が生じる場合があり、またドロツプアウト等によ
り水平同期パルスや垂直同期パルスが欠落する場
合もあり、このためメモリの書き込み及び読み出
し動作が不安定となることがあるという問題点が
あつた。
の水平同期パルスの周期に多少の誤差(時間差)
が生じる場合があり、またドロツプアウト等によ
り水平同期パルスや垂直同期パルスが欠落する場
合もあり、このためメモリの書き込み及び読み出
し動作が不安定となることがあるという問題点が
あつた。
そこで、本考案は水平走査周期の時間に応じて
タイミング時間をセツトすることにより、上記の
問題点を解決した映像信号処理装置を提供するこ
とを目的とする。
タイミング時間をセツトすることにより、上記の
問題点を解決した映像信号処理装置を提供するこ
とを目的とする。
問題点を解決するための手段
本考案は、メモリのアドレス信号の基準信号を
生成する映像信号処理装置であつて、一定周波数
のクロツクパルスを計数するカウンタと、このカ
ウンタの出力計数値に基づいてそのクリア時点後
の、1水平走査周期から第1の設定時間を差し引
いた時間経過した時点で1水平走査周期の第1の
パルスを生成出力すると共に、該クリア時点後
の、1水平走査周期から該第1の設定時間に等し
いか又はそれよりも大なる第2の設定時間を差し
引いた時間経過した時点より該カウンタが次にク
リアされるまての期間第2のパルスを生成出力す
るゲート回路手段と、該第1のパルスを遅延して
該水平同期パルス入来直後に出力する遅延選択手
段と、該第2のパルスの出力期間中のみ入力水平
同期パルスをゲート出力させて得たパルスに基づ
いて略1水平走査周期毎に該カウンタをクリアす
ると共に、該水平同期パルスの欠落時には該遅延
選択手段の出力パルスに基づいて該カウンタをク
リアする論理回路とよりなり、該第1又は第2の
パルスを前記基準信号として生成出力するよう構
成したものであり、以下その一実施例について図
面と共に説明する。
生成する映像信号処理装置であつて、一定周波数
のクロツクパルスを計数するカウンタと、このカ
ウンタの出力計数値に基づいてそのクリア時点後
の、1水平走査周期から第1の設定時間を差し引
いた時間経過した時点で1水平走査周期の第1の
パルスを生成出力すると共に、該クリア時点後
の、1水平走査周期から該第1の設定時間に等し
いか又はそれよりも大なる第2の設定時間を差し
引いた時間経過した時点より該カウンタが次にク
リアされるまての期間第2のパルスを生成出力す
るゲート回路手段と、該第1のパルスを遅延して
該水平同期パルス入来直後に出力する遅延選択手
段と、該第2のパルスの出力期間中のみ入力水平
同期パルスをゲート出力させて得たパルスに基づ
いて略1水平走査周期毎に該カウンタをクリアす
ると共に、該水平同期パルスの欠落時には該遅延
選択手段の出力パルスに基づいて該カウンタをク
リアする論理回路とよりなり、該第1又は第2の
パルスを前記基準信号として生成出力するよう構
成したものであり、以下その一実施例について図
面と共に説明する。
実施例
第1図は本考案装置の一実施例のブロツク系統
図を示す。同図中、入力端子1には再生複合カラ
ー映像信号が入来する。この再生複合カラー映像
信号は、例えば輝度信号は周波数変調(FM)さ
れ、搬送色信号は低域に周波数変換され、これら
両信号が周波数分割多重されて回転ヘツドにより
1本のトラツク宛1フイールドの割合で順次のト
ラツクに記録された磁気テープを変速再生し、そ
の再生信号中のFM輝度信号はFM復調し、低域
変換搬送色信号はもとの帯域へ周波数変換してこ
れらの両信号を多重して得た標準方式に略準拠し
た再生複合カラー映像信号である。また、上記の
変速再生は、アジマス記録再生方式のVTRに適
用した場合は、1トラツク走査期間(1フイール
ド)当り偶数トラツクピツチ分磁気テープが移動
するような速度で磁気テープを走行して(又は走
行を停止して)行なわれ、これにより少なくとも
或る回転ヘツドが逆トラツクを走査する区間の1
トラツク走査期間前の対応する区間では別の回転
ヘツドにより再生信号が正常に得られていた関係
になる。
図を示す。同図中、入力端子1には再生複合カラ
ー映像信号が入来する。この再生複合カラー映像
信号は、例えば輝度信号は周波数変調(FM)さ
れ、搬送色信号は低域に周波数変換され、これら
両信号が周波数分割多重されて回転ヘツドにより
1本のトラツク宛1フイールドの割合で順次のト
ラツクに記録された磁気テープを変速再生し、そ
の再生信号中のFM輝度信号はFM復調し、低域
変換搬送色信号はもとの帯域へ周波数変換してこ
れらの両信号を多重して得た標準方式に略準拠し
た再生複合カラー映像信号である。また、上記の
変速再生は、アジマス記録再生方式のVTRに適
用した場合は、1トラツク走査期間(1フイール
ド)当り偶数トラツクピツチ分磁気テープが移動
するような速度で磁気テープを走行して(又は走
行を停止して)行なわれ、これにより少なくとも
或る回転ヘツドが逆トラツクを走査する区間の1
トラツク走査期間前の対応する区間では別の回転
ヘツドにより再生信号が正常に得られていた関係
になる。
入力端子1に入来した上記の再生複合カラー映
像信号は、増幅器2を経てAD変換器3に供給さ
れ、ここでアナログ−デイジタル変換されてデイ
ジタルビデオ信号とされた後バスラインコントロ
ーラ4及び第1のタイミング制御回路5に夫々供
給される。タイミング制御回路5はバスラインコ
ントローラ4の入力側と出力側の両方のデイジタ
ルビデオ信号と共に入力端子6より制御信号が供
給される。この制御信号は磁気テープを走査中の
回転ヘツドから再生されたFM輝度信号の振幅が
逆トラツク走査により一定値よりも小になつた期
間は例えばハイレベルとなり、この一定値以上の
期間はローレベルとなるように生成された2値信
号である。タイミング制御回路5は上記制御信号
に位相同期したパルスを出力端子7aより第2の
タイミング制御回路8に出力する。
像信号は、増幅器2を経てAD変換器3に供給さ
れ、ここでアナログ−デイジタル変換されてデイ
ジタルビデオ信号とされた後バスラインコントロ
ーラ4及び第1のタイミング制御回路5に夫々供
給される。タイミング制御回路5はバスラインコ
ントローラ4の入力側と出力側の両方のデイジタ
ルビデオ信号と共に入力端子6より制御信号が供
給される。この制御信号は磁気テープを走査中の
回転ヘツドから再生されたFM輝度信号の振幅が
逆トラツク走査により一定値よりも小になつた期
間は例えばハイレベルとなり、この一定値以上の
期間はローレベルとなるように生成された2値信
号である。タイミング制御回路5は上記制御信号
に位相同期したパルスを出力端子7aより第2の
タイミング制御回路8に出力する。
またタイミング制御回路5は出力端子7bより
等化パルス及び垂直同期パルスを除去した水平同
期パルスを出力してタイミング制御回路8へ供給
する一方、出力端子7cより垂直同期パルスを波
形整形して得たパルスを出力してアドレス信号発
生回路10へ供給する。タイミング制御回路8は
上記端子7aよりの信号に基づいて色副搬送波周
波数に管理されている信号を発生してバスライン
コントローラ4に供給してその切換制御を行なう
と共に、更にこの信号に基づいてメモリ9の読み
出し及び書き込みに必要な、CAS(カラムアドレ
スストローブ)信号、RAS(ロウアドレスストロ
ーブ)信号、WE(リード/ライトコントロール)
信号等を発生してメモリ9に供給し、かつ、アド
レス信号発生回路10にも信号を出力する。アド
レス信号発生回路10はアドレス信号を発生して
メモリ9に供給する。メモリ9は例えばランダ
ム・アクセス・メモリ(RAM)で、1フイール
ド分のデイジタルビデオ信号を蓄積できる記憶容
量を持つフイールドメモリであり、その読み出し
出力信号(デイジタルビデオ信号)はバスライン
コントローラうに供給され、またバスラインコン
トローラ4より取り出されたデイジタルビデオ信
号を書き込む。
等化パルス及び垂直同期パルスを除去した水平同
期パルスを出力してタイミング制御回路8へ供給
する一方、出力端子7cより垂直同期パルスを波
形整形して得たパルスを出力してアドレス信号発
生回路10へ供給する。タイミング制御回路8は
上記端子7aよりの信号に基づいて色副搬送波周
波数に管理されている信号を発生してバスライン
コントローラ4に供給してその切換制御を行なう
と共に、更にこの信号に基づいてメモリ9の読み
出し及び書き込みに必要な、CAS(カラムアドレ
スストローブ)信号、RAS(ロウアドレスストロ
ーブ)信号、WE(リード/ライトコントロール)
信号等を発生してメモリ9に供給し、かつ、アド
レス信号発生回路10にも信号を出力する。アド
レス信号発生回路10はアドレス信号を発生して
メモリ9に供給する。メモリ9は例えばランダ
ム・アクセス・メモリ(RAM)で、1フイール
ド分のデイジタルビデオ信号を蓄積できる記憶容
量を持つフイールドメモリであり、その読み出し
出力信号(デイジタルビデオ信号)はバスライン
コントローラうに供給され、またバスラインコン
トローラ4より取り出されたデイジタルビデオ信
号を書き込む。
バスラインコントローラ4より選択出力された
デイジタルビデオ信号はタイミング制御回路5、
メモリ9及びDA変換器11に夫々供給される。
DA変換器11は入力デイジタルビデオ信号をデ
イジタル−アナログ変換してアナログ信号である
複合カラー映像信号に戻してそれを増幅器12を
通して出力端子13へ出力する。ここで、メモリ
9は通常はバスラインコントローラ4を介して供
給されるAD変換器3の出力デイジタルビデオ信
号を書き込んでいるが、変速再生を行なつている
回転ヘツドが逆トラツクを走査したときには前記
した如く少なくともその走査区間を含む期間はメ
モリ9が読み出し制御に切換えられると共に、バ
スラインコントローラ4がメモリ9より読み出さ
れた、1トラツク走査期間前の同等区間の再生デ
イジタルビデオ信号を選択出力するから、出力端
子13の再生複合カラー映像信号は通常は現在磁
気テープを走査中の回転ヘツドにより再生された
現フイールドの再生複合カラー映像信号である
が、その逆トラツク走査期間は1トラツク走査期
間前に再生された異なるフイールド(現フイール
ドが奇数フイールドのときは偶数フイールド、偶
数フイールドのときは奇数フイールド)の対応す
る区間の再生複合カラー映像信号にすげ替えられ
ることとなる。これにより、逆トラツク走査時の
S/N比の悪化を防止することができる。
デイジタルビデオ信号はタイミング制御回路5、
メモリ9及びDA変換器11に夫々供給される。
DA変換器11は入力デイジタルビデオ信号をデ
イジタル−アナログ変換してアナログ信号である
複合カラー映像信号に戻してそれを増幅器12を
通して出力端子13へ出力する。ここで、メモリ
9は通常はバスラインコントローラ4を介して供
給されるAD変換器3の出力デイジタルビデオ信
号を書き込んでいるが、変速再生を行なつている
回転ヘツドが逆トラツクを走査したときには前記
した如く少なくともその走査区間を含む期間はメ
モリ9が読み出し制御に切換えられると共に、バ
スラインコントローラ4がメモリ9より読み出さ
れた、1トラツク走査期間前の同等区間の再生デ
イジタルビデオ信号を選択出力するから、出力端
子13の再生複合カラー映像信号は通常は現在磁
気テープを走査中の回転ヘツドにより再生された
現フイールドの再生複合カラー映像信号である
が、その逆トラツク走査期間は1トラツク走査期
間前に再生された異なるフイールド(現フイール
ドが奇数フイールドのときは偶数フイールド、偶
数フイールドのときは奇数フイールド)の対応す
る区間の再生複合カラー映像信号にすげ替えられ
ることとなる。これにより、逆トラツク走査時の
S/N比の悪化を防止することができる。
本考案は上記の装置において、タイミング制御
回路5の構成に特徴を有する映像信号処理装置で
ある。第2図はタイミング制御回路5の一実施例
の回路系統図を示す。同図中、入力端子14に入
来したバスラインコントローラ4よりのデイジタ
ルビデオ信号は、水平同期パルス抽出回路15及
び垂直同期パルス抽出回路16に夫々供給され
る。なお、タイミング制御回路5はAD変換器3
よりのデイジタルビデオ信号がバスラインコント
ローラ4を通すことなく直接に供給される入力端
子及びその入力信号の処理回路も有しているが、
この処理回路は本考案とは直接の関係がないので
その説明及び図示を省略する。
回路5の構成に特徴を有する映像信号処理装置で
ある。第2図はタイミング制御回路5の一実施例
の回路系統図を示す。同図中、入力端子14に入
来したバスラインコントローラ4よりのデイジタ
ルビデオ信号は、水平同期パルス抽出回路15及
び垂直同期パルス抽出回路16に夫々供給され
る。なお、タイミング制御回路5はAD変換器3
よりのデイジタルビデオ信号がバスラインコント
ローラ4を通すことなく直接に供給される入力端
子及びその入力信号の処理回路も有しているが、
この処理回路は本考案とは直接の関係がないので
その説明及び図示を省略する。
水平同期パルス抽出回路15は入力デイジタル
ビデオ信号のハイレベルをある時間、カウンタ等
で計測し、これにより映像信号との区別を行なつ
て水平同期パルスを弁別分離する回路構成である
ため、その出力端子には水平同期パルスの他に垂
直同期パルスと等化パルスも含まれている。この
水平同期パルス抽出回路15の出力パルスは波形
整形回路17によりその立上りエツジに同期して
立下る第3図に示す如き一定幅のパルスaに変換
される。上記パルスaは時刻t1〜t2が垂直同期パ
ルス、等化パルスに対応した期間で、第3図に示
す如く0.5H(Hは水平走査周期)であり、また、
時刻t3,t4では何らかの原因でパルスが欠落して
いるものとする。
ビデオ信号のハイレベルをある時間、カウンタ等
で計測し、これにより映像信号との区別を行なつ
て水平同期パルスを弁別分離する回路構成である
ため、その出力端子には水平同期パルスの他に垂
直同期パルスと等化パルスも含まれている。この
水平同期パルス抽出回路15の出力パルスは波形
整形回路17によりその立上りエツジに同期して
立下る第3図に示す如き一定幅のパルスaに変換
される。上記パルスaは時刻t1〜t2が垂直同期パ
ルス、等化パルスに対応した期間で、第3図に示
す如く0.5H(Hは水平走査周期)であり、また、
時刻t3,t4では何らかの原因でパルスが欠落して
いるものとする。
パルスaはNOR回路18,19を夫々通して
カウンタ20のクリア端子CLRに印加される。
カウンタ20は入力端子21より入力されるクロ
ツクパルスを上記クリア後に計数し、そのnビツ
トの計数出力信号をゲート回路22に供給する。
ゲート回路22はカウンタ20よりの計数値が
1H−tXなる時間を示す値となつた時にその出力
端子Aよりパルスを出力し、かつ、上記計数値が
1H−tYなる時間を示す値となつた時にその出力
端子Bよりパルスを出力する。ここで、tY>tXに
選定されている。これにより、ゲート回路22の
出力端子Aからは第3図に示すパルスboが出力
されて出力端子7b(第1図の7bと同じ)に出
力される一方、シフトレジスタ25に供給され
る。またゲート回路22の出力端子Bからは第3
図に示すパルスcが取り出される。パルスcはイ
ンバータ23を介してNOR回路18,24に
夫々供給される。
カウンタ20のクリア端子CLRに印加される。
カウンタ20は入力端子21より入力されるクロ
ツクパルスを上記クリア後に計数し、そのnビツ
トの計数出力信号をゲート回路22に供給する。
ゲート回路22はカウンタ20よりの計数値が
1H−tXなる時間を示す値となつた時にその出力
端子Aよりパルスを出力し、かつ、上記計数値が
1H−tYなる時間を示す値となつた時にその出力
端子Bよりパルスを出力する。ここで、tY>tXに
選定されている。これにより、ゲート回路22の
出力端子Aからは第3図に示すパルスboが出力
されて出力端子7b(第1図の7bと同じ)に出
力される一方、シフトレジスタ25に供給され
る。またゲート回路22の出力端子Bからは第3
図に示すパルスcが取り出される。パルスcはイ
ンバータ23を介してNOR回路18,24に
夫々供給される。
シフトレジスタ25はパルスboを入力端子2
9よりのクロツクパルス(シフトパルス)に従つ
て、その出力端子QA,QB,QCより順次に出力し
てスイツチ26の接点26a,26b,26cに
供給する。出力端子QAの出力パルスは上記入力
パルスboを入力端子29よりのクロツクパルス
の一周期分遅延したパルスであり、第3図にb1で
示す如くになる。同様に、出力端子QB,QCより
取り出されるパルスは、上記クロツクパルスの二
周期分と三周期分遅延したパルスとなり、第3図
にb2,b3で示す如くになる。ここで、本実施例で
は前記時間tXよりも僅かに大なる時間遅延された
パルスb2をスイツチ26により選択出力すること
により、後述するパルスaの欠落を補償するもの
である。
9よりのクロツクパルス(シフトパルス)に従つ
て、その出力端子QA,QB,QCより順次に出力し
てスイツチ26の接点26a,26b,26cに
供給する。出力端子QAの出力パルスは上記入力
パルスboを入力端子29よりのクロツクパルス
の一周期分遅延したパルスであり、第3図にb1で
示す如くになる。同様に、出力端子QB,QCより
取り出されるパルスは、上記クロツクパルスの二
周期分と三周期分遅延したパルスとなり、第3図
にb2,b3で示す如くになる。ここで、本実施例で
は前記時間tXよりも僅かに大なる時間遅延された
パルスb2をスイツチ26により選択出力すること
により、後述するパルスaの欠落を補償するもの
である。
スイツチ26により選択出力されたパルスb2は
共通接点26dを介して波形整形回路27に供給
され、ここで立上りエツジを抽出されて第3図に
eで示すパルスに変換された後NOR回路24に
供給される。
共通接点26dを介して波形整形回路27に供給
され、ここで立上りエツジを抽出されて第3図に
eで示すパルスに変換された後NOR回路24に
供給される。
さて、パルスaが入来する時刻toでは、ゲート
回路22の出力端子Bよりの出力パルスcはカウ
ンタ20がクリアされない状態ではtYよりもハイ
レベルの期間が大となるように設定されているか
ら、インバータ23の出力信号はローレベルであ
り、よつてNOR回路18の出力はハイレベルと
なる。また前記パルスeはパルスb2の立上りエツ
ジに位相同期してローレベルとなり、通常はハイ
レベルであるから、時刻toではNOR回路24の
出力はローレベルである。よつて、NOR回路1
8,24の出力パルスが供給されるNOR回路1
9の出力は時刻toではローレベルとなり、カウン
タ20をクリアする。これにより、ゲート回路2
2の出力端子Bの出力パルスcは時刻to直後にロ
ーレベルとなり、NOR回路18の出力信号は第
3図にdで示す如く、またNOR回路19の出力
信号は同図にgで示す如く夫々極めてパルス幅の
狭いパルスとなる。
回路22の出力端子Bよりの出力パルスcはカウ
ンタ20がクリアされない状態ではtYよりもハイ
レベルの期間が大となるように設定されているか
ら、インバータ23の出力信号はローレベルであ
り、よつてNOR回路18の出力はハイレベルと
なる。また前記パルスeはパルスb2の立上りエツ
ジに位相同期してローレベルとなり、通常はハイ
レベルであるから、時刻toではNOR回路24の
出力はローレベルである。よつて、NOR回路1
8,24の出力パルスが供給されるNOR回路1
9の出力は時刻toではローレベルとなり、カウン
タ20をクリアする。これにより、ゲート回路2
2の出力端子Bの出力パルスcは時刻to直後にロ
ーレベルとなり、NOR回路18の出力信号は第
3図にdで示す如く、またNOR回路19の出力
信号は同図にgで示す如く夫々極めてパルス幅の
狭いパルスとなる。
ここで、前記時間tYを1Hに比し極めて小に選
定しておくことにより、0.5H間隔でパルスaが
入来した場合はゲート回路22の出力端子Bの出
力はカウンタ20のクリア後0.5H経過した時点
では依然ローレベルのままであるから、NOR回
路18はパルスaを受付けず、その出力はローレ
ベルの状態が保持される。従つて、時刻t1〜t2に
おいてパルスaが0.5H間隔で入来した場合には、
そのパルス列は1個おき毎にNOR回路18によ
りその伝送が阻止され、よつてカウンタ20はt1
〜t2の期間中も時刻t1以前の1H周期でクリアされ
ることになる。従つて、パルスaが1H又は0.5H
周期で入来するときには、NOR回路18の出力
は第3図にdで示す如く常に1H周期のパルスと
なり、NOR回路24の出力は同図にfで示す如
くローレベルであり、NOR回路19の出力は同
図にgで示す如く1H周期のパルスとなり、更に
出力端子7bには第3図にboで示す如き1H周期
で、かつ、1H毎のパルスの立下りよりもtXなる
時間前に立上るパルスが取り出される。
定しておくことにより、0.5H間隔でパルスaが
入来した場合はゲート回路22の出力端子Bの出
力はカウンタ20のクリア後0.5H経過した時点
では依然ローレベルのままであるから、NOR回
路18はパルスaを受付けず、その出力はローレ
ベルの状態が保持される。従つて、時刻t1〜t2に
おいてパルスaが0.5H間隔で入来した場合には、
そのパルス列は1個おき毎にNOR回路18によ
りその伝送が阻止され、よつてカウンタ20はt1
〜t2の期間中も時刻t1以前の1H周期でクリアされ
ることになる。従つて、パルスaが1H又は0.5H
周期で入来するときには、NOR回路18の出力
は第3図にdで示す如く常に1H周期のパルスと
なり、NOR回路24の出力は同図にfで示す如
くローレベルであり、NOR回路19の出力は同
図にgで示す如く1H周期のパルスとなり、更に
出力端子7bには第3図にboで示す如き1H周期
で、かつ、1H毎のパルスの立下りよりもtXなる
時間前に立上るパルスが取り出される。
次にパルスaが時刻t3,t4で欠落した場合の動
作につき説明するに、時刻t3の1H前の時刻に入
来したパルスaにより、カウンタ20がリセツト
されているので、時刻t3よりtYなる時間前にゲー
ト回路22の出力端子Bよりハイレベルのパルス
cが取り出され、かつ、時刻t3よりtXなる時間前
にゲート回路22の出力端子Aよりパルスboが
出力される。これにより、シフトレジスタ25の
OB端子から入力端子29よりのクロツクパルス
の二周期分パルスboを遅延したパルスb2が取り
出される。すなわち、パルスaが本来入来すべき
時刻t3で入来しなかつた場合は、NOR回路18
の出力dはローレベルのままであるが、この場合
にもその時刻t3直後にパルスb2が取り出され、そ
の立上り部分に位相同期したローレベルのパルス
eが波形整形回路27よりNOR回路24に印加
されるので、NOR回路24の両入力は共にロー
レベルとなり、よつてNOR回路24から第3図
にf1で示す如くパルスeと位相一致してハイレベ
ルとなるパルスが取り出される。従つて、NOR
回路19に供給されるパルスd及びfのうち、d
がローレベルのままであつても、fがハイレベル
となるのでNOR回路19からは第3図にg1で示
す如くf1に位相一致するローレベルのパルスが取
り出され、カウンタ20をリセツトする。このカ
ウンタ20のリセツトにより、ゲート回路22の
出力端子Aからは時刻t4の約tX時間前の時点で第
3図にbo1で示すパルスが取り出されることにな
り、以下上記と同様にしてパルスf,gが取り出
され、bo2がその後に出力される。このように、
パルスaが本来入来すべき時刻t3,t4に入来しな
かつた場合でも、カウンタ20は約1H周期でリ
セツトされるから、出力端子7bには第3図に
bo1,bo2に示す如く1H周期でパルスが正常に取
り出される。
作につき説明するに、時刻t3の1H前の時刻に入
来したパルスaにより、カウンタ20がリセツト
されているので、時刻t3よりtYなる時間前にゲー
ト回路22の出力端子Bよりハイレベルのパルス
cが取り出され、かつ、時刻t3よりtXなる時間前
にゲート回路22の出力端子Aよりパルスboが
出力される。これにより、シフトレジスタ25の
OB端子から入力端子29よりのクロツクパルス
の二周期分パルスboを遅延したパルスb2が取り
出される。すなわち、パルスaが本来入来すべき
時刻t3で入来しなかつた場合は、NOR回路18
の出力dはローレベルのままであるが、この場合
にもその時刻t3直後にパルスb2が取り出され、そ
の立上り部分に位相同期したローレベルのパルス
eが波形整形回路27よりNOR回路24に印加
されるので、NOR回路24の両入力は共にロー
レベルとなり、よつてNOR回路24から第3図
にf1で示す如くパルスeと位相一致してハイレベ
ルとなるパルスが取り出される。従つて、NOR
回路19に供給されるパルスd及びfのうち、d
がローレベルのままであつても、fがハイレベル
となるのでNOR回路19からは第3図にg1で示
す如くf1に位相一致するローレベルのパルスが取
り出され、カウンタ20をリセツトする。このカ
ウンタ20のリセツトにより、ゲート回路22の
出力端子Aからは時刻t4の約tX時間前の時点で第
3図にbo1で示すパルスが取り出されることにな
り、以下上記と同様にしてパルスf,gが取り出
され、bo2がその後に出力される。このように、
パルスaが本来入来すべき時刻t3,t4に入来しな
かつた場合でも、カウンタ20は約1H周期でリ
セツトされるから、出力端子7bには第3図に
bo1,bo2に示す如く1H周期でパルスが正常に取
り出される。
第4図A,Cは水平同期パルス抽出回路15よ
り取り出される、奇数フイールド、偶数フイール
ドの垂直同期パルス付近の出力パルス波形を示
し、これにより出力端子7bには同図B,Dに示
す如きタイミングで1H周期のパルスが取り出さ
れる。一方、第2図に示す垂直同期パルス抽出回
路16は第4図Eに示す垂直同期パルスlを抽出
する。波形整形回路28はこの垂直同期パルスl
の立下りエツジに位相同期して立上るパルス幅の
狭い第4図Fに示す如きパルスmを生成して出力
端子7cへ出力する。
り取り出される、奇数フイールド、偶数フイール
ドの垂直同期パルス付近の出力パルス波形を示
し、これにより出力端子7bには同図B,Dに示
す如きタイミングで1H周期のパルスが取り出さ
れる。一方、第2図に示す垂直同期パルス抽出回
路16は第4図Eに示す垂直同期パルスlを抽出
する。波形整形回路28はこの垂直同期パルスl
の立下りエツジに位相同期して立上るパルス幅の
狭い第4図Fに示す如きパルスmを生成して出力
端子7cへ出力する。
出力端子7bより出力されたパルスbo(又は第
4図B,Dに示すパルス)は第1図のタイミング
制御回路8に供給され、ここでアドレス信号発生
回路10のアドレスカウンタを動作させる基準信
号に変換される。すなわち、アドレス信号発生回
路10内のアドレスカウンタはロウアドレスカウ
ンタとカラムアドレスカウンタとからなり、ロウ
アドレスカウンタは出力端子7bよりの前記パル
スmによりリセツトされ、かつ、上記1H周期の
パルスboを計数し、その計数出力をロウアドレ
ス信号としてメモリ9へ出力し、ロウアドレス指
定をする。また、カラムアドレスカウンタは上記
パルスboをクリア信号として用いられ、かつ、
色副搬送波周波数に基づいたクロツク信号を計数
する。
4図B,Dに示すパルス)は第1図のタイミング
制御回路8に供給され、ここでアドレス信号発生
回路10のアドレスカウンタを動作させる基準信
号に変換される。すなわち、アドレス信号発生回
路10内のアドレスカウンタはロウアドレスカウ
ンタとカラムアドレスカウンタとからなり、ロウ
アドレスカウンタは出力端子7bよりの前記パル
スmによりリセツトされ、かつ、上記1H周期の
パルスboを計数し、その計数出力をロウアドレ
ス信号としてメモリ9へ出力し、ロウアドレス指
定をする。また、カラムアドレスカウンタは上記
パルスboをクリア信号として用いられ、かつ、
色副搬送波周波数に基づいたクロツク信号を計数
する。
このように、メモリ9に書き込まれる信号は、
それに基づいた各制御信号にて、アドレス指定が
定まつており、またメモリ9からバスラインコン
トローラ4を経て読み出された信号に基づいて、
各制御信号が同様に作成され、アドレス指定が行
なわれる。
それに基づいた各制御信号にて、アドレス指定が
定まつており、またメモリ9からバスラインコン
トローラ4を経て読み出された信号に基づいて、
各制御信号が同様に作成され、アドレス指定が行
なわれる。
なお、本実施例では第4図Fに示すパルスmの
立上り時刻よりT時間内にパルスbo(第4図B,
Dに示すパルス)の有無の判定を行なうことによ
り、用意に奇数、偶数フイールドも判定すること
ができる。
立上り時刻よりT時間内にパルスbo(第4図B,
Dに示すパルス)の有無の判定を行なうことによ
り、用意に奇数、偶数フイールドも判定すること
ができる。
なお、スイツチ26は最適な状態でアドレス信
号の基準信号が生成されるように切換えられる。
また、tX=tYでもよく、パルスboの代りにcを出
力端子7cへ出力してもよい。
号の基準信号が生成されるように切換えられる。
また、tX=tYでもよく、パルスboの代りにcを出
力端子7cへ出力してもよい。
効 果
上述の如く、本考案によれば、一定周波数のク
ロツクパルスを計数するカウンタの計数値に基づ
いてアドレス信号の基準信号を生成出力すると共
に、そのカウンタの計数出力信号を遅延選択して
得た信号や水平同期パルスを用いて上記カウンタ
のクリアタイミングを設定するようにしたので、
メモリの書き込み時には書き込まれる複合映像信
号中の水平同期信号に基づいて、またメモリの読
み出し時には読み出された複合映像信号中の水平
同期信号に基づいて最適なアドレス信号の基準信
号を発生出力することができ、また瞬時的なドロ
ツプアウトがあつた場合にも安定に約1H間隔で
上記基準信号を発生出力することができると共
に、等化パルス、垂直同期パルス等により0.5H
間隔でパルスが入来したとき、及び1H内に不要
な信号や雑音が入来したときには、これらの信号
に応動することなく、略1H周期で上記基準信号
を生成出力することができ、以上によりメモリの
書き込み、読み出し動作を安定にすることがで
き、良好なアドレス(指令)信号を発生させてメ
モリの書き込み、読み出し動作の制御を行なわせ
ることができる等の特長を有するものである。
ロツクパルスを計数するカウンタの計数値に基づ
いてアドレス信号の基準信号を生成出力すると共
に、そのカウンタの計数出力信号を遅延選択して
得た信号や水平同期パルスを用いて上記カウンタ
のクリアタイミングを設定するようにしたので、
メモリの書き込み時には書き込まれる複合映像信
号中の水平同期信号に基づいて、またメモリの読
み出し時には読み出された複合映像信号中の水平
同期信号に基づいて最適なアドレス信号の基準信
号を発生出力することができ、また瞬時的なドロ
ツプアウトがあつた場合にも安定に約1H間隔で
上記基準信号を発生出力することができると共
に、等化パルス、垂直同期パルス等により0.5H
間隔でパルスが入来したとき、及び1H内に不要
な信号や雑音が入来したときには、これらの信号
に応動することなく、略1H周期で上記基準信号
を生成出力することができ、以上によりメモリの
書き込み、読み出し動作を安定にすることがで
き、良好なアドレス(指令)信号を発生させてメ
モリの書き込み、読み出し動作の制御を行なわせ
ることができる等の特長を有するものである。
第1図は本考案装置の一実施例のブロツク系統
図、第2図は本考案装置の要部の一実施例を示す
回路系統図、第3図及び第4図A〜Fは夫々第2
図図示回路系統の動作説明用信号波形図である。 1……再生複合映像信号入力端子、3……AD
変換器、4……バスラインコントローラ、5,8
……タイミング制御回路、6……制御信号入力端
子、9……メモリ、10……アドレス信号発生回
路、11……DA変換器、14……デイジタルビ
デオ信号入力端子、15……水平同期パルス抽出
回路、16……垂直同期パルス抽出回路、20…
…カウンタ、21,29……クロツクパルス入力
端子、22……ゲート回路、25……シフトレジ
スタ、26……スイツチ。
図、第2図は本考案装置の要部の一実施例を示す
回路系統図、第3図及び第4図A〜Fは夫々第2
図図示回路系統の動作説明用信号波形図である。 1……再生複合映像信号入力端子、3……AD
変換器、4……バスラインコントローラ、5,8
……タイミング制御回路、6……制御信号入力端
子、9……メモリ、10……アドレス信号発生回
路、11……DA変換器、14……デイジタルビ
デオ信号入力端子、15……水平同期パルス抽出
回路、16……垂直同期パルス抽出回路、20…
…カウンタ、21,29……クロツクパルス入力
端子、22……ゲート回路、25……シフトレジ
スタ、26……スイツチ。
Claims (1)
- 複合映像信号をメモリに書き込み、これを読み
出すにあたり、該メモリの書き込み時には該メモ
リに書き込まれる複合映像信号が供給され、該メ
モリの読み出し時は該メモリから読み出された複
合映像信号が供給され、その入力複合映像信号中
の水平同期パルスと垂直同期パルスに基づいてア
ドレス信号の基準信号を生成する映像信号処理装
置であつて、一定周波数のクロツクパルスを計数
するカウンタと、該カウンタの出力計数値に基づ
いて該カウンタのクリア時点後の、1水平走査周
期から第1の設定時間を差し引いた時間経過した
時点で1水平走査周期の第1のパルスを生成出力
すると共に、該クリア時点後の、1水平走査周期
から該第1の設定時間に等しいか又はそれよりも
大なる第2の設定時間を差し引いた時間経過した
時点より該カウンタが次にクリアされるまでの期
間第2のパルスを生成出力するゲート回路手段
と、該第1のパルスを遅延して該水平同期パルス
入来直後に出力する遅延選択手段と、該第2のパ
ルスの出力期間中のみ入力水平同期パルスをゲー
ト出力させて得たパルスに基づいて略1水平走査
周期毎に該カウンタをクリアすると共に、該水平
同期パルスの欠落時には該遅延選択手段の出力パ
ルスに基づいて該カウンタをクリアする論理回路
とよりなり、該第1又は第2のパルスを前記基準
信号として生成出力するよう構成した映像信号処
理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP986384U JPS60124170U (ja) | 1984-01-27 | 1984-01-27 | 映像信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP986384U JPS60124170U (ja) | 1984-01-27 | 1984-01-27 | 映像信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS60124170U JPS60124170U (ja) | 1985-08-21 |
JPH042541Y2 true JPH042541Y2 (ja) | 1992-01-28 |
Family
ID=30490485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP986384U Granted JPS60124170U (ja) | 1984-01-27 | 1984-01-27 | 映像信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60124170U (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06101872B2 (ja) * | 1986-06-11 | 1994-12-12 | 住友重機械工業株式会社 | ボイスコントロ−ルクレ−ン |
-
1984
- 1984-01-27 JP JP986384U patent/JPS60124170U/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS60124170U (ja) | 1985-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910002343B1 (ko) | 영상신호의 기록재생장치 | |
US4139867A (en) | Method for fast- and slow-motion reproduction of video signals stored in a succession of parallel tracks on a record medium | |
US4635134A (en) | Video signal processing apparatus for processing video signals at the time of a special reproduction mode | |
US5204787A (en) | Time base correcting apparatus with means for inhibiting memory write and read addresses to prevent address overlap | |
US4779143A (en) | Video disc recording and/or reproducing apparatus for color video signal | |
JPH0686228A (ja) | タイムベースコレクタ | |
JPH042541Y2 (ja) | ||
US4376954A (en) | Slow down processor for video disc mastering having color phase error detector/corrector | |
JPH043713B2 (ja) | ||
JPH042542Y2 (ja) | ||
JPH03792Y2 (ja) | ||
JPH043714B2 (ja) | ||
JPH03789Y2 (ja) | ||
JPH03791Y2 (ja) | ||
JPS6318918B2 (ja) | ||
JPH03790Y2 (ja) | ||
JP2553165B2 (ja) | 映像信号再生装置 | |
JPH0232834B2 (ja) | ||
JPH0134512B2 (ja) | ||
JPS623978Y2 (ja) | ||
JPS62278879A (ja) | ビデオテ−プレコ−ダ | |
JPH0516795Y2 (ja) | ||
JP3339620B2 (ja) | 同期パルス発生装置 | |
JPS63103592A (ja) | ビデオテ−プレコ−ダにおける早送り再生装置 | |
JPS6019388A (ja) | 映像信号記憶再生装置 |