JPH042541Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案は映像信号処理装置に係り、特にデイジ
タルビデオ信号をメモリに書き込み又は読み出す
に際して、水平同期パルスと垂直同期パルスとに
基づいてアドレス信号の基準信号を生成する映像
信号処理装置に関する。

従来の技術とその問題点 ヘリカルスキヤンニング方式VTRにおいて、
記録済磁気テープを記録時とは異なるテープ走行
速度で走行（又は停止）せしめてその既記録映像
信号を再生する変速再生時には、テープ・ヘツド
間相対速度が記録時とは異なるために、ヘツド走
査軌跡は記録トラツク跡とは異なる傾斜で描かれ
ることは周知の通りである。このため、相隣るト
ラツクが互いにアジマス角度の異なるギヤツプを
有する回転ヘツドにより夫々記録形成されてお
り、トラツク間にはガードバンドが無く又は極め
て小なるガードバンドしか形成されていないトラ
ツクパターンの磁気テープの変速再生時には、再
生回転ヘツドが１トラツク走査期間当り、自己と
同一のアジマス角度のギヤツプを有する回転ヘツ
ドで記録されたトラツクと、異なるアジマス角度
のギヤツプを有する回転ヘツドで記録されたトラ
ツク（逆トラツク）とを夫々交互に横切つて走査
することとなり、このため逆トラツク走査時には
アジマス損失効果により再生信号レベルが極めて
小となりＳ／Ｎ比が悪化することとなる。同様
に、相隣るトラツク間に充分な一定幅のガードバ
ンドが形成されているトラツクパターンの磁気テ
ープの変速再生時にも１トラツク走査期間当りガ
ードバンドを１回以上横切るため、そのガードバ
ンド走査時に再生信号レベルが極めて小となり
Ｓ／Ｎ比が悪化する。

そこで、本出願人は先に昭和59年１月18日付提
出の特許出願（発明の名称「映像信号処理装置」）
にて、変速再生時などで再生FM信号レベルが極
めて小となつた区間は、メモリから読み出した１
トラツク走査期間前の略同等区間の再生複合映像
信号に置き換える映像信号処理装置を提案した。
この提案装置では再生複合映像信号をAD変換器
を通してメモリに書き込み、又はメモリから１ト
ラツク走査期間前の再生複合映像信号のデイジタ
ルビデオ信号を読み出すときには、水平同期パル
ス及び垂直同期パルスに基づきアドレス指令信号
を生成している。

しかるに、変速再生時には再生複合映像信号中
の水平同期パルスの周期に多少の誤差（時間差）
が生じる場合があり、またドロツプアウト等によ
り水平同期パルスや垂直同期パルスが欠落する場
合もあり、このためメモリの書き込み及び読み出
し動作が不安定となることがあるという問題点が
あつた。

そこで、本考案は水平走査周期の時間に応じて
タイミング時間をセツトすることにより、上記の
問題点を解決した映像信号処理装置を提供するこ
とを目的とする。

問題点を解決するための手段 本考案は、メモリのアドレス信号の基準信号を
生成する映像信号処理装置であつて、一定周波数
のクロツクパルスを計数するカウンタと、このカ
ウンタの出力計数値に基づいてそのクリア時点後
の、１水平走査周期から第１の設定時間を差し引
いた時間経過した時点で１水平走査周期の第１の
パルスを生成出力すると共に、該クリア時点後
の、１水平走査周期から該第１の設定時間に等し
いか又はそれよりも大なる第２の設定時間を差し
引いた時間経過した時点より該カウンタが次にク
リアされるまての期間第２のパルスを生成出力す
るゲート回路手段と、該第１のパルスを遅延して
該水平同期パルス入来直後に出力する遅延選択手
段と、該第２のパルスの出力期間中のみ入力水平
同期パルスをゲート出力させて得たパルスに基づ
いて略１水平走査周期毎に該カウンタをクリアす
ると共に、該水平同期パルスの欠落時には該遅延
選択手段の出力パルスに基づいて該カウンタをク
リアする論理回路とよりなり、該第１又は第２の
パルスを前記基準信号として生成出力するよう構
成したものであり、以下その一実施例について図
面と共に説明する。

実施例 第１図は本考案装置の一実施例のブロツク系統
図を示す。同図中、入力端子１には再生複合カラ
ー映像信号が入来する。この再生複合カラー映像
信号は、例えば輝度信号は周波数変調（FM）さ
れ、搬送色信号は低域に周波数変換され、これら
両信号が周波数分割多重されて回転ヘツドにより
１本のトラツク宛１フイールドの割合で順次のト
ラツクに記録された磁気テープを変速再生し、そ
の再生信号中のFM輝度信号はFM復調し、低域
変換搬送色信号はもとの帯域へ周波数変換してこ
れらの両信号を多重して得た標準方式に略準拠し
た再生複合カラー映像信号である。また、上記の
変速再生は、アジマス記録再生方式のVTRに適
用した場合は、１トラツク走査期間（１フイール
ド）当り偶数トラツクピツチ分磁気テープが移動
するような速度で磁気テープを走行して（又は走
行を停止して）行なわれ、これにより少なくとも
或る回転ヘツドが逆トラツクを走査する区間の１
トラツク走査期間前の対応する区間では別の回転
ヘツドにより再生信号が正常に得られていた関係
になる。

入力端子１に入来した上記の再生複合カラー映
像信号は、増幅器２を経てAD変換器３に供給さ
れ、ここでアナログ−デイジタル変換されてデイ
ジタルビデオ信号とされた後バスラインコントロ
ーラ４及び第１のタイミング制御回路５に夫々供
給される。タイミング制御回路５はバスラインコ
ントローラ４の入力側と出力側の両方のデイジタ
ルビデオ信号と共に入力端子６より制御信号が供
給される。この制御信号は磁気テープを走査中の
回転ヘツドから再生されたFM輝度信号の振幅が
逆トラツク走査により一定値よりも小になつた期
間は例えばハイレベルとなり、この一定値以上の
期間はローレベルとなるように生成された２値信
号である。タイミング制御回路５は上記制御信号
に位相同期したパルスを出力端子７ａより第２の
タイミング制御回路８に出力する。

またタイミング制御回路５は出力端子７ｂより
等化パルス及び垂直同期パルスを除去した水平同
期パルスを出力してタイミング制御回路８へ供給
する一方、出力端子７ｃより垂直同期パルスを波
形整形して得たパルスを出力してアドレス信号発
生回路１０へ供給する。タイミング制御回路８は
上記端子７ａよりの信号に基づいて色副搬送波周
波数に管理されている信号を発生してバスライン
コントローラ４に供給してその切換制御を行なう
と共に、更にこの信号に基づいてメモリ９の読み
出し及び書き込みに必要な、CAS（カラムアドレ
スストローブ）信号、RAS（ロウアドレスストロ
ーブ）信号、WE（リード／ライトコントロール）
信号等を発生してメモリ９に供給し、かつ、アド
レス信号発生回路１０にも信号を出力する。アド
レス信号発生回路１０はアドレス信号を発生して
メモリ９に供給する。メモリ９は例えばランダ
ム・アクセス・メモリ（RAM）で、１フイール
ド分のデイジタルビデオ信号を蓄積できる記憶容
量を持つフイールドメモリであり、その読み出し
出力信号（デイジタルビデオ信号）はバスライン
コントローラうに供給され、またバスラインコン
トローラ４より取り出されたデイジタルビデオ信
号を書き込む。

バスラインコントローラ４より選択出力された
デイジタルビデオ信号はタイミング制御回路５、
メモリ９及びDA変換器１１に夫々供給される。
DA変換器１１は入力デイジタルビデオ信号をデ
イジタル−アナログ変換してアナログ信号である
複合カラー映像信号に戻してそれを増幅器１２を
通して出力端子１３へ出力する。ここで、メモリ
９は通常はバスラインコントローラ４を介して供
給されるAD変換器３の出力デイジタルビデオ信
号を書き込んでいるが、変速再生を行なつている
回転ヘツドが逆トラツクを走査したときには前記
した如く少なくともその走査区間を含む期間はメ
モリ９が読み出し制御に切換えられると共に、バ
スラインコントローラ４がメモリ９より読み出さ
れた、１トラツク走査期間前の同等区間の再生デ
イジタルビデオ信号を選択出力するから、出力端
子１３の再生複合カラー映像信号は通常は現在磁
気テープを走査中の回転ヘツドにより再生された
現フイールドの再生複合カラー映像信号である
が、その逆トラツク走査期間は１トラツク走査期
間前に再生された異なるフイールド（現フイール
ドが奇数フイールドのときは偶数フイールド、偶
数フイールドのときは奇数フイールド）の対応す
る区間の再生複合カラー映像信号にすげ替えられ
ることとなる。これにより、逆トラツク走査時の
Ｓ／Ｎ比の悪化を防止することができる。

本考案は上記の装置において、タイミング制御
回路５の構成に特徴を有する映像信号処理装置で
ある。第２図はタイミング制御回路５の一実施例
の回路系統図を示す。同図中、入力端子１４に入
来したバスラインコントローラ４よりのデイジタ
ルビデオ信号は、水平同期パルス抽出回路１５及
び垂直同期パルス抽出回路１６に夫々供給され
る。なお、タイミング制御回路５はAD変換器３
よりのデイジタルビデオ信号がバスラインコント
ローラ４を通すことなく直接に供給される入力端
子及びその入力信号の処理回路も有しているが、
この処理回路は本考案とは直接の関係がないので
その説明及び図示を省略する。

水平同期パルス抽出回路１５は入力デイジタル
ビデオ信号のハイレベルをある時間、カウンタ等
で計測し、これにより映像信号との区別を行なつ
て水平同期パルスを弁別分離する回路構成である
ため、その出力端子には水平同期パルスの他に垂
直同期パルスと等化パルスも含まれている。この
水平同期パルス抽出回路１５の出力パルスは波形
整形回路１７によりその立上りエツジに同期して
立下る第３図に示す如き一定幅のパルスａに変換
される。上記パルスａは時刻t₁〜t₂が垂直同期パ
ルス、等化パルスに対応した期間で、第３図に示
す如く0.5H（Ｈは水平走査周期）であり、また、
時刻t₃，t₄では何らかの原因でパルスが欠落して
いるものとする。

パルスａはNOR回路１８，１９を夫々通して
カウンタ２０のクリア端子CLRに印加される。
カウンタ２０は入力端子２１より入力されるクロ
ツクパルスを上記クリア後に計数し、そのｎビツ
トの計数出力信号をゲート回路２２に供給する。
ゲート回路２２はカウンタ２０よりの計数値が
1H−t_Xなる時間を示す値となつた時にその出力
端子Ａよりパルスを出力し、かつ、上記計数値が
1H−t_Yなる時間を示す値となつた時にその出力
端子Ｂよりパルスを出力する。ここで、t_Y＞t_Xに
選定されている。これにより、ゲート回路２２の
出力端子Ａからは第３図に示すパルスboが出力
されて出力端子７ｂ（第１図の７ｂと同じ）に出
力される一方、シフトレジスタ２５に供給され
る。またゲート回路２２の出力端子Ｂからは第３
図に示すパルスｃが取り出される。パルスｃはイ
ンバータ２３を介してNOR回路１８，２４に
夫々供給される。

シフトレジスタ２５はパルスboを入力端子２
９よりのクロツクパルス（シフトパルス）に従つ
て、その出力端子Q_A，Q_B，Q_Cより順次に出力し
てスイツチ２６の接点２６ａ，２６ｂ，２６ｃに
供給する。出力端子Q_Aの出力パルスは上記入力
パルスboを入力端子２９よりのクロツクパルス
の一周期分遅延したパルスであり、第３図にb₁で
示す如くになる。同様に、出力端子Q_B，Q_Cより
取り出されるパルスは、上記クロツクパルスの二
周期分と三周期分遅延したパルスとなり、第３図
にb₂，b₃で示す如くになる。ここで、本実施例で
は前記時間t_Xよりも僅かに大なる時間遅延された
パルスb₂をスイツチ２６により選択出力すること
により、後述するパルスａの欠落を補償するもの
である。

スイツチ２６により選択出力されたパルスb₂は
共通接点２６ｄを介して波形整形回路２７に供給
され、ここで立上りエツジを抽出されて第３図に
ｅで示すパルスに変換された後NOR回路２４に
供給される。

さて、パルスａが入来する時刻toでは、ゲート
回路２２の出力端子Ｂよりの出力パルスｃはカウ
ンタ２０がクリアされない状態ではt_Yよりもハイ
レベルの期間が大となるように設定されているか
ら、インバータ２３の出力信号はローレベルであ
り、よつてNOR回路１８の出力はハイレベルと
なる。また前記パルスｅはパルスb₂の立上りエツ
ジに位相同期してローレベルとなり、通常はハイ
レベルであるから、時刻toではNOR回路２４の
出力はローレベルである。よつて、NOR回路１
８，２４の出力パルスが供給されるNOR回路１
９の出力は時刻toではローレベルとなり、カウン
タ２０をクリアする。これにより、ゲート回路２
２の出力端子Ｂの出力パルスｃは時刻to直後にロ
ーレベルとなり、NOR回路１８の出力信号は第
３図にｄで示す如く、またNOR回路１９の出力
信号は同図にｇで示す如く夫々極めてパルス幅の
狭いパルスとなる。

ここで、前記時間t_Yを1Hに比し極めて小に選
定しておくことにより、0.5H間隔でパルスａが
入来した場合はゲート回路２２の出力端子Ｂの出
力はカウンタ２０のクリア後0.5H経過した時点
では依然ローレベルのままであるから、NOR回
路１８はパルスａを受付けず、その出力はローレ
ベルの状態が保持される。従つて、時刻t₁〜t₂に
おいてパルスａが0.5H間隔で入来した場合には、
そのパルス列は１個おき毎にNOR回路１８によ
りその伝送が阻止され、よつてカウンタ２０はt₁
〜t₂の期間中も時刻t₁以前の1H周期でクリアされ
ることになる。従つて、パルスａが1H又は0.5H
周期で入来するときには、NOR回路１８の出力
は第３図にｄで示す如く常に1H周期のパルスと
なり、NOR回路２４の出力は同図にｆで示す如
くローレベルであり、NOR回路１９の出力は同
図にｇで示す如く1H周期のパルスとなり、更に
出力端子７ｂには第３図にboで示す如き1H周期
で、かつ、1H毎のパルスの立下りよりもt_Xなる
時間前に立上るパルスが取り出される。

次にパルスａが時刻t₃，t₄で欠落した場合の動
作につき説明するに、時刻t₃の1H前の時刻に入
来したパルスａにより、カウンタ２０がリセツト
されているので、時刻t₃よりt_Yなる時間前にゲー
ト回路２２の出力端子Ｂよりハイレベルのパルス
ｃが取り出され、かつ、時刻t₃よりt_Xなる時間前
にゲート回路２２の出力端子Ａよりパルスboが
出力される。これにより、シフトレジスタ２５の
O_B端子から入力端子２９よりのクロツクパルス
の二周期分パルスboを遅延したパルスb₂が取り
出される。すなわち、パルスａが本来入来すべき
時刻t₃で入来しなかつた場合は、NOR回路１８
の出力ｄはローレベルのままであるが、この場合
にもその時刻t₃直後にパルスb₂が取り出され、そ
の立上り部分に位相同期したローレベルのパルス
ｅが波形整形回路２７よりNOR回路２４に印加
されるので、NOR回路２４の両入力は共にロー
レベルとなり、よつてNOR回路２４から第３図
にf₁で示す如くパルスｅと位相一致してハイレベ
ルとなるパルスが取り出される。従つて、NOR
回路１９に供給されるパルスｄ及びｆのうち、ｄ
がローレベルのままであつても、ｆがハイレベル
となるのでNOR回路１９からは第３図にg₁で示
す如くf₁に位相一致するローレベルのパルスが取
り出され、カウンタ２０をリセツトする。このカ
ウンタ２０のリセツトにより、ゲート回路２２の
出力端子Ａからは時刻t₄の約t_X時間前の時点で第
３図にbo₁で示すパルスが取り出されることにな
り、以下上記と同様にしてパルスｆ，ｇが取り出
され、bo₂がその後に出力される。このように、
パルスａが本来入来すべき時刻t₃，t₄に入来しな
かつた場合でも、カウンタ２０は約1H周期でリ
セツトされるから、出力端子７ｂには第３図に
bo₁，bo₂に示す如く1H周期でパルスが正常に取
り出される。

第４図Ａ，Ｃは水平同期パルス抽出回路１５よ
り取り出される、奇数フイールド、偶数フイール
ドの垂直同期パルス付近の出力パルス波形を示
し、これにより出力端子７ｂには同図Ｂ，Ｄに示
す如きタイミングで1H周期のパルスが取り出さ
れる。一方、第２図に示す垂直同期パルス抽出回
路１６は第４図Ｅに示す垂直同期パルスｌを抽出
する。波形整形回路２８はこの垂直同期パルスｌ
の立下りエツジに位相同期して立上るパルス幅の
狭い第４図Ｆに示す如きパルスｍを生成して出力
端子７ｃへ出力する。

出力端子７ｂより出力されたパルスbo（又は第
４図Ｂ，Ｄに示すパルス）は第１図のタイミング
制御回路８に供給され、ここでアドレス信号発生
回路１０のアドレスカウンタを動作させる基準信
号に変換される。すなわち、アドレス信号発生回
路１０内のアドレスカウンタはロウアドレスカウ
ンタとカラムアドレスカウンタとからなり、ロウ
アドレスカウンタは出力端子７ｂよりの前記パル
スｍによりリセツトされ、かつ、上記1H周期の
パルスboを計数し、その計数出力をロウアドレ
ス信号としてメモリ９へ出力し、ロウアドレス指
定をする。また、カラムアドレスカウンタは上記
パルスboをクリア信号として用いられ、かつ、
色副搬送波周波数に基づいたクロツク信号を計数
する。

このように、メモリ９に書き込まれる信号は、
それに基づいた各制御信号にて、アドレス指定が
定まつており、またメモリ９からバスラインコン
トローラ４を経て読み出された信号に基づいて、
各制御信号が同様に作成され、アドレス指定が行
なわれる。

なお、本実施例では第４図Ｆに示すパルスｍの
立上り時刻よりＴ時間内にパルスbo（第４図Ｂ，
Ｄに示すパルス）の有無の判定を行なうことによ
り、用意に奇数、偶数フイールドも判定すること
ができる。

なお、スイツチ２６は最適な状態でアドレス信
号の基準信号が生成されるように切換えられる。
また、t_X＝t_Yでもよく、パルスboの代りにｃを出
力端子７ｃへ出力してもよい。

効 果 上述の如く、本考案によれば、一定周波数のク
ロツクパルスを計数するカウンタの計数値に基づ
いてアドレス信号の基準信号を生成出力すると共
に、そのカウンタの計数出力信号を遅延選択して
得た信号や水平同期パルスを用いて上記カウンタ
のクリアタイミングを設定するようにしたので、
メモリの書き込み時には書き込まれる複合映像信
号中の水平同期信号に基づいて、またメモリの読
み出し時には読み出された複合映像信号中の水平
同期信号に基づいて最適なアドレス信号の基準信
号を発生出力することができ、また瞬時的なドロ
ツプアウトがあつた場合にも安定に約1H間隔で
上記基準信号を発生出力することができると共
に、等化パルス、垂直同期パルス等により0.5H
間隔でパルスが入来したとき、及び1H内に不要
な信号や雑音が入来したときには、これらの信号
に応動することなく、略1H周期で上記基準信号
を生成出力することができ、以上によりメモリの
書き込み、読み出し動作を安定にすることがで
き、良好なアドレス（指令）信号を発生させてメ
モリの書き込み、読み出し動作の制御を行なわせ
ることができる等の特長を有するものである。

【図面の簡単な説明】

第１図は本考案装置の一実施例のブロツク系統
図、第２図は本考案装置の要部の一実施例を示す
回路系統図、第３図及び第４図Ａ〜Ｆは夫々第２
図図示回路系統の動作説明用信号波形図である。 １……再生複合映像信号入力端子、３……AD
変換器、４……バスラインコントローラ、５，８
……タイミング制御回路、６……制御信号入力端
子、９……メモリ、１０……アドレス信号発生回
路、１１……DA変換器、１４……デイジタルビ
デオ信号入力端子、１５……水平同期パルス抽出
回路、１６……垂直同期パルス抽出回路、２０…
…カウンタ、２１，２９……クロツクパルス入力
端子、２２……ゲート回路、２５……シフトレジ
スタ、２６……スイツチ。

Claims (1)

【実用新案登録請求の範囲】
1. 複合映像信号をメモリに書き込み、これを読み
   出すにあたり、該メモリの書き込み時には該メモ
   リに書き込まれる複合映像信号が供給され、該メ
   モリの読み出し時は該メモリから読み出された複
   合映像信号が供給され、その入力複合映像信号中
   の水平同期パルスと垂直同期パルスに基づいてア
   ドレス信号の基準信号を生成する映像信号処理装
   置であつて、一定周波数のクロツクパルスを計数
   するカウンタと、該カウンタの出力計数値に基づ
   いて該カウンタのクリア時点後の、１水平走査周
   期から第１の設定時間を差し引いた時間経過した
   時点で１水平走査周期の第１のパルスを生成出力
   すると共に、該クリア時点後の、１水平走査周期
   から該第１の設定時間に等しいか又はそれよりも
   大なる第２の設定時間を差し引いた時間経過した
   時点より該カウンタが次にクリアされるまでの期
   間第２のパルスを生成出力するゲート回路手段
   と、該第１のパルスを遅延して該水平同期パルス
   入来直後に出力する遅延選択手段と、該第２のパ
   ルスの出力期間中のみ入力水平同期パルスをゲー
   ト出力させて得たパルスに基づいて略１水平走査
   周期毎に該カウンタをクリアすると共に、該水平
   同期パルスの欠落時には該遅延選択手段の出力パ
   ルスに基づいて該カウンタをクリアする論理回路
   とよりなり、該第１又は第２のパルスを前記基準
   信号として生成出力するよう構成した映像信号処
   理装置。