JPS6118274B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はマルチトラツク磁気記録再生装置のデ
スキユー装置に係り、データのドロツプアウト等
のエラーによる影響を少なくする改善に関する。

マルチトラツク磁気記録再生にあつては、第１
図に示すように、データーをフレーム構成し、各
トラツクT₁，T₂………毎にそれぞれフレーム同
期信号S₁，S₂………とデータD₁，D₂………を含
むフレームとしてこれらの複数トラツクの組合せ
からなるデータブロツクとして記録再生をことが
行なわれる。

このようなマルチトラツクの記録再生では、記
録、再生ヘツドの各トラツクに対する位置のず
れ、テープ走行にともなうテープのゆらぎ等によ
り、読み出されるデータはそれぞれのトラツク間
で無関係にゆらぐため、各トラツクのデータ間に
不揃いが生ずる。これをもう一度書き込み時と同
じ様にそろえてやる回路、いわゆるデスキユー回
路が必要とされる。

このデスキユー回路の主要部分は、書き込みと
読み出しが全く独立して行なえるメモリー、いわ
ゆるマルチポートレジスターによつて構成されて
いる。このようなマルチポートレジスターにあつ
ては、書き込みアドレスの指定、読み出しアドレ
スの指定に従つて書き込み、読み出しが実行され
る。

本発明は、デスキユー装置のメモリーの読み出
しの工夫により、ドロツプアウト等のエラーによ
る影響が少なくしたデスキユー装置の提供を目的
とする。

本発明は、各チヤンネルのそれぞれの同期信号
の多数決を取ることにより得た信号と、各チヤン
ネルのそれぞれのクロツクを加算した出力に応じ
て得た合成クロツクとに応じてメモーリーの読み
出しを実行する点を要旨ととて含んでいる。

更に具体的には、例えばマルチポートレジスタ
の読み出しアドレスカウンターのリセツトは各チ
ヤンネルからのそれぞれの同期信号の多数決を取
つて得られた信号に応じて実行されること、そし
てアドレスカウンターのクロツクは各チヤンネル
からのそれぞれのクロツクのアナログ和より合成
した合成クロツクを、使用することを挙げること
ができ、以下この場合の実施例について図面を参
照しながら本発明を詳細に説明する。

第２図は本発明のデスキユー装置の実施例のブ
ロツク図を、第３図は同上の要部のブロツク図
を、第４図は同上の動作を説明する各部波形図を
それぞれ示し、第５図は同上の一部の他の実施例
のブロツク図を示す。

各トラツクT₁，T₂………Ｔ_o毎に読み出された
データD₁，D₂………Ｄ_oはそれぞれ再生されるク
ロツクC₁，C₂………Ｃ_oに応じて後述のように指
定されるアドレスに従つてそれぞれのチヤンネル
のマルチポートレジスタ１_１，１_２，………１_o
に書き込まれる。各データD₁，D₂………Ｄ_oと各
チヤンネルのクロツクC₁，C₂………Ｃ_oにより各
同期検出回路２_１，２_２………２_oにおいてデー
タD₁，D₂………Ｄ_o中の同期信号S₁，S₂………Ｓ_o
が検出され、この同期信号S₁，S₂………Ｓ_oの検
出に応じて書き込み用アドレスカウンタ３_１，３
_２………３_oがそれぞれリセツトされ、各同期信
号の次のデータから各マルチポートレジスタの０
番地より書き込まれる。そして、その後各クロツ
クC₁，C₂………Ｃ_oが書き込み用アドレスカウン
タ３_１，３_２，………３_oに与えられることか
ら、データD₁，D₂………Ｄ_oがマルチポートレジ
スタ１_１，１_２………１_oへそれぞれ順次書き込
まれる。このようにして、データD₁，D₂………
Ｄ_oがマルチポートレジスタ１_１，１_２………１_o
の０番地より順に書き込まれる。

同期検出回路２_１，２_２………２_oにより各チ
ヤンネル毎に検出された同期信号は、多数決回路
４に入力され、ここで全チヤンネルの半数以上に
同期信号が得られたとき、信号（合成同期信号）
が得られる。なお、多数決回路４としては全チヤ
ンネルについてのその半数以上を入力とするアン
ド回路の全組合せと、その全アンド回路の入力を
入力とするオア回路によつて例えば実現できる。

こうして、いくつかのチヤンネルでドロツプア
ウト等により同期信号が欠損しても、全体として
半数以上の同期信号が多数決回路４で検出されれ
ば、全体としての同期が得られることになり、そ
れだけ全体としての同期の欠損はほとんど生じな
い。

多数決回路４で得た合成同期信号は遅延回路５
に入力され、そこで或る一定の時間遅延されて出
力され、この遅延された合成同期信号が読み出し
用アドレスカウンタ６へ入力されそれをリセツト
しひいてはマルチポートレジスタ１_１，１_２……
…１_oの読み出しアドレスを０番地に指定する。

こうして遅延回路５による遅延は、通常的には
マルチポートレジスタの読み込みアドレスに比べ
て読み出しアドレスがマルチポートレジスタ１
_１，１_２………１_oの記憶容量の略半量に相当す
る差が生ずる程度になるようにされることが望ま
しく、この結果各チヤンネルのデータのずれをマ
ルチポートレジスタ１_１，１_２………１_oの記憶
容量の約半分迄吸収することができる。

この読み出し用アドレスカウンタ６へ導入する
クロツクは、各チヤンネルのそれぞれのクロツク
からクロツク合成回路７によつて得られる。

このクロツク合成回路７は、第３図に示すブロ
ツクにより構成され、第４図に示すような各部波
形で動作する。

各チヤンネルからのクロツクは分周器８_１，…
……８_oで分周された後、アナログ加算器９でア
ナログ的に加算される。なお分周器８_１，………
８_oは同期信号によりリセツトされるようしてい
る。

アナログ加算器９の出力はＬ，Ｃよりなる同調
回路１０で正弦波に変換され、次いでコンパレー
タを用いた波形整形回路１１により波形整形し
て、同調回路１０の出力の振幅変化に対しての影
響を除かれた信号を得る。この波形整形回路１１
の出力をPLLを用いた逓倍器１２で逓倍し、合成
クロツクとしての出力を得る。

第４図は、３チヤンネルの場合について、分周
器８_１，８_２，８_３の出力S₁，S₂，S₃、アナログ
加算器の出力ｔ、同調回路１０の出力ｕ、波形整
形回路１１の出力ｖの波形を示している。

このようにして、波形整形回路１１の出力ｖひ
いては合成クロツクは、いくつかのチヤンネルで
クロツク欠損が生じても乱されることはほとんど
なくなる。なお、逓倍器１２の出力として得られ
る合成クロツクの周波数は分周器での分周前の各
チヤンネルのクロツクと同等とされる。

この合成クロツクの導入に応じて読み出し用ア
ドレスカウンター６の読み出し用アドレスの指定
が進み、ひいてはマルチポートレジスタ１_１，１
_２………１_oからは時間的にそろつてデータが読
み出される。

このようにして、同期信号の多数決を取つて得
る信号とクロツクを加算して得る信号に応じてメ
モリーの読み出しを制御することによりデーター
エラーに強いデスキユー回路を得ることができ
る。

上記実施例において、同期検出回路２は従来回
路を採用することができるので、詳細な説明につ
いて省略した。所が、従来回路にあつては、同期
検出は同期信号のコードの全体をみて同期を検出
しており、従つて同期信号に部分的欠損があると
同期検出ができないことから、部分的欠損に対し
て弱いという問題点がある。

そこで、このような問題点の解決に役立つ同期
検出回路を次のようにして構成することができ
る。即ち、ここでは同期信号のコードの一部分を
みて同期を検出する回路を複数個使用することに
より、同期信号の部分的欠損に対しては同期が検
出できるように改善する例を説明する。

同期検出回路の具体的回路のブロツクダイアグ
ラムは第５図の通りである。

トラツクから読み出されたデータは、まず順番
にシフトレジスタ１３にメモリーされる。なお、
このシフトレジスタ１３の記憶容量は同期信号を
なすコードのビツト数と同じである。

このシフトレジスタ１３内に記憶された内容と
同期信号のコードが一致しているかどうかを複数
個の比較回路１４，１５及び１５が常に監視して
いる。この複数個の比較回路は、同期信号のそれ
ぞれ別々な組合せの部分のコードの比較を担当し
ている。例えば比較回路１４はシフトレジスタ１
３のK₁乃至K₈の部分の内容が、比較回路１５は
シフトレジスタ１３のK₅乃至K₁₂の部分の内容
が、比較回路１６はシフトレジスタ１３のK₁乃
至K₄とK₉乃至K₁₂の部分の内容が同期信号のコー
ドと一致しているか比較する。

これら比較回路１４，１５及び１６からの出力
信号が論理和回路１７に入力されることから、比
較回路１４，１５又は１６のいずれか一つでも一
致により同期を検出されれば同期パルスが論理和
回路１７の出力として得られる。

このようにして、トラツクから読み出された同
期信号の一部欠損があつても同期信号が得られ、
同期の検出が実行される。この結果、より一層ト
ラツクからの読み出し信号にドロツプアウト等に
よる欠損の影響のより少ないデスキユー装置を得
ることとなる。

叙上のように、本発明のデスキユー装置は、各
チヤンネルのそれぞれの同期信号の多数決を取る
ことにより得る信号と、各チヤンネルのそれぞれ
のクロツクを加算することによる信号に関連して
メモリーからデータを読み出すために、各チヤン
ネルの信号の欠損の影響を少くすることができる
という実用上のメリツトがある。

【図面の簡単な説明】

第１図はマルチトラツク磁気記録再生の場合の
データの記録を説明する図面を、第２図は本発明
のデスキユー装置の一実施例におけるブロツクダ
イヤグラムを、第３図は同上の要部のブロツクダ
イヤグラムを、第４図は同上の動作を説明する各
部波形図をそれぞれ示し、第５図は同期回路の実
施例を示すブロツクダイヤグラムを示している。 １：マルチポートレジスタ、２：同期検出回
路、３：書き込み用アドレスカウンター、４：多
数決回路、６：読み出し用アドレスカウンター、
７：クロツク合成回路。

Claims (1)

1. 【特許請求の範囲】 １ フレーム同期信号とデータをそれぞれ含む複
   数のトラツクの全て又はその内のいくつかの組み
   合せでデータブロツクを構成し、このようなデー
   タブロツクの信号を記録再生するマルチトラツク
   デジタル磁気記録再生装置にあつて各トラツク間
   のデータの時間的ずれを取り除くためのデスキユ
   ー回路において、 各チヤンネルのそれぞれの同期信号の多数決を
   取り信号を得る第１手段と、 各チヤンネルのそれぞれのクロツクを加算した
   出力に応答して合成クロツクを得る第２手段と、 第１手段の信号と第２手段の合成クロツクに応
   答して読み出しを実行するメモリー手段を含むこ
   とを特徴とするデスキユー装置。