JPS6039948A - 携帯用テレビジョン受像機 - Google Patents
携帯用テレビジョン受像機Info
- Publication number
- JPS6039948A JPS6039948A JP58149026A JP14902683A JPS6039948A JP S6039948 A JPS6039948 A JP S6039948A JP 58149026 A JP58149026 A JP 58149026A JP 14902683 A JP14902683 A JP 14902683A JP S6039948 A JPS6039948 A JP S6039948A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- timing signal
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
木兄ＱＩＪは、雑音を含み、劣化しゃすい入力タイミン
グ信号から、タイミング信号のみを抽出する受信機のタ
イミング信号抽出回路において、雑音を除去し、更にタ
イミング信号の脱落を補正し、タイミング信号脱落時に
も内部タイミング笛号を発生することのできるタイミン
グ信号抽出回路に関する。
グ信号から、タイミング信号のみを抽出する受信機のタ
イミング信号抽出回路において、雑音を除去し、更にタ
イミング信号の脱落を補正し、タイミング信号脱落時に
も内部タイミング笛号を発生することのできるタイミン
グ信号抽出回路に関する。
雑音を含み、劣化しやすい入力タイミング信号からタイ
ミング信号のみを抽出するタイミング信号抽出回路例と
して、第１図に示すタイミング信号抽出回路がある。１
はタイミング信号入力端子、２は抵抗、３はコンデンサ
、４は入力信号があらかじめ設定した振幅値よりも大き
いか小さいかによって、その出力を正負反転させるコン
パレータ、５はコンパレータ４の出力信号を波形成形し
矩形波Ｖこする波形成形回路、６は抵抗２．コンデンサ
３．コンパレータ４．波形成形回路５より構成された雑
音除去回路、７はタイミング信号の周波数の整数倍の周
波数で発振する固定発振器、８は固定発振器７の出力信
号を分周し、タイミング信号と同じ周波数の信号を出力
するリセット可能な分周回路、９は分周回路８の信号出
力端子である。また、’！＠”ｒ ２図に第１図に示す
回路の各￥４１５波形図を示す。尚、コンパレータ５は
差動増幅器、あるいは０−ＭＯＳのインバータスレショ
ールドレベル等を利用した公知の回路を全て適用するこ
とができる。
ミング信号のみを抽出するタイミング信号抽出回路例と
して、第１図に示すタイミング信号抽出回路がある。１
はタイミング信号入力端子、２は抵抗、３はコンデンサ
、４は入力信号があらかじめ設定した振幅値よりも大き
いか小さいかによって、その出力を正負反転させるコン
パレータ、５はコンパレータ４の出力信号を波形成形し
矩形波Ｖこする波形成形回路、６は抵抗２．コンデンサ
３．コンパレータ４．波形成形回路５より構成された雑
音除去回路、７はタイミング信号の周波数の整数倍の周
波数で発振する固定発振器、８は固定発振器７の出力信
号を分周し、タイミング信号と同じ周波数の信号を出力
するリセット可能な分周回路、９は分周回路８の信号出
力端子である。また、’！＠”ｒ ２図に第１図に示す
回路の各￥４１５波形図を示す。尚、コンパレータ５は
差動増幅器、あるいは０−ＭＯＳのインバータスレショ
ールドレベル等を利用した公知の回路を全て適用するこ
とができる。
第２図−Ａは、タイミング信号入力端子１より入力した
タイミング信号であり、１０は真のタイミング信号、１
１は混入した時間幅の狭い雑音、１２は混入した時間幅
の広い雑音、１３はタイミング信号の脱落を表わしてい
る。この人力タイミング信号な抵抗２．コンデンサ３で
構成した低域フィルタに入力すると、その振幅は各入力
信号の時間幅に応じて載板する。真のタイミング１６号
１０の低域フィルタ出力は、コンパレータ４のスレショ
ールドレベルを越えるため、波形成形回路５の出力に現
われる。この第２（２）−Ｂに示す雑音除去回路乙の出
力をもって分周回路８をリセットすることにより、分周
回路８の出力信号とタイミング信−号との同期をとるこ
とができる。分周回路８の出力信号を第２１ｆｉ−０に
示す。一方、り（［音１１は低域フィルタにてその３’
ｆＡ Ｉｌ’６１は大きく減衰し、コンパレータ４のス
レショールドレベルヲ越よることができないため、コン
パレータ４及び波形成形回路５の出力に現われない。従
って、鄭２図−Ｂに示す雑音除去回路すの出力をもって
分周回路８をリセットすることにより、雑音１１による
分周回路８のリセット誤動作を防止することができ、第
２図−Ｃに示す如く、分周回路８の出力信号には雑音１
１に同期した信号は現われなし）のである。また、分周
回路８は、固定発振器７の出ブＪ信号を分周し、タイミ
ング信号と同じ周波数の信号を出力するため、タイミン
グ信号力ζ脱落しても、タイミング信号脱落前の状態を
維持した、内部タイミング信ぞづ４を出力することがで
きる。
タイミング信号であり、１０は真のタイミング信号、１
１は混入した時間幅の狭い雑音、１２は混入した時間幅
の広い雑音、１３はタイミング信号の脱落を表わしてい
る。この人力タイミング信号な抵抗２．コンデンサ３で
構成した低域フィルタに入力すると、その振幅は各入力
信号の時間幅に応じて載板する。真のタイミング１６号
１０の低域フィルタ出力は、コンパレータ４のスレショ
ールドレベルを越えるため、波形成形回路５の出力に現
われる。この第２（２）−Ｂに示す雑音除去回路乙の出
力をもって分周回路８をリセットすることにより、分周
回路８の出力信号とタイミング信−号との同期をとるこ
とができる。分周回路８の出力信号を第２１ｆｉ−０に
示す。一方、り（［音１１は低域フィルタにてその３’
ｆＡ Ｉｌ’６１は大きく減衰し、コンパレータ４のス
レショールドレベルヲ越よることができないため、コン
パレータ４及び波形成形回路５の出力に現われない。従
って、鄭２図−Ｂに示す雑音除去回路すの出力をもって
分周回路８をリセットすることにより、雑音１１による
分周回路８のリセット誤動作を防止することができ、第
２図−Ｃに示す如く、分周回路８の出力信号には雑音１
１に同期した信号は現われなし）のである。また、分周
回路８は、固定発振器７の出ブＪ信号を分周し、タイミ
ング信号と同じ周波数の信号を出力するため、タイミン
グ信号力ζ脱落しても、タイミング信号脱落前の状態を
維持した、内部タイミング信ぞづ４を出力することがで
きる。
ところが、かかる回路においては、一定値以上の時間ｌ
ＩＶ＋ｉをもつ雑音１２は、真のタイミング信号１０と
同様に低減フィルタでの振幅の減衰むま４＼さく、コン
パレータ４のスレショールドレベルを越えるため、第２
に−Ｂに示す如く、雑音除去回路すの出力信号に含まれ
てしまうのである。従って分周回路８はタイ［音１２に
よりリセット誤動作し、第２図−Ｃに示す如く、分周回
路８の出力信号に雑音１２ ＶＣ同期した信号が現われ
るのである。
ＩＶ＋ｉをもつ雑音１２は、真のタイミング信号１０と
同様に低減フィルタでの振幅の減衰むま４＼さく、コン
パレータ４のスレショールドレベルを越えるため、第２
に−Ｂに示す如く、雑音除去回路すの出力信号に含まれ
てしまうのである。従って分周回路８はタイ［音１２に
よりリセット誤動作し、第２図−Ｃに示す如く、分周回
路８の出力信号に雑音１２ ＶＣ同期した信号が現われ
るのである。
第１図に示す回路の具体的実施例として、携帯用テレビ
ジョン受像機の水平同期回路が挙げられる。携帯用テレ
ビジョン受像機は、静止した状態で使用する場合よりも
、むしろ電卓、車等の移動体内で使用する場合が多く、
設置型のテレビジョン受像機に比べると、電界強度急変
、電波雑音の混入が頻繁に起こっている。そのため携帯
用テレビジョン受像機の水平同期回路に入力される水平
同期信号は、設置型のテレビジョン受像機に比べ、雑音
を含んでいたり、脱落したりすることが頻繁に起こって
いる。この問題に対処し、安定な画面を得ることを目的
とした水平同期回路を、第１図に示すタイミング信号抽
出回路を膚用して構成した例を、第３図に示す。
ジョン受像機の水平同期回路が挙げられる。携帯用テレ
ビジョン受像機は、静止した状態で使用する場合よりも
、むしろ電卓、車等の移動体内で使用する場合が多く、
設置型のテレビジョン受像機に比べると、電界強度急変
、電波雑音の混入が頻繁に起こっている。そのため携帯
用テレビジョン受像機の水平同期回路に入力される水平
同期信号は、設置型のテレビジョン受像機に比べ、雑音
を含んでいたり、脱落したりすることが頻繁に起こって
いる。この問題に対処し、安定な画面を得ることを目的
とした水平同期回路を、第１図に示すタイミング信号抽
出回路を膚用して構成した例を、第３図に示す。
２５は複合映像信号入力端子、２６は複合映像信号から
複合同期信号を分離する同期分離回路、２７は複合同期
信号から水平同期信号を分離する水平同期信号分離回路
、２８は水平ＡＦＯ回路、２９は水平ＡＦＣ回路２８の
出力端子であり、６．７，８は第１図に示す回路を構成
する雑音除去回路、固定発振器１分周回路である。ここ
に、固定発振器７は水平同期信号の周波数の整数倍の周
波数で発振し、分周回路８は固定発振器７の出力信号を
分周し、水平同期信号と同じ周波数の信号を出力するも
のである。また、第３図の図中のＡ、Ｂ、０の各信号線
は、第１図及び第２図のそれと対応しており、以下第２
図を用い、第６図の水平同期回路の動作を説明する。尚
、第２図−人の１０は真の水平同期信号を、１１．１２
は混入したり（ト音を、１６は水平同期信号の脱落を表
わすものとする。
複合同期信号を分離する同期分離回路、２７は複合同期
信号から水平同期信号を分離する水平同期信号分離回路
、２８は水平ＡＦＯ回路、２９は水平ＡＦＣ回路２８の
出力端子であり、６．７，８は第１図に示す回路を構成
する雑音除去回路、固定発振器１分周回路である。ここ
に、固定発振器７は水平同期信号の周波数の整数倍の周
波数で発振し、分周回路８は固定発振器７の出力信号を
分周し、水平同期信号と同じ周波数の信号を出力するも
のである。また、第３図の図中のＡ、Ｂ、０の各信号線
は、第１図及び第２図のそれと対応しており、以下第２
図を用い、第６図の水平同期回路の動作を説明する。尚
、第２図−人の１０は真の水平同期信号を、１１．１２
は混入したり（ト音を、１６は水平同期信号の脱落を表
わすものとする。
まず、複合映像信号入力端子２５から入力した複合映像
信号を同期分離回路２６に入力し、複合同期信号を取り
出す。次にこの複合同期信号を水平同期信号分離回路２
７に入力し、水平同期信号を取り出す。この水平同期信
号分ｉ’ｉｌｌ：回路２７で取り出した水平同期（ｆ１
号は、第２図−Ａに示す如く、／Ｉｆｌｉ音が混入した
り、あるいは水平同期信号が脱落したりしている。この
うち、真の水平同期信号１０は、第２図−Ｂに示す如く
、雑音除去回路乙の出力に現われ、分周回路８をリセッ
トする。従って、第２図−Ｃに示ず分周回路８の出力信
号は、水平同期信号と同期をとることができる。また、
雑音１１は第２図−Ｂに示す如く、雑音除去回路乙の出
力に現われないため、分周回路８は雑音１１によりリセ
ットされることはない。従って、第２図−〇に示す如く
、分周回路日の出力４６号には雑音１１に同期した信号
は現われないのである。この分周回路８の出力信号を水
平ＡＦＯｕ路２８に入力することにより、水平ＡＦＯ回
路２８は安定に動作し、安定な画面を得ることができる
。一方、分周回路８は、固定発振器７の出力信号を分周
し、水平同期信号と同じ周波数の信号を出力するため、
水平同期信号が脱落しても、水平同期信号脱落前の状態
を維持した。第２図−〇に示す内部水平同期信号１４を
出力することができる。従って、水平同期信号脱落時に
おいても、水平ＡＦＯ回路２８には内部水平同期信号１
４が入力され、水平ＡＦＯｌ路２８は安定に動作し、安
定な画面が得られる。
信号を同期分離回路２６に入力し、複合同期信号を取り
出す。次にこの複合同期信号を水平同期信号分離回路２
７に入力し、水平同期信号を取り出す。この水平同期信
号分ｉ’ｉｌｌ：回路２７で取り出した水平同期（ｆ１
号は、第２図−Ａに示す如く、／Ｉｆｌｉ音が混入した
り、あるいは水平同期信号が脱落したりしている。この
うち、真の水平同期信号１０は、第２図−Ｂに示す如く
、雑音除去回路乙の出力に現われ、分周回路８をリセッ
トする。従って、第２図−Ｃに示ず分周回路８の出力信
号は、水平同期信号と同期をとることができる。また、
雑音１１は第２図−Ｂに示す如く、雑音除去回路乙の出
力に現われないため、分周回路８は雑音１１によりリセ
ットされることはない。従って、第２図−〇に示す如く
、分周回路日の出力４６号には雑音１１に同期した信号
は現われないのである。この分周回路８の出力信号を水
平ＡＦＯｕ路２８に入力することにより、水平ＡＦＯ回
路２８は安定に動作し、安定な画面を得ることができる
。一方、分周回路８は、固定発振器７の出力信号を分周
し、水平同期信号と同じ周波数の信号を出力するため、
水平同期信号が脱落しても、水平同期信号脱落前の状態
を維持した。第２図−〇に示す内部水平同期信号１４を
出力することができる。従って、水平同期信号脱落時に
おいても、水平ＡＦＯ回路２８には内部水平同期信号１
４が入力され、水平ＡＦＯｌ路２８は安定に動作し、安
定な画面が得られる。
ところが、第２図−八に示す雑音１２は、第２図−Ｂに
示す如く、雑音除去回路６の出力に現われ、分周回路８
をリセット誤動作させる。従って、第２図−〇に示す分
周回路８の出力信号に、雑音１２に同期した信号が発生
し、この信号により図に、第４図に示すブロック図の各
部の波形図を示す。
示す如く、雑音除去回路６の出力に現われ、分周回路８
をリセット誤動作させる。従って、第２図−〇に示す分
周回路８の出力信号に、雑音１２に同期した信号が発生
し、この信号により図に、第４図に示すブロック図の各
部の波形図を示す。
分周回路８は固定発振器７の出力信号を分周して、第５
図−Ｄに示す第１の制御信号を出力し、ゲート回路１５
の第１の制御端子がこの第１の制御信号を入力すると、
ゲート回路１５はタイミング信号の通過を許可する状態
となる。そして、タイミング信号がゲート回路１５を通
過すると、検出回路１６がタイミング信号のゲート回路
１５の通過を検出して、第５図−Ｅに示す第２の制御信
号を出力し、ゲート回路１５の第２の制御端子がこの第
２の制御信号を入力すると、ゲート回路１５はタイ・ミ
ンク信号の通過を禁止する状態となる。こうして、第５
図−八に示すタイミング信号のうち、真のタイミング信
号１０の間に混入した雑音１１．１２は、その時間幅に
関係なく第５図−Ｂに示す如くゲート回路１５を通過す
ることができず、この第５図−Ｂに示すゲート回路１５
の出力をもってタイミング信号と分周回路８の出力信号
との同期をとるべく分周回路８をリセットすることによ
り、雑音１１．１２によるリセット誤動作を防止でき、
更にタイミング信号脱落１３に対しても、脱落前の状態
を維持した内部タイミング信号１４を第５１ｉｌ−０の
如く発生させることができる。
図−Ｄに示す第１の制御信号を出力し、ゲート回路１５
の第１の制御端子がこの第１の制御信号を入力すると、
ゲート回路１５はタイミング信号の通過を許可する状態
となる。そして、タイミング信号がゲート回路１５を通
過すると、検出回路１６がタイミング信号のゲート回路
１５の通過を検出して、第５図−Ｅに示す第２の制御信
号を出力し、ゲート回路１５の第２の制御端子がこの第
２の制御信号を入力すると、ゲート回路１５はタイ・ミ
ンク信号の通過を禁止する状態となる。こうして、第５
図−八に示すタイミング信号のうち、真のタイミング信
号１０の間に混入した雑音１１．１２は、その時間幅に
関係なく第５図−Ｂに示す如くゲート回路１５を通過す
ることができず、この第５図−Ｂに示すゲート回路１５
の出力をもってタイミング信号と分周回路８の出力信号
との同期をとるべく分周回路８をリセットすることによ
り、雑音１１．１２によるリセット誤動作を防止でき、
更にタイミング信号脱落１３に対しても、脱落前の状態
を維持した内部タイミング信号１４を第５１ｉｌ−０の
如く発生させることができる。
尚、第５図に示す第１の制御信号及び第２の制御信号の
出力タイミングは、その一実施例を示したものであり、
第１の制御信号はタイミング信号の入力前と予想される
タイミング、タイミング信号の立上りを予想したタイミ
ング、あるいはタイミング信号が既に入力していると予
想されるタイミングなど様々なタイミングで出力しても
本発明の回路は実施可能であり、また第２の制御信号に
ついても、ゲート回路１５を通過したタイミング信号の
立下よを検出したタイミング、タイミング信号の立上り
を検出したタイミング、あるいはタイミング信号の立上
りから一定期間経過したタイミングなど様々なタイミン
グで出力しても、本発明の回路は実施可能である。
出力タイミングは、その一実施例を示したものであり、
第１の制御信号はタイミング信号の入力前と予想される
タイミング、タイミング信号の立上りを予想したタイミ
ング、あるいはタイミング信号が既に入力していると予
想されるタイミングなど様々なタイミングで出力しても
本発明の回路は実施可能であり、また第２の制御信号に
ついても、ゲート回路１５を通過したタイミング信号の
立下よを検出したタイミング、タイミング信号の立上り
を検出したタイミング、あるいはタイミング信号の立上
りから一定期間経過したタイミングなど様々なタイミン
グで出力しても、本発明の回路は実施可能である。
次に、第６図にゲート回路１５．検出回路１６の実施例
を示す。１はタイミング信号入力端子、７はタイミング
信号の周波数の整数倍の周波数で発振する固定発振器、
８は固定発振器７の出力信号を分周し、タイミング信号
と同じ周波数の信号と第１の制御信号を出力する分周回
路、９は分周回路８の信号出力端子、１７．１８はＡＮ
Ｄゲート、１９．２０はインバータ、２１，２２はＮＯ
Ｒゲート、２３はデータ入力フリップフロップ（以下、
Ｄ−Ｆ／Ｆという）、２４は任意のクロック入力端子で
あり、ＡＮＤゲート１７．インバケタ１９ 、ＮＯＲゲ
ート２１ 、ｔ ２２でゲート回路１５を、またＡＮＤ
ゲート１７．インバータ２０、Ｄ−Ｆ／Ｆ２５．任意の
クロック入力端子２４で検出回路１６を構成している。
を示す。１はタイミング信号入力端子、７はタイミング
信号の周波数の整数倍の周波数で発振する固定発振器、
８は固定発振器７の出力信号を分周し、タイミング信号
と同じ周波数の信号と第１の制御信号を出力する分周回
路、９は分周回路８の信号出力端子、１７．１８はＡＮ
Ｄゲート、１９．２０はインバータ、２１，２２はＮＯ
Ｒゲート、２３はデータ入力フリップフロップ（以下、
Ｄ−Ｆ／Ｆという）、２４は任意のクロック入力端子で
あり、ＡＮＤゲート１７．インバケタ１９ 、ＮＯＲゲ
ート２１ 、ｔ ２２でゲート回路１５を、またＡＮＤ
ゲート１７．インバータ２０、Ｄ−Ｆ／Ｆ２５．任意の
クロック入力端子２４で検出回路１６を構成している。
また、＃ｇ６図の図中のＡ、Ｂ、Ｏ，Ｄ、にの各信号線
は、第３図及び第４図のそれと対応している。
は、第３図及び第４図のそれと対応している。
ゲート回路１５のＮＯＲゲート２１が分周回路８からの
第１の制御信号を入力すると、インバータ１９の出力が
ｒＨＪとなり、ＡＮＤゲート１７はタイミング信号通過
許可状態となる。タイミング信号がゲート回路１５、即
ちＡＮＤゲート１７を通過すると、タイミング信号は分
周回路８をリセットすると同時に検出回路１６に入力さ
れ１検出回路１６では、タイミング信号をインバータ２
０によって反転させた信号とＤ−Ｆ／Ｆ２３で遅延させ
た出力Ｑとの論理積をＡＮＤＮＯゲートでとり、タイミ
ング信号の立下り時に信号を発生させ、これを第２の制
・御信号としてゲート回路１５のＮＯＲゲート２２に入
力する。この時、インバータ１９の出力がｒＬＪとなり
、以後第１の制御信号がＮＯＲゲート２１に入力される
まで、ＡＮＤゲート１７はタイミング信号通過禁止状態
となる。第６図に示すように、ゲート回路１５゜検出回
路１６は簡単に構成することができる。
第１の制御信号を入力すると、インバータ１９の出力が
ｒＨＪとなり、ＡＮＤゲート１７はタイミング信号通過
許可状態となる。タイミング信号がゲート回路１５、即
ちＡＮＤゲート１７を通過すると、タイミング信号は分
周回路８をリセットすると同時に検出回路１６に入力さ
れ１検出回路１６では、タイミング信号をインバータ２
０によって反転させた信号とＤ−Ｆ／Ｆ２３で遅延させ
た出力Ｑとの論理積をＡＮＤＮＯゲートでとり、タイミ
ング信号の立下り時に信号を発生させ、これを第２の制
・御信号としてゲート回路１５のＮＯＲゲート２２に入
力する。この時、インバータ１９の出力がｒＬＪとなり
、以後第１の制御信号がＮＯＲゲート２１に入力される
まで、ＡＮＤゲート１７はタイミング信号通過禁止状態
となる。第６図に示すように、ゲート回路１５゜検出回
路１６は簡単に構成することができる。
尚、第６ＦＡに示すゲート回路１５．検出回路１６の構
成は、その一実施例を示したものであり、第６図におい
て、ゲート回路１５は第１の制御信号が第２の制御信号
に優先する回路となっているが、逆にする回路を構成し
ても本発明の回路は実施可能であり、また検出回路１６
についても、タイミング信号の立下りを検出する回路と
なっているが〜他のタイミングで検出する回路を構成し
ても本発明の回路は実施可能である。
成は、その一実施例を示したものであり、第６図におい
て、ゲート回路１５は第１の制御信号が第２の制御信号
に優先する回路となっているが、逆にする回路を構成し
ても本発明の回路は実施可能であり、また検出回路１６
についても、タイミング信号の立下りを検出する回路と
なっているが〜他のタイミングで検出する回路を構成し
ても本発明の回路は実施可能である。
次に、本発明のタイミング信号抽出回路を携帯用テレビ
ジョン受像機の水平同期回路に使用した場合の実施例を
゛第７図に示す。２５は複合映像信号入力端子、２６は
複合映像信号から複合同期信号を分離する同期分離回路
、２７は複合同期信号から水平同期信号を分離する水平
同期信号分離回路、２８は水平ＡＦＯ回路、２９は水平
ＡＦＯ回路２８の出力端子であり、Ｌｔ ８ 、１５
、１６は各々本発明のタイミング信号抽出回路を構成す
る固定発振器、分周回路、ゲート回路、検出回路である
。ここに、固定発振器７は水平同期信号の周波数の整数
倍の周波数で発振し、分周回路８は固定発振器７の出力
信号を分周し、水平同期信号の周波数と同じ周波数の信
号を出力するものである第７図に示す水平同期回路では
、水平同期信号の脱落については、第６図に示す水平同
期回路と同様に、水平同期信号に同期した内部水平同期
信号を発生させることができる。従って、水平ＡＦＯ回
路２８は安定に動作し、画面は安定である。
ジョン受像機の水平同期回路に使用した場合の実施例を
゛第７図に示す。２５は複合映像信号入力端子、２６は
複合映像信号から複合同期信号を分離する同期分離回路
、２７は複合同期信号から水平同期信号を分離する水平
同期信号分離回路、２８は水平ＡＦＯ回路、２９は水平
ＡＦＯ回路２８の出力端子であり、Ｌｔ ８ 、１５
、１６は各々本発明のタイミング信号抽出回路を構成す
る固定発振器、分周回路、ゲート回路、検出回路である
。ここに、固定発振器７は水平同期信号の周波数の整数
倍の周波数で発振し、分周回路８は固定発振器７の出力
信号を分周し、水平同期信号の周波数と同じ周波数の信
号を出力するものである第７図に示す水平同期回路では
、水平同期信号の脱落については、第６図に示す水平同
期回路と同様に、水平同期信号に同期した内部水平同期
信号を発生させることができる。従って、水平ＡＦＯ回
路２８は安定に動作し、画面は安定である。
一方、第３図に示す水平同期回路が、一定値以上の時間
幅をもつ雑音により画面が乱されていたのに対し、第７
図に示す水平同期回路では、水平同期信号間に混入した
雑音は、その時間幅に関係なくゲート回路１５を通過す
ることができないため、分周回路８の雑音によるリセッ
ト源動作を防止することができる。従って、水平ＡＦＯ
回路２８は安定に動作し、画面は安定である。以上の如
く、゛本発明の回路を携帯用テレビジョン受像機の水平
同期回路に実施すると、従来の携帯用テレビジョン受像
機に比べ、より安定な画面を得ることができる。
幅をもつ雑音により画面が乱されていたのに対し、第７
図に示す水平同期回路では、水平同期信号間に混入した
雑音は、その時間幅に関係なくゲート回路１５を通過す
ることができないため、分周回路８の雑音によるリセッ
ト源動作を防止することができる。従って、水平ＡＦＯ
回路２８は安定に動作し、画面は安定である。以上の如
く、゛本発明の回路を携帯用テレビジョン受像機の水平
同期回路に実施すると、従来の携帯用テレビジョン受像
機に比べ、より安定な画面を得ることができる。
尚、本発明の回路において、固定発振器の発振周波数が
温度ドリフト等によって変化した場合、タイミング信号
脱落時に発生する内部タイミング信号の周波数は、タイ
ミング信号の周波数と一致しないものになる。しかし、
内部タイミング信号を発生させない場合と、固定発振器
９分周回路により内部タイミング信号を発生させる場合
とでは、内部タイミング信号を発生させる場合の方が、
機器はより安定に動作する。テレビジョン受像機の水平
同期回路を例にとって比較すると、水平同期信号脱落時
に内部水平同期信号を発生させないで水平ＡＦＯｕ路に
何も入力しない場合よりも、内部水平同期信号を発生さ
せ、それが多少水平同期信号の周波数からずれていたと
しても水平ＡＦＯ回路に入力した場合の方が、水平ｈｍ
○回路内の内部発振周波数のドリフトは小さく、また脱
落後再び水平同期信号を入力した時の応答性も良好とな
る。従って、固定発振器の発振周波数が温匿ドリフト等
によって変化したとしても、内部タイミング信号を発生
させることは有効であり、本発明の回路は意義が大きい
。
温度ドリフト等によって変化した場合、タイミング信号
脱落時に発生する内部タイミング信号の周波数は、タイ
ミング信号の周波数と一致しないものになる。しかし、
内部タイミング信号を発生させない場合と、固定発振器
９分周回路により内部タイミング信号を発生させる場合
とでは、内部タイミング信号を発生させる場合の方が、
機器はより安定に動作する。テレビジョン受像機の水平
同期回路を例にとって比較すると、水平同期信号脱落時
に内部水平同期信号を発生させないで水平ＡＦＯｕ路に
何も入力しない場合よりも、内部水平同期信号を発生さ
せ、それが多少水平同期信号の周波数からずれていたと
しても水平ＡＦＯ回路に入力した場合の方が、水平ｈｍ
○回路内の内部発振周波数のドリフトは小さく、また脱
落後再び水平同期信号を入力した時の応答性も良好とな
る。従って、固定発振器の発振周波数が温匿ドリフト等
によって変化したとしても、内部タイミング信号を発生
させることは有効であり、本発明の回路は意義が大きい
。
以上のように、本発明によれば、雑音を含み、劣化しや
すい入力タイミング信号から、タイミング信号のみを抽
出する回路において、タイミング信号間に混入した雑音
を除失し、更にタイミング信号脱落時には脱落前の状態
を糺、持した内部タイミング信号を発生させることがで
き、タイミング信号抽出回路として、特に携帯用テレビ
ジョン受像機の水平同期回路に最適な回路を提供するこ
とができる。
すい入力タイミング信号から、タイミング信号のみを抽
出する回路において、タイミング信号間に混入した雑音
を除失し、更にタイミング信号脱落時には脱落前の状態
を糺、持した内部タイミング信号を発生させることがで
き、タイミング信号抽出回路として、特に携帯用テレビ
ジョン受像機の水平同期回路に最適な回路を提供するこ
とができる。
第１図はタイミング信号抽出回路の従来例、第２図は第
１図の回路の波形図、第３図は第１図のタイミング信号
抽出回路を用いた水平同期回路のブロック図、第４図は
本発明の第１の実施例のタイミング信号抽出回路のブロ
ック図、第５図は第４図の各部の波形図、第６図はゲー
ト回路、検出回路の本発明の第２の実施例、第７図は本
発明のタイミング信号抽出回路を用いた水平同期回路の
第３の実施例である。 １・・・・・・・・・タイミング信号入力端子２・・・
・・・・・・抵 抗 ３・・・・・・・・・コンデンサ ４・・・・・・・・・コンパレータ ５・・・・・・・・・波形成形回路 ６・・・・・・・・・雑音除来回路 ７・・・・・・・・・固定発振器 ８・・・・・・・・・リセット可能な分周回路９・・・
・・・・・・分周回路８の信号出力端子１０・・・・真
のタイミング信号 １１．１２・・・・・・雑音 １６・・・・・・タイミング信号脱落 １４・・・・・・内部タイミング信号 １５・・・・・・ゲート回路 １６・・・・・・検出回路 １７．１８・・・・・・ＡＮＤゲート １９．２０・・・・・・インバータ ２１．２２・・・・・・ＮＯＲゲート ２３・・・・・・データ入力フリップフロップ２４・・
・・・・任意のクロック入力端子２５・・・・・・複合
映像信号入力端子２６・・・・・・同期分離回路 ２７・・・・・・水平同期信号分離回路２８・・・・・
・水平ＡＦＯ回路 ２９・・・・・・水平ＡＦＯ回路２８の出力端子具 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 第１図 第２図 第４図 特許庁長官殿 ２０発明の名称 タイミング信号抽出回路 ３、補正をずろ者 ４代理人 〒１０４ 東京都中央区京橋２丁目６番２１号します。 水平ＡＦＯ回路２８は妨害を受け、画面が乱れてしまう
。 本発明はかかる欠点を除去したもので、その目的は、入
力タイミング信号間に混入した〆（、Ｂを除去し、か′
つ、タイミング信号が脱落しても、タイミング信号脱落
前の状態を維持した内１Ｘｉ（タイミング信号を発生さ
せる回路を提供するものである。
１図の回路の波形図、第３図は第１図のタイミング信号
抽出回路を用いた水平同期回路のブロック図、第４図は
本発明の第１の実施例のタイミング信号抽出回路のブロ
ック図、第５図は第４図の各部の波形図、第６図はゲー
ト回路、検出回路の本発明の第２の実施例、第７図は本
発明のタイミング信号抽出回路を用いた水平同期回路の
第３の実施例である。 １・・・・・・・・・タイミング信号入力端子２・・・
・・・・・・抵 抗 ３・・・・・・・・・コンデンサ ４・・・・・・・・・コンパレータ ５・・・・・・・・・波形成形回路 ６・・・・・・・・・雑音除来回路 ７・・・・・・・・・固定発振器 ８・・・・・・・・・リセット可能な分周回路９・・・
・・・・・・分周回路８の信号出力端子１０・・・・真
のタイミング信号 １１．１２・・・・・・雑音 １６・・・・・・タイミング信号脱落 １４・・・・・・内部タイミング信号 １５・・・・・・ゲート回路 １６・・・・・・検出回路 １７．１８・・・・・・ＡＮＤゲート １９．２０・・・・・・インバータ ２１．２２・・・・・・ＮＯＲゲート ２３・・・・・・データ入力フリップフロップ２４・・
・・・・任意のクロック入力端子２５・・・・・・複合
映像信号入力端子２６・・・・・・同期分離回路 ２７・・・・・・水平同期信号分離回路２８・・・・・
・水平ＡＦＯ回路 ２９・・・・・・水平ＡＦＯ回路２８の出力端子具 上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務 第１図 第２図 第４図 特許庁長官殿 ２０発明の名称 タイミング信号抽出回路 ３、補正をずろ者 ４代理人 〒１０４ 東京都中央区京橋２丁目６番２１号します。 水平ＡＦＯ回路２８は妨害を受け、画面が乱れてしまう
。 本発明はかかる欠点を除去したもので、その目的は、入
力タイミング信号間に混入した〆（、Ｂを除去し、か′
つ、タイミング信号が脱落しても、タイミング信号脱落
前の状態を維持した内１Ｘｉ（タイミング信号を発生さ
せる回路を提供するものである。
Claims (1)
- 入力タイミング信号の周波数の整数倍の周波数で発振す
る固定発振器と、該固定発振器の出力信号を分周し、入
力タイミング’ＩＦＦ号と同じ周波数の信号と第１の制
御信号を出力するリセット可１ｊ目な分周回路と、人力
タイミング信号の通過を制御し、入力タイミング信号の
通過を許可する第１の制御端子と禁止する第２の制御端
子を有するゲート回路と、人力タイミング信号が前記ゲ
ート回路を通過したことを検出して、第２の制御信号を
出力する検出回路により構成され、前記分周回路は前記
ゲート回路を通過した入力タイミング１６号でリセット
され、入力タイミング信号と前記分周回路の出力信号と
同ルＪをとる手段と、前記第１の制御端子が前記第１の
制御信号を入力すると、前記第２の制御端子が前記第２
の制御信号を入力するまで入力タイミング信号が前記ゲ
ート回路を通過することを許可する手段と、前記第２の
制御端子が前記第２の制御信号を入力すると、前記第１
の制御端子が前記第１の制御信号を人力するまで入力タ
イミング信号が前ｉ己ゲート回路を通過することを禁止
する手段栄有することを特徴とするタイミング信号抽出
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149026A JPS6039948A (ja) | 1983-08-15 | 1983-08-15 | 携帯用テレビジョン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58149026A JPS6039948A (ja) | 1983-08-15 | 1983-08-15 | 携帯用テレビジョン受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6039948A true JPS6039948A (ja) | 1985-03-02 |
| JPH0580850B2 JPH0580850B2 (ja) | 1993-11-10 |
Family
ID=15466041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58149026A Granted JPS6039948A (ja) | 1983-08-15 | 1983-08-15 | 携帯用テレビジョン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6039948A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5362921A (en) * | 1976-11-18 | 1978-06-05 | Nippon Telegr & Teleph Corp <Ntt> | Frame synchronous circuit |
| JPS5531386A (en) * | 1978-08-29 | 1980-03-05 | Victor Co Of Japan Ltd | Time reference signal generator |
| JPS5567921A (en) * | 1978-11-16 | 1980-05-22 | Matsushita Electric Ind Co Ltd | Synchronizing signal regenerating circuit |
| JPS5580814A (en) * | 1978-12-11 | 1980-06-18 | Sharp Corp | Pcm recorder/reproducer |
| JPS5631250A (en) * | 1979-08-22 | 1981-03-30 | Mitsubishi Electric Corp | Synchronizing unit |
| JPS57106284A (en) * | 1980-12-22 | 1982-07-02 | Sony Corp | Extracting circuit for synchronizing signal |
-
1983
- 1983-08-15 JP JP58149026A patent/JPS6039948A/ja active Granted
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5362921A (en) * | 1976-11-18 | 1978-06-05 | Nippon Telegr & Teleph Corp <Ntt> | Frame synchronous circuit |
| JPS5531386A (en) * | 1978-08-29 | 1980-03-05 | Victor Co Of Japan Ltd | Time reference signal generator |
| JPS5567921A (en) * | 1978-11-16 | 1980-05-22 | Matsushita Electric Ind Co Ltd | Synchronizing signal regenerating circuit |
| JPS5580814A (en) * | 1978-12-11 | 1980-06-18 | Sharp Corp | Pcm recorder/reproducer |
| JPS5631250A (en) * | 1979-08-22 | 1981-03-30 | Mitsubishi Electric Corp | Synchronizing unit |
| JPS57106284A (en) * | 1980-12-22 | 1982-07-02 | Sony Corp | Extracting circuit for synchronizing signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0580850B2 (ja) | 1993-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0644657A1 (en) | Phase-locked oscillator circuit | |
| US5936430A (en) | Phase detection apparatus and method | |
| JPH02143688A (ja) | 異種ビデオ・フォーマット識別装置 | |
| JPS6051312B2 (ja) | 水平走査周波数逓倍回路 | |
| JPS58191573A (ja) | 水平走査周波数逓倍回路 | |
| EP0158302A2 (en) | Receiver capable of quickly establishing stable frame synchronization | |
| JPH0446467A (ja) | 水平同期信号分離回路 | |
| JPS6039948A (ja) | 携帯用テレビジョン受像機 | |
| JPH07326965A (ja) | 位相ロックループ用の位相検出器 | |
| JPH0552705B2 (ja) | ||
| JPH09154037A (ja) | デジタルｐｌｌ及び同期分離回路 | |
| JP2696910B2 (ja) | 水平同期回路 | |
| JPS6037813A (ja) | タイミング信号抽出回路 | |
| JPS61227484A (ja) | ビデオ信号検出回路 | |
| JPS6039946A (ja) | タイミング信号抽出回路 | |
| KR100251640B1 (ko) | 디지털통신시스템의클럭재생장치 | |
| JPH0630295A (ja) | 映像信号の同期回路 | |
| US20090097607A1 (en) | Method and system of detecting and locking to multi-standard video streams | |
| JPS61195082A (ja) | 垂直同期信号形成回路 | |
| JPS605095B2 (ja) | Ｐｌｌ回路の安定化時間の短縮方法 | |
| JPS59110280A (ja) | 水平同期信号処理回路 | |
| JPH0767144B2 (ja) | 画像信号用同期回路 | |
| JPS6039947A (ja) | タイミング信号抽出回路 | |
| JPH03149932A (ja) | 位相同期回路 | |
| JP2743428B2 (ja) | バーストゲートパルス発生回路 |