JPH03149932A - 位相同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分封〕 本発明は自己同期形のディジタルデータよりクロフクを
抽出する位相同期回路に関し、入力データと電圧制御発
振器が意図する周波数比ではない周波数比で同期してし
まうことを防止する。

〔従来の技術〕

従来の自己同期形のディジタルデータよりクロックを抽
出する位相同期回路は第５図に示す様な回路構成になっ
ていた。すなわち、端子（すよりデ４９り”データが入
力され、電圧比較回路（２）で論理レベルに変換される
。電圧比較回路（２）の比較電圧は一般に最適値となる
様負帰還がかけられ、この場合、スライスレベルコント
ロール回路と呼ばれている。位相／Ｊｆｔ波数比較器（
３）では電圧制御発振器（６）と電圧比較回路（２）の
出力が位相／周波数比較され、その出力は直流増巾器（
４）で増巾され、低域濾波器（５７を通して電圧制御発
振器（６）の制御電圧となり、位相同期ループが構成さ
れる。位相が同期すれば、電圧制御発振器（６）の出力
をクロフクとしてラッチ回路（７）で入力データをラッ
チすれば、出力端子（８）、（９）にはそれぞれ同期し
たデータとクロックが得られる。そのデータとクロフク
の一般的な波形を第６図に示す。位相／周波数比較器（
３）は入力ディジタルデータが連続周期信号ではなく、
変化点にクロック情報を含んでいるものであるから、一
般に変化点検出機能を持ったものである。

また、入力データの周波数の変化範囲が広い場合には周
波数比較機能を合わせ持つのが一般的である。

〔発明が解決しようとする課題〕

従来の位相同期回路は以上の様に構成されていたので次
の様な問題点があった。

すなわち、入力データの周波数変化範囲及び、電圧制御
発振器の発振周波数範囲が広い場合に、入力データに固
定パターンが連続すると、本来同期すべき周波数と異っ
た周波数でループが誤同期の状態に入り、データが復調
できなくなってしまう現象である。ξれをスプリアス周
波数への擬似口ツク現象と言う。電子図は最も極端な場
合の波形図を示すが、データが固定パターンで連続した
場合に、本来同期すべき電圧制御発振器の出力が図中、
クロフク（υの波形とすると、図中のデータに対しては
クロック（２ンの波形でも同期してしまうことになる。

この様な現象が生じない様に一般にデータにスクランブ
ルをかけるか或は、位相比較回路部分に周波数比較機能
を持たせるが、本来同期すべき周波数と整数対整数比の
比例関係にある１に近い周波数比、例えば１１対１２と
か：１３対１４とかがこれに当るが、ここで誤同期に入
ってしまう。

周波数比が１に近い部分では一般に周波数比較の利得が
小さいか零になる。

本発明は上記のような問題点に鑑みなされたもので、自
己同期形のディジタルデータよりクロフクを抽出する場
合に、万が−誤同期に入った場合でも速かに脱出できる
位相同期回路を得ることを目的とするものである。

〔課題を解決するための手段〕

本発明に係る位相同期回路は、電圧比較回路と電圧制御
発振器と、それらの出力の位相／周波数を比較する比較
器と、その比較器出力を増巾、Ｐ波する直流増巾器及び
低ｍＦ波器で構成される位相同期ループと、データの同
期検出回路と、一定時間の計時回路とを伽えたものであ
る。

〔作用〕

本発明における位相同期回路は、一定時間データの同期
が検出されない場合には誤同期に落ち込んでいるものと
判断して電圧比較回路の比較電圧にオフセット電圧を印
加し誤同期から脱出する。

〔実施例〕

以下、本発明の一実施例を図について説明する。

鉋１図において、（ｌ）はデータの入力端子、（２）は
電圧比較回路、（３）は位相／周波数比較器、（４）は
直流増巾器、（５７は低減Ｐ波器、（６）は電圧制御発
振器で。

位相同期ループを形成する。＜７１はラッチ回路、（８
）はデータ出力端子、（９）はクロフク出力端子、　Ｑ
Ｑはデータ中の１４期パターン検出回路で、位相同期ル
ープが正常に同期していればデータ中に存在する同期パ
ターンを検出する。（６）は計時回路で、一定時間同期
パターンが検出されなかった場合に出力を発生する。

位相同期ループが正常な同期状態にある場合は鉤記従米
のものと同じ動作をする。しかし、位相同期ループが誤
同期に落ち込んだ場合にはラッチ回路（ηは正常なデー
タを出力しない。

従ってデータ中の同期パターンは検出されず、同期検出
回路頭は検出信号を出力しない。一定時間経過後、計時
回路（２）は信号を出力し電圧比較回路（２）の比較電
圧にオフセットを印加する。比較電圧にオフセットを印
加することは、入力信号のシフタ成分が増加するのと同
様の効果が有る。すなわち、＠２図は電圧比較回路の入
力波形（１及び出力波形（呻の波形図を示している。例
えは、コンパクトディスクプレーヤの光ピックアップ出
力波形が同様の波形である。出力波形（１１の振巾は論
理レベルである。コンパクトディスクの変−波形すなわ
ちＥＦＭ信号は〜′とゞｌ′の生起確率が５０％である
ことから、出力波形（呻の電圧を積分して入力データの
スライスレベル、つまり電圧比較回路の比較電圧Ｃとし
ている。第３図は比Ｉ２電圧にオフセットを印加した賜
金の波形図である。Ｃがオフセット印加Ｎｕ、Ｃがオフ
セット印加後である。

図から明らかな如く、入力信号波形（ａ）の傾斜から、
オフセットに対応した出力波形（６）のエツジのずれが
生ずる。これは出力波形にシフター成分を注入するのと
同様の効果がある。

入力データの固定パターンによる誤同期は正常な同期に
比較し不安定であり、注入するシフタ量、すなわち印加
するオフセット量を調整することにより、効果的に誤同
期から抜は出すことができる。

なお、上記実施例に於いて、同期パターン検出回路σＱ
は同様の効果を持つ他の回路で置き換えることができる
。例えば、復調データの誤りフラグを用い、一定以上の
誤り率の場合に計時回路ａυを起動すれば良い。誤同期
に落ち込んでいる場合は正常にデータが復調されない為
、全データに誤りフラグが付加される。

また、上記実施例では入力信号が無信号の状態からオフ
セットが印加されている為、最初に入力信号が入力され
た場合の位相同期ループの引き込み特性に悪影春を与え
る可能性も有り得る。その場合第４図に示す様に、入力
信号の有無を検出する検波回路四を付加し、無信号状態
では計時回路ａυの動作を停止させておけば良い。

〔発明の効果〕

以上の様に本発明によれば、位相同期回路を用いて自己
同期形のデータよりクロックを抽出する場合、万が−誤
同期に入っても速かに脱出することができ、確実に同期
状態に入ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例による位相同期回路のブロッ
ク図、第２図・第３図は第１図の位相同期回路の波形図
、第４図は本発明の他の実施例を示す位相同期回路のブ
ロック図、第５図は従来の位相同期回路のブロック図、
迦６図・第１図は第５図の位相同期回路の波形図である
。 図において、（１）は信号入力端子、（２）は電圧比較
回路、（３）は位相／周波数比較器、（４）は直流増巾
器、（５）は低域ｒ波器、（６）は電圧制御発振器、（
７）はラッチ一路、（８）はデータ出力端子、（９Ｊは
クロック出力端子、ＱＱは同期パターン検出回路、ＱＪ
Ｉは計時回路、四は検波回路。 なお、図中、同一符号は同一、または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. 自己同期形のディジタルデータよりクロックを抽出する
   位相同期回路であって、入力信号を論理レベルに変換す
   る電圧電圧比較回路と、電圧制御発振器と、この出力と
   入力信号の位相／周波数を比較する比較器と、この比較
   器出力を増巾、濾波する直流増巾器及び低域濾波器とで
   構成される位相同期ループと、一方、データの同期検出
   回路と一定時間の計時回路を備えデータの同期が一定時
   間検出されない場合には前記電圧比較回路の比較電圧に
   オフセットを印加する事を特徴とする位相同期回路。