JPH04334127A - 位相同期回路 - Google Patents

位相同期回路

Info

Publication number
JPH04334127A
JPH04334127A JP3105317A JP10531791A JPH04334127A JP H04334127 A JPH04334127 A JP H04334127A JP 3105317 A JP3105317 A JP 3105317A JP 10531791 A JP10531791 A JP 10531791A JP H04334127 A JPH04334127 A JP H04334127A
Authority
JP
Japan
Prior art keywords
circuit
phase
flip
signal
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3105317A
Other languages
English (en)
Inventor
Tatsuo Watanabe
渡辺　辰男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP3105317A priority Critical patent/JPH04334127A/ja
Publication of JPH04334127A publication Critical patent/JPH04334127A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は位相同期回路に関し、特
に動作の正常・異常を判定する機能を有する位相同期回
路に関する。
【０００２】
【従来の技術】従来のこの種の位相同期回路は、基準位
相信号の断及び発振器出力停止の監視を行い、位相比較
器に入力されるこれら両信号の一方または両方が断にな
った場合に動作異常と判定し、また、位相比較器に入力
されるこれら信号が両方共正常な場合に動作正常と判定
していた。
【０００３】
【発明が解決しようとする課題】この従来の位相同期回
路では、基準位相信号の周波数が位相同期ループの引き
込み範囲を超えたり何等かの回路故障が発生したりして
、基準位相信号の周波数に対して発振器の出力周波数が
同期しないという現象が生じた場合、本来動作異常と判
定するべきであるにもかかわらず正常動作中であるとい
う判定がされてしまうという問題点があった。
【０００４】
【課題を解決するための手段】本発明の位相同期回路は
、発振器の出力信号と基準位相信号とを位相比較器に入
力し、この位相比較器の出力信号を積分した信号によっ
て前記発振器の発振位相を制御する位相同期回路におい
て、前記発振器の出力信号と前記基準位相信号とのうち
一方をデータ入力端子に入力し他方をクロック入力端子
に入力するフリップフロップ回路と、このフリップフロ
ップ回路の出力信号を入力するモノマルチバイブレータ
とを備えている。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。
【０００６】図１は本発明の一実施例のブロック図であ
る。
【０００７】基準クロックａと発振器出力クロックｂと
の位相比較を位相比較器である排他的論理和回路１にて
行い、排他的論理和回路１出力を積分器２にて積分し、
積分器２出力信号にて発振器３の周波数を制御する位相
同期回路において、発振器出力クロックｂをフリップフ
ロップ回路４のＤ入力と接続し、また、基準クロックａ
をフリップフロップ回路４のＣＫ入力と接続する。
【０００８】基準クロックａと発振器出力クロックｂと
が同期している場合、これら両クロックの位相差は９０
度又は２７０度にて安定するので、フリップフロップ出
力信号ｃはハイ又はロウレベルに固定され、非同期の場
合は、両クロックの位相差が０度〜３６０度のいずれの
値をもとり得るので、フリップフロップ出力信号ｃが連
続したパルス波形になるので、その区別をモノマルチ５
にて行い、同期非同期検出信号ｄを取り出す。また、断
検出回路６にて発振器出力クロック断情報ｅを取り出し
、断検出回路７にて基準クロック断情報ｆを取り出す。 同期非同期検出信号ｄ，発信出力クロック断情報ｅ，基
準クロック断情報ｆのいずれか１つでも異常状態を示せ
ばＰＬＬ回路動作異常とするように論理積回路８にて論
理操作を行い、動作異常検出信号ｇを取り出して動作の
正常・異常の判定を行う。
【０００９】
【発明の効果】以上説明したように本発明は、フリップ
フロップ回路及びモノマルチバイブレータにより位相同
期ループの同期外れを判定できるようにしたので、回路
動作の監視をより正確に行えるという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【符号の説明】
１　　　　排他的論理和回路 ２　　　　積分器 ３　　　　発振器 ４　　　　フリップフロップ回路 ５　　　　モノマルチ ６，７　　　　断検出回路 ８　　　　論理積回路

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　発振器の出力信号と基準位相信号とを
    位相比較器に入力し、この位相比較器の出力信号を積分
    した信号によって前記発振器の発振位相を制御する位相
    同期回路において、前記発振器の出力信号と前記基準位
    相信号とのうち一方をデータ入力端子に入力し他方をク
    ロック入力端子に入力するフリップフロップ回路と、こ
    のフリップフロップ回路の出力信号を入力するモノマル
    チバイブレータとを備えたことを特徴とする位相同期回
    路。
JP3105317A 1991-05-10 1991-05-10 位相同期回路 Pending JPH04334127A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3105317A JPH04334127A (ja) 1991-05-10 1991-05-10 位相同期回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3105317A JPH04334127A (ja) 1991-05-10 1991-05-10 位相同期回路

Publications (1)

Publication Number Publication Date
JPH04334127A true JPH04334127A (ja) 1992-11-20

Family

ID=14404334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3105317A Pending JPH04334127A (ja) 1991-05-10 1991-05-10 位相同期回路

Country Status (1)

Country Link
JP (1) JPH04334127A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116663A (ja) * 2005-10-20 2007-05-10 Honeywell Internatl Inc フェーズ・ロックド・ループのための改良されたロック検出回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881336A (ja) * 1981-11-10 1983-05-16 Fujitsu Ltd 同期外れ検出方式
JPS60160220A (ja) * 1984-01-31 1985-08-21 Fujitsu Ltd ドリフト検出回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5881336A (ja) * 1981-11-10 1983-05-16 Fujitsu Ltd 同期外れ検出方式
JPS60160220A (ja) * 1984-01-31 1985-08-21 Fujitsu Ltd ドリフト検出回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116663A (ja) * 2005-10-20 2007-05-10 Honeywell Internatl Inc フェーズ・ロックド・ループのための改良されたロック検出回路

Similar Documents

Publication Publication Date Title
JP3084151B2 (ja) 情報処理システム
JP2924773B2 (ja) 位相同期システム
JPS6340370B2 (ja)
US5430772A (en) Bit synchronizer for NRZ data
US6249188B1 (en) Error-suppressing phase comparator
JPH04357713A (ja) 切換機能を有する基準信号発生回路
JPH04334127A (ja) 位相同期回路
GB2336732A (en) Frequency comparator and PLL circuit using the same
JP2970843B2 (ja) Ｐｌｌ回路
JP2808967B2 (ja) クロックホールドオーバ回路
JPH04286214A (ja) 位相同期回路の同期外れ検出回路
JPH0964731A (ja) 位相同期回路
JPS6333738B2 (ja)
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
JPH0936735A (ja) ロックはずれ検出回路
JPH05167440A (ja) 同期外れ検出回路
JPH06125254A (ja) クロック断検出回路
JPS5816654B2 (ja) 位相制御回路の同期検出回路
JPS59225617A (ja) 位相同期回路
JPH033166A (ja) 位相同期方法、位相同期回路、データ速度検出方式および位相同期回路の自走発振周期制御手段
KR930004859B1 (ko) 위상 고정 루프 회로의 위상 검출장치
JPH04247719A (ja) フェーズ・ロックド・ループ状態検出回路
JPH0530095A (ja) 位相同期発振回路
JPH0575590A (ja) 同期クロツク生成回路
JPS60223224A (ja) 位相同期回路

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970401