JP2001177397A - 位相周波数同期回路および光受信回路 - Google Patents
位相周波数同期回路および光受信回路Info
- Publication number
- JP2001177397A JP2001177397A JP35853199A JP35853199A JP2001177397A JP 2001177397 A JP2001177397 A JP 2001177397A JP 35853199 A JP35853199 A JP 35853199A JP 35853199 A JP35853199 A JP 35853199A JP 2001177397 A JP2001177397 A JP 2001177397A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- phase
- input data
- frequency
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 24
- 230000003287 optical effect Effects 0.000 claims description 44
- 230000001360 synchronised effect Effects 0.000 claims description 37
- 230000010355 oscillation Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 claims description 6
- 239000013307 optical fiber Substances 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】位相周波数同期回路において、非同期状態に対
応したループフィルタ定数を選べないため、非同期状態
から同期するまでの時間が長くなる。 【解決手段】入力信号を基準としたクロックの位相差に
応じたの電圧を出力する位相比較器１０と、入力信号の
伝送速度を基準としたクロックの周波数の大小を判定し
２値信号を出力する周波数比較器２０と、位相及び周波
数の同期判定を行う同期判定器３０と、位相比較器１０
出力を入力とし、同期判定器３０が同期と判定した時に
閉じて、非同期と判定した時に開く第１のスイッチと、
周波数比較器２０出力を入力とし同期判定器３０が同期
と判定した時に開いて、非同期と判定した時に閉じる第
２のスイッチと、第１のスイッチ出力と第２のスイッチ
出力を入力とするループフィルタ４０と、ループフィル
タ４０出力に基づき発振する電圧制御発振器５０とから
成ることを特徴とする。
応したループフィルタ定数を選べないため、非同期状態
から同期するまでの時間が長くなる。 【解決手段】入力信号を基準としたクロックの位相差に
応じたの電圧を出力する位相比較器１０と、入力信号の
伝送速度を基準としたクロックの周波数の大小を判定し
２値信号を出力する周波数比較器２０と、位相及び周波
数の同期判定を行う同期判定器３０と、位相比較器１０
出力を入力とし、同期判定器３０が同期と判定した時に
閉じて、非同期と判定した時に開く第１のスイッチと、
周波数比較器２０出力を入力とし同期判定器３０が同期
と判定した時に開いて、非同期と判定した時に閉じる第
２のスイッチと、第１のスイッチ出力と第２のスイッチ
出力を入力とするループフィルタ４０と、ループフィル
タ４０出力に基づき発振する電圧制御発振器５０とから
成ることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、光伝送システムに
関わり、特に光ファイバ伝送に用いる位相同期回路に関
する。
関わり、特に光ファイバ伝送に用いる位相同期回路に関
する。
【０００２】
【従来の技術】光伝送システムでは、光受信信号を受光
素子で光電変換し電気信号に変換する。この変換された
電気信号を等価増幅し、２値化したＮＲＺ符号のデータ
は、光受信レベルが大きいとジッタが小さく、光受信レ
ベルが小さくなるに従いジッタが増加し、光信号が無い
場合は雑音出力となりジッタ無限大に相当する。また、
光送信回路及び光受信回路によりこのデータにはパルス
幅歪みが生じる。
素子で光電変換し電気信号に変換する。この変換された
電気信号を等価増幅し、２値化したＮＲＺ符号のデータ
は、光受信レベルが大きいとジッタが小さく、光受信レ
ベルが小さくなるに従いジッタが増加し、光信号が無い
場合は雑音出力となりジッタ無限大に相当する。また、
光送信回路及び光受信回路によりこのデータにはパルス
幅歪みが生じる。
【０００３】このようなデータ信号からデータに同期し
たクロック信号を発生させる関連の位相周波数同期回路
の構成を図１に示す。位相比較器１０は、入力データと
クロック信号の位相差に応じた波高値またはパルス幅の
電圧を出力する。周波数比較器２０は、入力データの伝
送速度を基準としたクロック信号の周波数の大小を出力
し、入力データとクロック信号が同期して所定位相差以
内になると周波数の大小を出力しない。位相比較器１０
の出力と周波数比較器２０の出力を重ね合わせ器８０を
介してループフィルタ４０に入力する。ＶＣＯ（電圧制
御発振器以下ＶＣＯと言う）５０はループフィルタ４０
の出力に基づき発振周波数を可変してクロック信号を出
力し、入力データとクロック信号の同期を行う。本構成
の位相周波数同期回路としては、例えば1992 IEEE Inte
rnational Solid-State CircuitsConference p.162「T
P10.3:A 8Gb/s Si Bipolar Phase and Frequency Detec
tor IC for Clock Extraction」や、特開平６−２１６
７６６号公報に記載されている。
たクロック信号を発生させる関連の位相周波数同期回路
の構成を図１に示す。位相比較器１０は、入力データと
クロック信号の位相差に応じた波高値またはパルス幅の
電圧を出力する。周波数比較器２０は、入力データの伝
送速度を基準としたクロック信号の周波数の大小を出力
し、入力データとクロック信号が同期して所定位相差以
内になると周波数の大小を出力しない。位相比較器１０
の出力と周波数比較器２０の出力を重ね合わせ器８０を
介してループフィルタ４０に入力する。ＶＣＯ（電圧制
御発振器以下ＶＣＯと言う）５０はループフィルタ４０
の出力に基づき発振周波数を可変してクロック信号を出
力し、入力データとクロック信号の同期を行う。本構成
の位相周波数同期回路としては、例えば1992 IEEE Inte
rnational Solid-State CircuitsConference p.162「T
P10.3:A 8Gb/s Si Bipolar Phase and Frequency Detec
tor IC for Clock Extraction」や、特開平６−２１６
７６６号公報に記載されている。
【０００４】また、ディスクを使用したファイル装置で
は、ディスクの回転むら等の原因でデータ速度の１％程
度のゆれが存在し、光受信回路からのデータ信号からみ
てファイル装置からのデータ信号はジッタおよびパルス
幅歪みが小さい。このようなデータ信号からデータに同
期したクロック信号を発生させる関連の位相周波数同期
回路の構成を図２に示す。第１位相比較器１０−１は、
入力データとクロック信号の位相差に応じたパルス幅の
電圧を出力する。周波数比較器２０は、入力データとク
ロック信号との比較を行い、データに規定されたマーク
長の制限を外れる状態を検出することでクロックの周波
数がデータの周波数に対して高いか低いかを判別し出力
する。
は、ディスクの回転むら等の原因でデータ速度の１％程
度のゆれが存在し、光受信回路からのデータ信号からみ
てファイル装置からのデータ信号はジッタおよびパルス
幅歪みが小さい。このようなデータ信号からデータに同
期したクロック信号を発生させる関連の位相周波数同期
回路の構成を図２に示す。第１位相比較器１０−１は、
入力データとクロック信号の位相差に応じたパルス幅の
電圧を出力する。周波数比較器２０は、入力データとク
ロック信号との比較を行い、データに規定されたマーク
長の制限を外れる状態を検出することでクロックの周波
数がデータの周波数に対して高いか低いかを判別し出力
する。
【０００５】第２位相比較器１０−２は、入力とクロッ
ク信号の位相差を全て位相進みまたは位相遅れとして、
入力とクロック信号の位相差に応じたパルス幅の電圧を
出力する。第２位相比較器１０−２は、入力データとク
ロック信号と周波数比較器２０出力を入力として、周波
数比較器２０出力に応じて入力データとクロック信号の
位相差が進みあるいは遅れのどちらかの位相差を出力す
る。同期判定器は、入力データとクロック信号との比較
を行い、データに規定されたマーク長の制限を外れる状
態を検出することで、同期か非同期かを判定する。スイ
ッチ１は第１位相比較器出力と第１ループフィルタ４０
−１の間にあり同期判定器出力の同期信号に閉じて非同
期信号により開く。スイッチ１は第２位相比較器出力と
第２ループフィルタ４０−２の間にあり同期判定器出力
の非同期信号に閉じて同期信号により開く。第１ループ
フィルタ４０−１と第２ループフィルタ４０−２を加算
器を介してＶＣＯ５０に入力する。ＶＣＯ５０は加算器
出力に基づき発振周波数を可変してクロック信号を出力
し、入力データとクロック信号の同期を行う。本構成の
位相周波数同期回路としては、特開平９−２８４２６９
号公報に記載されている。
ク信号の位相差を全て位相進みまたは位相遅れとして、
入力とクロック信号の位相差に応じたパルス幅の電圧を
出力する。第２位相比較器１０−２は、入力データとク
ロック信号と周波数比較器２０出力を入力として、周波
数比較器２０出力に応じて入力データとクロック信号の
位相差が進みあるいは遅れのどちらかの位相差を出力す
る。同期判定器は、入力データとクロック信号との比較
を行い、データに規定されたマーク長の制限を外れる状
態を検出することで、同期か非同期かを判定する。スイ
ッチ１は第１位相比較器出力と第１ループフィルタ４０
−１の間にあり同期判定器出力の同期信号に閉じて非同
期信号により開く。スイッチ１は第２位相比較器出力と
第２ループフィルタ４０−２の間にあり同期判定器出力
の非同期信号に閉じて同期信号により開く。第１ループ
フィルタ４０−１と第２ループフィルタ４０−２を加算
器を介してＶＣＯ５０に入力する。ＶＣＯ５０は加算器
出力に基づき発振周波数を可変してクロック信号を出力
し、入力データとクロック信号の同期を行う。本構成の
位相周波数同期回路としては、特開平９−２８４２６９
号公報に記載されている。
【０００６】
【発明が解決しようとする課題】図１の位相周波数同期
回路において、ループフィルタ定数は同期状態である位
相比較器１０とループフィルタ４０とＶＣＯ５０からな
るループ特性により決定する。非同期状態では周波数比
較器２０とループフィルタ４０とＶＣＯ５０からなるル
ープであるが、非同期状態に対応したループフィルタ定
数に選べないため、非同期状態から同期するまでの時間
は長くなる問題がある。
回路において、ループフィルタ定数は同期状態である位
相比較器１０とループフィルタ４０とＶＣＯ５０からな
るループ特性により決定する。非同期状態では周波数比
較器２０とループフィルタ４０とＶＣＯ５０からなるル
ープであるが、非同期状態に対応したループフィルタ定
数に選べないため、非同期状態から同期するまでの時間
は長くなる問題がある。
【０００７】図２の位相周波数同期回路において、スイ
ッチ１が開いてスイッチ２が閉じている非同期状態から
データとクロックの周波数が近づき同期判定回路３０が
同期判定信号を出力する状態を考える。同期判定信号を
出力する時は、第１ループフィルタ出力と第２ループフ
ィルタ出力を加算した加算器出力がＶＣＯ５０の発振周
波数からみて所定の値に近づいた状態であって、第１位
相比較器出力と第１ループフィルタ出力に電圧レベルの
差があることが想定される。スイッチ１が閉じてスイッ
チ２が開いた時、第１位相比較器１０−１の出力と第１
ループフィルタ４０−１の出力の電圧レベルの差により
加算器９０の出力に急激な変化が起こり、位相周波数同
期回路が不安定となる可能性がある。従って、図２の位
相周波数同期回路は、２つのループフィルタを備えて周
波数の引き込み特性と位相の引き込み特性を個別に設定
できるが、周波数引き込みモードから位相引き込みモー
ド切り替え時に位相周波数同期回路が不安定となる問題
がある。
ッチ１が開いてスイッチ２が閉じている非同期状態から
データとクロックの周波数が近づき同期判定回路３０が
同期判定信号を出力する状態を考える。同期判定信号を
出力する時は、第１ループフィルタ出力と第２ループフ
ィルタ出力を加算した加算器出力がＶＣＯ５０の発振周
波数からみて所定の値に近づいた状態であって、第１位
相比較器出力と第１ループフィルタ出力に電圧レベルの
差があることが想定される。スイッチ１が閉じてスイッ
チ２が開いた時、第１位相比較器１０−１の出力と第１
ループフィルタ４０−１の出力の電圧レベルの差により
加算器９０の出力に急激な変化が起こり、位相周波数同
期回路が不安定となる可能性がある。従って、図２の位
相周波数同期回路は、２つのループフィルタを備えて周
波数の引き込み特性と位相の引き込み特性を個別に設定
できるが、周波数引き込みモードから位相引き込みモー
ド切り替え時に位相周波数同期回路が不安定となる問題
がある。
【０００８】また、図１で、微弱な光信号を等価増幅し
２値化した大きいジッタのあるデータを、位相周波数同
期回路に入力した場合を考える。図１の位相周波数同期
回路で位相同期が取れている状態においても、入力ジッ
タが瞬間的に所定の位相差を超えて周波数比較器１０が
動作し、クロックジッタが瞬間的に増大する問題があ
る。図２の位相周波数同期回路では、入力ジッタが瞬間
的に所定の位相差を超えると同期判定器３０が非同期と
誤判定し位相同期モードから周波数同期モードに切り替
わりクロック信号のジッタが増加する問題がある。光受
信回路にクロック信号のジッタが増加する特性の位相周
波数同期回路を用いると急激な誤り率増大を起こす問題
がある。また、一般に、入力データがＮＲＺ符号でパル
ス幅歪みがある場合、入力データの立ち上がりと立ち下
がりの両エッジを基準としたクロック信号の位相差に応
じた波高値またはパルス幅の電圧を出力する位相比較器
は、異なる２値の波高値またはパルス幅の電圧をランダ
ムな周期で出力する問題がある。位相比較器とフィルタ
とＶＣＯからなる位相比較モードのループ構成では、位
相比較器が異なる２値の波高値またはパルス幅の電圧を
ランダムな周期で出力すると、ループ帯域内の位相比較
器出力のランダム成分がクロックジッタの増加を引き起
こす。周波数比較器とフィルタとＶＣＯからなるループ
構成では、位相比較器が異なる２値の波高値またはパル
ス幅の電圧をランダムな周期で出力すると、周波数比較
判定の間隔が入力データ幅の整数倍とならず周波数比較
判定の精度が低下する。位相同期モードで引き込める周
波数まで周波数同期モードで引き込めないと、位相周波
数同期回路は誤同期する問題がある。
２値化した大きいジッタのあるデータを、位相周波数同
期回路に入力した場合を考える。図１の位相周波数同期
回路で位相同期が取れている状態においても、入力ジッ
タが瞬間的に所定の位相差を超えて周波数比較器１０が
動作し、クロックジッタが瞬間的に増大する問題があ
る。図２の位相周波数同期回路では、入力ジッタが瞬間
的に所定の位相差を超えると同期判定器３０が非同期と
誤判定し位相同期モードから周波数同期モードに切り替
わりクロック信号のジッタが増加する問題がある。光受
信回路にクロック信号のジッタが増加する特性の位相周
波数同期回路を用いると急激な誤り率増大を起こす問題
がある。また、一般に、入力データがＮＲＺ符号でパル
ス幅歪みがある場合、入力データの立ち上がりと立ち下
がりの両エッジを基準としたクロック信号の位相差に応
じた波高値またはパルス幅の電圧を出力する位相比較器
は、異なる２値の波高値またはパルス幅の電圧をランダ
ムな周期で出力する問題がある。位相比較器とフィルタ
とＶＣＯからなる位相比較モードのループ構成では、位
相比較器が異なる２値の波高値またはパルス幅の電圧を
ランダムな周期で出力すると、ループ帯域内の位相比較
器出力のランダム成分がクロックジッタの増加を引き起
こす。周波数比較器とフィルタとＶＣＯからなるループ
構成では、位相比較器が異なる２値の波高値またはパル
ス幅の電圧をランダムな周期で出力すると、周波数比較
判定の間隔が入力データ幅の整数倍とならず周波数比較
判定の精度が低下する。位相同期モードで引き込める周
波数まで周波数同期モードで引き込めないと、位相周波
数同期回路は誤同期する問題がある。
【０００９】以上、本発明の目的は、同期状態は位相比
較器とフィルタとＶＣＯからなる位相同期ループ構成と
し、非同期状態同期では周波数比較器とフィルタとＶＣ
Ｏからなる周波数同期ループ構成として、周波数同期ル
ープから位相同期ループに切り替える時に位相周波数同
期回路を不安定動作させずに非同期状態から同期するま
での時間を短くする位相周波数同期回路を提供すること
である。
較器とフィルタとＶＣＯからなる位相同期ループ構成と
し、非同期状態同期では周波数比較器とフィルタとＶＣ
Ｏからなる周波数同期ループ構成として、周波数同期ル
ープから位相同期ループに切り替える時に位相周波数同
期回路を不安定動作させずに非同期状態から同期するま
での時間を短くする位相周波数同期回路を提供すること
である。
【００１０】本発明の他の目的は、位相周波数同期回路
の位相比較モードで同期動作できるが瞬間的に所定の位
相差を超えるジッタが入力データにある場合に、同期判
定器出力が同期していると判定して入力ジッタが増大し
て瞬間的に周波数比較器が動作してもループフィルタに
周波数比較器出力が伝達されず位相比較モードで同期動
作を行いクロックジッタが瞬間的に増大しない位相周波
数同期回路を提供することである。
の位相比較モードで同期動作できるが瞬間的に所定の位
相差を超えるジッタが入力データにある場合に、同期判
定器出力が同期していると判定して入力ジッタが増大し
て瞬間的に周波数比較器が動作してもループフィルタに
周波数比較器出力が伝達されず位相比較モードで同期動
作を行いクロックジッタが瞬間的に増大しない位相周波
数同期回路を提供することである。
【００１１】本発明の他の目的は、入力データがＮＲＺ
符号でパルス幅歪みがある場合、ＮＲＺ符号のランダム
成分によるジッタ増加を防止でき、また、ＮＲＺ符号で
パルス幅歪みがある場合では、周波数比較間隔が入力デ
ータの整数倍となり、周波数比較器の周波数比較精度低
下を防止できる位相周波数同期回路を提供することであ
る。
符号でパルス幅歪みがある場合、ＮＲＺ符号のランダム
成分によるジッタ増加を防止でき、また、ＮＲＺ符号で
パルス幅歪みがある場合では、周波数比較間隔が入力デ
ータの整数倍となり、周波数比較器の周波数比較精度低
下を防止できる位相周波数同期回路を提供することであ
る。
【００１２】
【課題を解決するための手段】上記課題を解決するため
に、入力データとクロック信号とを入力とし入力データ
を基準としたクロック信号の位相差に応じた波高値また
はパルス幅の電圧を出力する位相比較器と、入力データ
とクロック信号とを入力とし入力データの伝送速度を基
準としたクロック信号の周波数の大小を出力する周波数
比較器と、入力データとクロック信号とを入力として位
相及び周波数の同期判定を行う同期判定器と、位相比較
器出力を入力とし同期判定器が同期と判定した場合に閉
じて非同期と判定した場合に開くスイッチ１と、周波数
比較器出力を入力とし同期判定器が同期と判定した場合
に開いて非同期と判定した場合に閉じるスイッチ２と、
スイッチ１出力とスイッチ２出力を入力とするループフ
ィルタと、ループフィルタ出力に基づき周波数を可変し
てクロック信号を出力するＶＣＯとを設けたことを特徴
とする。
に、入力データとクロック信号とを入力とし入力データ
を基準としたクロック信号の位相差に応じた波高値また
はパルス幅の電圧を出力する位相比較器と、入力データ
とクロック信号とを入力とし入力データの伝送速度を基
準としたクロック信号の周波数の大小を出力する周波数
比較器と、入力データとクロック信号とを入力として位
相及び周波数の同期判定を行う同期判定器と、位相比較
器出力を入力とし同期判定器が同期と判定した場合に閉
じて非同期と判定した場合に開くスイッチ１と、周波数
比較器出力を入力とし同期判定器が同期と判定した場合
に開いて非同期と判定した場合に閉じるスイッチ２と、
スイッチ１出力とスイッチ２出力を入力とするループフ
ィルタと、ループフィルタ出力に基づき周波数を可変し
てクロック信号を出力するＶＣＯとを設けたことを特徴
とする。
【００１３】
【発明の実施の形態】以下、発明の実施の形態を図を用
いて説明する。図３は、本発明による位相周波数同期回
路の一実施例ある。本発明の位相周波数同期回路は、入
力データとクロック信号とを入力とし入力データを基準
としたクロック信号の位相差に応じた波高値またはパル
ス幅の電圧を出力する位相比較器１０と、入力データと
クロック信号とを入力とし入力データの伝送速度を基準
としたクロック信号の周波数の大小を出力する周波数比
較器２０と、入力データとクロック信号とを入力として
位相及び周波数の同期判定を行う同期判定器３０と、位
相比較器１０の出力を入力とし同期判定器３０が同期と
判定した場合に閉じて非同期と判定した場合に開くスイ
ッチ１と、周波数比較器２０の出力を入力とし同期判定
器３０が同期と判定した場合に開いて非同期と判定した
場合に閉じるスイッチ２と、スイッチ１出力とスイッチ
２出力を入力とするループフィルタ４０と、ループフィ
ルタ４０の出力に基づき周波数を可変してクロック信号
を出力するＶＣＯ５０で構成されている。
いて説明する。図３は、本発明による位相周波数同期回
路の一実施例ある。本発明の位相周波数同期回路は、入
力データとクロック信号とを入力とし入力データを基準
としたクロック信号の位相差に応じた波高値またはパル
ス幅の電圧を出力する位相比較器１０と、入力データと
クロック信号とを入力とし入力データの伝送速度を基準
としたクロック信号の周波数の大小を出力する周波数比
較器２０と、入力データとクロック信号とを入力として
位相及び周波数の同期判定を行う同期判定器３０と、位
相比較器１０の出力を入力とし同期判定器３０が同期と
判定した場合に閉じて非同期と判定した場合に開くスイ
ッチ１と、周波数比較器２０の出力を入力とし同期判定
器３０が同期と判定した場合に開いて非同期と判定した
場合に閉じるスイッチ２と、スイッチ１出力とスイッチ
２出力を入力とするループフィルタ４０と、ループフィ
ルタ４０の出力に基づき周波数を可変してクロック信号
を出力するＶＣＯ５０で構成されている。
【００１４】同期判定器３０は、入力データとＶＣＯ出
力であるクロック信号とが同期か非同期か判定する。同
期と判定するとＳＷ1を閉じてＳＷ２を開け、位相比較
器１０、抵抗Ｒ１とコンデンサＣ１で構成したループフ
ィルタ、ＶＣＯ５０でループを構成する。非同期と判定
するとＳＷ1を開けてＳＷ２を閉じ、周波数比較器２
０、抵抗Ｒ２とコンデンサＣ１で構成したループフィル
タ、ＶＣＯ５０でループを構成する。入力ジッタが増大
して周波数比較器２０が動作しても同期判定器３０が同
期と判定すると周波数比較器２０がループ外となり、ク
ロックジッタの増加を防止する。非同期状態では、不安
定動作する位相比較器１０がループ外となるので誤同期
しない。また、同期状態のフィルタ特性を維持したまま
で非同期状態に対応したループフィルタ特性を抵抗Ｒ２
にて実現できるので、非同期状態から同期するまでの時
間を短くした最適特性が実現できる。
力であるクロック信号とが同期か非同期か判定する。同
期と判定するとＳＷ1を閉じてＳＷ２を開け、位相比較
器１０、抵抗Ｒ１とコンデンサＣ１で構成したループフ
ィルタ、ＶＣＯ５０でループを構成する。非同期と判定
するとＳＷ1を開けてＳＷ２を閉じ、周波数比較器２
０、抵抗Ｒ２とコンデンサＣ１で構成したループフィル
タ、ＶＣＯ５０でループを構成する。入力ジッタが増大
して周波数比較器２０が動作しても同期判定器３０が同
期と判定すると周波数比較器２０がループ外となり、ク
ロックジッタの増加を防止する。非同期状態では、不安
定動作する位相比較器１０がループ外となるので誤同期
しない。また、同期状態のフィルタ特性を維持したまま
で非同期状態に対応したループフィルタ特性を抵抗Ｒ２
にて実現できるので、非同期状態から同期するまでの時
間を短くした最適特性が実現できる。
【００１５】図４は、本発明を用いた同期判定器の実施
例を示すものである。本発明による同期判定器３０は、
クロック信号の位相を９０°シフトする９０°移相器３
１と、入力データと９０°移相器３１の出力を入力とし
入力データを基準としたクロック信号の位相差がー９０
°〜＋９０°の時ハイレベルを出力し、クロック信号の
位相差がー１８０°〜−９０°またはが＋９０°〜＋１
８０°の時ローレベルを出力する第２の位相比較器３２
と、第２の位相比較器３２の出力を入力とし所定の帯域
の低域通過フィルタ３３と、低域通過フィルタ３３の出
力を入力とし第２の位相比較器３２の出力のハイレベル
とローレベルの中点からハイレベルの間に閾値を設定し
たヒステリシス付比較器３５で構成されている。
例を示すものである。本発明による同期判定器３０は、
クロック信号の位相を９０°シフトする９０°移相器３
１と、入力データと９０°移相器３１の出力を入力とし
入力データを基準としたクロック信号の位相差がー９０
°〜＋９０°の時ハイレベルを出力し、クロック信号の
位相差がー１８０°〜−９０°またはが＋９０°〜＋１
８０°の時ローレベルを出力する第２の位相比較器３２
と、第２の位相比較器３２の出力を入力とし所定の帯域
の低域通過フィルタ３３と、低域通過フィルタ３３の出
力を入力とし第２の位相比較器３２の出力のハイレベル
とローレベルの中点からハイレベルの間に閾値を設定し
たヒステリシス付比較器３５で構成されている。
【００１６】次に本発明による同期判定器３０の詳細な
動作を説明する。第２の位相比較器３２は、入力データ
と９０°位相のずれたクロック信号である移相器３１出
力の位相差に応じた波高値の電圧を出力し入力データと
クロック信号の位相差が０の時、最大値（又は最小値、
以下最大値の場合を記す)を出力する。一方、入力デー
タとクロック信号に位相差が生じた場合、第２位相比較
器３２出力は、入力データ伝送速度とクロック信号周波
数の位相差に応じた位相のビート信号となる。
動作を説明する。第２の位相比較器３２は、入力データ
と９０°位相のずれたクロック信号である移相器３１出
力の位相差に応じた波高値の電圧を出力し入力データと
クロック信号の位相差が０の時、最大値（又は最小値、
以下最大値の場合を記す)を出力する。一方、入力デー
タとクロック信号に位相差が生じた場合、第２位相比較
器３２出力は、入力データ伝送速度とクロック信号周波
数の位相差に応じた位相のビート信号となる。
【００１７】第２の位相比較器３２出力は低域通過フィ
ルタ３３を介してヒステリシス付き比較器３５に入力す
る。ヒステリシス付き比較器３５の閾値は、第２の位相
比較器３２出力のローレベルを０基準としてハイレベル
を１とすると０．７５のレベル近傍に設定する。低域通
過フィルタ３３の帯域以上のビート信号となる程、入力
データとクロック信号の位相差が大きい場合は、低域通
過フィルタ３３出力は０．５のレベル近傍となり、ヒス
テリシス付き比較器３５出力は、非同期判定を出力す
る。入力データとクロック信号の周波数が一致している
場合は、第２の位相比較器３２は最大値近傍の電圧とな
り、低域通過フィルタ３３出力は１のレベル近傍とな
り、ヒステリシス付き比較器３５出力は同期判定を出力
する。
ルタ３３を介してヒステリシス付き比較器３５に入力す
る。ヒステリシス付き比較器３５の閾値は、第２の位相
比較器３２出力のローレベルを０基準としてハイレベル
を１とすると０．７５のレベル近傍に設定する。低域通
過フィルタ３３の帯域以上のビート信号となる程、入力
データとクロック信号の位相差が大きい場合は、低域通
過フィルタ３３出力は０．５のレベル近傍となり、ヒス
テリシス付き比較器３５出力は、非同期判定を出力す
る。入力データとクロック信号の周波数が一致している
場合は、第２の位相比較器３２は最大値近傍の電圧とな
り、低域通過フィルタ３３出力は１のレベル近傍とな
り、ヒステリシス付き比較器３５出力は同期判定を出力
する。
【００１８】低域通過フィルタ３３を用いれば、ジッタ
の大きい入力データの場合に第２の位相比較器３２で出
力する瞬間的な非同期信号を抑圧するので、入力データ
のジッタ増加でも正しく同期判定を行うことができる。
の大きい入力データの場合に第２の位相比較器３２で出
力する瞬間的な非同期信号を抑圧するので、入力データ
のジッタ増加でも正しく同期判定を行うことができる。
【００１９】ヒステリシス付き比較器３５は、非同期状
態から同期状態へ遷移する過程で低域通過フィルタ３３
の不安定な変動で同期判定出力がばたつくのを防止す
る。
態から同期状態へ遷移する過程で低域通過フィルタ３３
の不安定な変動で同期判定出力がばたつくのを防止す
る。
【００２０】この時、同期判定器３０は、同期状態の位
相比較器１０とフィルタ４０とＶＣＯ５０からなるルー
プ構成のジッタを伝達するジッタトランスファ帯域をｆ
ｔｃとすると、入力データの伝送速度とクロック信号周
波数の周波数差がｆｔｃのπ倍以下で同期と判断するも
のである。位相比較器１０とフィルタ４０とＶＣＯ５０
からなる位相引き込みループは、入力データとクロック
信号の位相差を小さくする制御を通して、入力データの
伝送速度とクロック信号周波数の周波数差を小さくする
制御を行う。クロック信号周波数の周波数ずれ量をｆ
（ｔ）とし、初期値をΔｆとすると、位相引き込みルー
プのｆ（ｔ）は数（１）で表せる。
相比較器１０とフィルタ４０とＶＣＯ５０からなるルー
プ構成のジッタを伝達するジッタトランスファ帯域をｆ
ｔｃとすると、入力データの伝送速度とクロック信号周
波数の周波数差がｆｔｃのπ倍以下で同期と判断するも
のである。位相比較器１０とフィルタ４０とＶＣＯ５０
からなる位相引き込みループは、入力データとクロック
信号の位相差を小さくする制御を通して、入力データの
伝送速度とクロック信号周波数の周波数差を小さくする
制御を行う。クロック信号周波数の周波数ずれ量をｆ
（ｔ）とし、初期値をΔｆとすると、位相引き込みルー
プのｆ（ｔ）は数（１）で表せる。
【００２１】
【数１】
【００２２】数（１）のｔ＝０→∞での位相シフトをΔ
θとすると、Δθは数（２）で表せる。
θとすると、Δθは数（２）で表せる。
【００２３】
【数２】
【００２４】Δθが数πとなると位相比較器出力が進み
及び遅れを数回発生させ、位相引き込みループは不安定
となると考え、Δθ＝πが位相引き込みループの安定ポ
イントとする。
及び遅れを数回発生させ、位相引き込みループは不安定
となると考え、Δθ＝πが位相引き込みループの安定ポ
イントとする。
【００２５】これより、Δｆ＝π＊ｆｔｃとなり、入力
データ伝送速度とクロック信号周波数の周波数差がｆｔ
ｃのπ倍以下で位相引き込みループは安定動作する。非
同期状態から同期する過程で、入力データ伝送速度とク
ロック信号周波数の周波数差がｆｔｃのπ倍以下で同期
判定回路３０が同期信号を出力することにより、位相引
き込みループは安定動作で周波数引き込みを行い誤同期
を防止できる。
データ伝送速度とクロック信号周波数の周波数差がｆｔ
ｃのπ倍以下で位相引き込みループは安定動作する。非
同期状態から同期する過程で、入力データ伝送速度とク
ロック信号周波数の周波数差がｆｔｃのπ倍以下で同期
判定回路３０が同期信号を出力することにより、位相引
き込みループは安定動作で周波数引き込みを行い誤同期
を防止できる。
【００２６】図５は、本発明を用いた具体的な構成例を
示すもので、図に示す周波数比較器２０と同期判定器３
０の具体的な構成例は図６に示す。なお、ＶＣＯ５１
は、クロック信号と９０°位相シフトしたクロック信号
をそれぞれ差動で出力する構成のものである。
示すもので、図に示す周波数比較器２０と同期判定器３
０の具体的な構成例は図６に示す。なお、ＶＣＯ５１
は、クロック信号と９０°位相シフトしたクロック信号
をそれぞれ差動で出力する構成のものである。
【００２７】図５のスイッチ付位相比較器１１は、入力
データとクロック信号の位相差に応じたパルス幅の電圧
をＮＡＮＤ１が出力し、ＮＡＮＤ１の出力がある時のみ
固定パルスをＮＡＮＤ２が出力する。バイポーラトラン
ジスタＴ１００からＴ１０３で構成する回路はＮＡＮＤ
１及びＮＡＮＤ２の電圧信号を電流信号に変換する。入
力データとクロック信号の位相差が無い場合は、スイッ
チ付位相比較器１１の平均電流出力が０となる様ＮＡＮ
Ｄ２の固定パルス幅を設定している。ＭＯＳトランジス
タＭ１及びＭ２は、同期状態では同期判定器３０正相出
力がハイレベルとなってスイッチ付位相位相比較器１１
を動作させ、非同期状態では同期判定器３０正相出力が
ローレベルとなってスイッチ付位相位相比較器１１の出
力を停止する。スイッチ付位相位相比較器１１出力をル
ープフィルタ４０のＲ１に接続し、スイッチＳＷ２を介
して周波数比較器２０出力をループフィルタ４０のＲ２
に接続する。本構成により、同期時はスイッチ付位相位
相比較器１１と、Ｒ１とＣ１で構成したループフィルタ
４０と、ＶＣＯ５１からなるループ構成となり、非同期
時は周波数比較器２０と、Ｒ２とＣ１で構成したループ
フィルタ４０と、ＶＣＯ５１からなるループ構成とな
る。ＶＣＯ５１の平均した発振周波数は、Ｃ１の電位で
制御しており、ループ切り替え前後におけるＶＣＯ５１
の平均した発振周波数変化はない。また、Ｒ２は同期時
のループに含まないことにより非同期のループ特性だけ
で最適化できるため、非同期状態から同期するまでの時
間を短くすることができる。また、スイッチ付位相位相
比較器１１が誤動作するほど周波数がずれている非同期
状態の場合でも、スイッチ付位相位相比較器１１をルー
プに含まないため誤同期を防止できる。
データとクロック信号の位相差に応じたパルス幅の電圧
をＮＡＮＤ１が出力し、ＮＡＮＤ１の出力がある時のみ
固定パルスをＮＡＮＤ２が出力する。バイポーラトラン
ジスタＴ１００からＴ１０３で構成する回路はＮＡＮＤ
１及びＮＡＮＤ２の電圧信号を電流信号に変換する。入
力データとクロック信号の位相差が無い場合は、スイッ
チ付位相比較器１１の平均電流出力が０となる様ＮＡＮ
Ｄ２の固定パルス幅を設定している。ＭＯＳトランジス
タＭ１及びＭ２は、同期状態では同期判定器３０正相出
力がハイレベルとなってスイッチ付位相位相比較器１１
を動作させ、非同期状態では同期判定器３０正相出力が
ローレベルとなってスイッチ付位相位相比較器１１の出
力を停止する。スイッチ付位相位相比較器１１出力をル
ープフィルタ４０のＲ１に接続し、スイッチＳＷ２を介
して周波数比較器２０出力をループフィルタ４０のＲ２
に接続する。本構成により、同期時はスイッチ付位相位
相比較器１１と、Ｒ１とＣ１で構成したループフィルタ
４０と、ＶＣＯ５１からなるループ構成となり、非同期
時は周波数比較器２０と、Ｒ２とＣ１で構成したループ
フィルタ４０と、ＶＣＯ５１からなるループ構成とな
る。ＶＣＯ５１の平均した発振周波数は、Ｃ１の電位で
制御しており、ループ切り替え前後におけるＶＣＯ５１
の平均した発振周波数変化はない。また、Ｒ２は同期時
のループに含まないことにより非同期のループ特性だけ
で最適化できるため、非同期状態から同期するまでの時
間を短くすることができる。また、スイッチ付位相位相
比較器１１が誤動作するほど周波数がずれている非同期
状態の場合でも、スイッチ付位相位相比較器１１をルー
プに含まないため誤同期を防止できる。
【００２８】図６は、図５に示す周波数比較器２０と同
期判定器３０の具体的な構成例を示し、周波数比較器２
０と同期判定器３０に用いた第２位相比較器３２を共通
化した例である。クロック信号は２値のデジタル信号と
し、周波数比較器２０と同期判定器３０はアナログでな
くデジタルで動作する場合を説明する。
期判定器３０の具体的な構成例を示し、周波数比較器２
０と同期判定器３０に用いた第２位相比較器３２を共通
化した例である。クロック信号は２値のデジタル信号と
し、周波数比較器２０と同期判定器３０はアナログでな
くデジタルで動作する場合を説明する。
【００２９】周波数比較器２０は、位相比較器２１と第
２の位相比較器３２とロジック回路２２からなる。位相
比較器２１および第２の位相比較器３２は、クロックＴ
の立ち上がりエッジでデータＤのレベルを保持するフリ
ップフロップ回路である。位相比較器２１は、入力デー
タをフリップフロップ回路のクロックＴへ接続しクロッ
ク信号をフリップフロップ回路のデータＤへ接続して、
入力データとクロック信号の位相差０のタイミングを図
７ａに示す状態とする。
２の位相比較器３２とロジック回路２２からなる。位相
比較器２１および第２の位相比較器３２は、クロックＴ
の立ち上がりエッジでデータＤのレベルを保持するフリ
ップフロップ回路である。位相比較器２１は、入力デー
タをフリップフロップ回路のクロックＴへ接続しクロッ
ク信号をフリップフロップ回路のデータＤへ接続して、
入力データとクロック信号の位相差０のタイミングを図
７ａに示す状態とする。
【００３０】これより、位相比較器２１は、入力データ
の立ち上がりエッジを基準としてクロック信号の位相が
−π〜０と進んでいる場合にローレベルを出力しクロッ
ク信号の位相が０〜＋πと遅れている場合はハイレベル
を出力する。第２の位相比較器３２は、入力データをフ
リップフロップ回路のクロックＴへ接続し９０°クロッ
ク信号をフリップフロップ回路のデータＤへ接続するの
で、入力データの立ち上がりエッジ基準としてクロック
信号の位相が−０．５π〜＋０．５πと位相差が小さい
場合はハイレベルを出力し、クロック信号の位相が−π
〜−０．５π又は＋０．５π〜＋πと位相差が大きい場
合はローレベルを出力する。
の立ち上がりエッジを基準としてクロック信号の位相が
−π〜０と進んでいる場合にローレベルを出力しクロッ
ク信号の位相が０〜＋πと遅れている場合はハイレベル
を出力する。第２の位相比較器３２は、入力データをフ
リップフロップ回路のクロックＴへ接続し９０°クロッ
ク信号をフリップフロップ回路のデータＤへ接続するの
で、入力データの立ち上がりエッジ基準としてクロック
信号の位相が−０．５π〜＋０．５πと位相差が小さい
場合はハイレベルを出力し、クロック信号の位相が−π
〜−０．５π又は＋０．５π〜＋πと位相差が大きい場
合はローレベルを出力する。
【００３１】入力データ信号に対してクロック信号の周
波数が低い場合のタイミングチャートを図７ｃに示す。
ロジック回路内Ｔ２１：エミッタは図７ｃの第２位相比
較器出力ＱのＶ点を取り込み、ロジック回路内Ｔ２３：
エミッタは図７ｃの第２の位相比較器出力ＱのＶＶ点を
取り込む。周波数比較器２０出力は、周波数判定ができ
ない状態では出力振幅の中点レベルを出力し、クロック
周波数が低いと判定できたポイントでローレベルを出力
している。なお、クロック周波数が高いと判定できたポ
イントではハイレベルを出力する。
波数が低い場合のタイミングチャートを図７ｃに示す。
ロジック回路内Ｔ２１：エミッタは図７ｃの第２位相比
較器出力ＱのＶ点を取り込み、ロジック回路内Ｔ２３：
エミッタは図７ｃの第２の位相比較器出力ＱのＶＶ点を
取り込む。周波数比較器２０出力は、周波数判定ができ
ない状態では出力振幅の中点レベルを出力し、クロック
周波数が低いと判定できたポイントでローレベルを出力
している。なお、クロック周波数が高いと判定できたポ
イントではハイレベルを出力する。
【００３２】同期判定器３０は、第２の位相比較器３２
と低周波数帯域増幅器３４とヒステリシス付比較器３５
からなる。図７ｃに示すタイミングチャートの第２の位
相比較器３２出力は、入力データ信号とクロック信号の
周波数差に応じたパルスがする。低周波数帯域増幅器３
４が狭帯域であると実線で示す波形となり、ヒステリシ
ス付比較器３５の閾値を一点鎖線に示すように設定する
とタイミングチャート上の期間でヒステリシス付比較器
３５出力は常時ローレベルとなり、非同期状態を示す。
低周波数帯域増幅器３４が広帯域であると点線で示す波
形となり、ヒステリシス付比較器３５の閾値以上となる
ポイントが生じ、ヒステリシス付比較器３５出力は間欠
的に同期状態を示すハイレベルを出力する。低周波数帯
域増幅器３４は、入力データ信号とクロック信号の周波
数差が大きい状態で同期判定器３０が間欠的に同期信号
を出力する事を防止する機能がある。低周波数帯域増幅
器３４は、ジッタの大きい入力データの場合に第２位相
比較器３２で発生する瞬間的な非同期信号を抑圧する効
果もある。
と低周波数帯域増幅器３４とヒステリシス付比較器３５
からなる。図７ｃに示すタイミングチャートの第２の位
相比較器３２出力は、入力データ信号とクロック信号の
周波数差に応じたパルスがする。低周波数帯域増幅器３
４が狭帯域であると実線で示す波形となり、ヒステリシ
ス付比較器３５の閾値を一点鎖線に示すように設定する
とタイミングチャート上の期間でヒステリシス付比較器
３５出力は常時ローレベルとなり、非同期状態を示す。
低周波数帯域増幅器３４が広帯域であると点線で示す波
形となり、ヒステリシス付比較器３５の閾値以上となる
ポイントが生じ、ヒステリシス付比較器３５出力は間欠
的に同期状態を示すハイレベルを出力する。低周波数帯
域増幅器３４は、入力データ信号とクロック信号の周波
数差が大きい状態で同期判定器３０が間欠的に同期信号
を出力する事を防止する機能がある。低周波数帯域増幅
器３４は、ジッタの大きい入力データの場合に第２位相
比較器３２で発生する瞬間的な非同期信号を抑圧する効
果もある。
【００３３】図７ｃは、入力データが１０繰り返しの時
であるが、入力データがランダムパターンになると誤検
出するパターンが存在し、平均的に周波数判定を行う必
要があり、その動作をループフィルタのＲ２とＣ１が行
う。入力データがランダムパターンの場合にこの回路を
実験評価すると、入力データ伝送速度を基準としてクロ
ック信号周波数が−８５〜＋１１５％近傍を超えると周
波数比較器として誤判定する。これより、ＶＣＯ５１の
クロック信号の周波数範囲は入力データ伝送速度を基準
として−９０〜＋１１０％と設定している。
であるが、入力データがランダムパターンになると誤検
出するパターンが存在し、平均的に周波数判定を行う必
要があり、その動作をループフィルタのＲ２とＣ１が行
う。入力データがランダムパターンの場合にこの回路を
実験評価すると、入力データ伝送速度を基準としてクロ
ック信号周波数が−８５〜＋１１５％近傍を超えると周
波数比較器として誤判定する。これより、ＶＣＯ５１の
クロック信号の周波数範囲は入力データ伝送速度を基準
として−９０〜＋１１０％と設定している。
【００３４】図８は、本発明を用いた別の位相周波数同
期回路の実施例を示すものである。ＶＣＯ−Ａ，ＶＣＯ
−Ｂ，ＶＣＯ−Ｃは、クロック信号周波数が異なり異な
る入力データ速度に対応する。モードセレクタ信号で選
択されたＶＣＯだけが発振し、セレクタ６０を介して位
相周波数ループを形成する。モードセレクタ信号で選択
されないＶＣＯの消費電流は零となり、本発明による消
費電力増加はない。本発明は、数種類の入力データ速度
ごとに製造した位相周波数同期回路を１種類の位相周波
数同期回路にする技術であり、１品種大量生産するＩＣ
化に適している。位相周波数同期回路１００は、３種類
の入力データ速度に対応できる例であり、本発明では、
クロック信号周波数が異なるＶＣＯを搭載した分の種類
の入力データ速度に対応できる。
期回路の実施例を示すものである。ＶＣＯ−Ａ，ＶＣＯ
−Ｂ，ＶＣＯ−Ｃは、クロック信号周波数が異なり異な
る入力データ速度に対応する。モードセレクタ信号で選
択されたＶＣＯだけが発振し、セレクタ６０を介して位
相周波数ループを形成する。モードセレクタ信号で選択
されないＶＣＯの消費電流は零となり、本発明による消
費電力増加はない。本発明は、数種類の入力データ速度
ごとに製造した位相周波数同期回路を１種類の位相周波
数同期回路にする技術であり、１品種大量生産するＩＣ
化に適している。位相周波数同期回路１００は、３種類
の入力データ速度に対応できる例であり、本発明では、
クロック信号周波数が異なるＶＣＯを搭載した分の種類
の入力データ速度に対応できる。
【００３５】図９は、本発明を用いた光受信回路の実施
例を示すものである。本発明を用いた位相周波数同期回
路１００に、受光素子２００、前置増幅器３００、後段
増幅器４００、識別器５００を備えて光受信回路を構成
している。
例を示すものである。本発明を用いた位相周波数同期回
路１００に、受光素子２００、前置増幅器３００、後段
増幅器４００、識別器５００を備えて光受信回路を構成
している。
【００３６】入力データとクロック信号が同期している
時の低域通過フィルタ出力は、入力データを基準とした
クロック信号の位相差がー１８０°からー９０°または
＋９０°から＋１８０°となる場合の発生確率を表して
おり、入力データのジッタが増加するとこの発生確率は
上昇する。低域通過フィルタ３３の正規化した出力電圧
を入力データのジッタから換算したデータ誤り率の計算
結果を図１０に示す。
時の低域通過フィルタ出力は、入力データを基準とした
クロック信号の位相差がー１８０°からー９０°または
＋９０°から＋１８０°となる場合の発生確率を表して
おり、入力データのジッタが増加するとこの発生確率は
上昇する。低域通過フィルタ３３の正規化した出力電圧
を入力データのジッタから換算したデータ誤り率の計算
結果を図１０に示す。
【００３７】第２のヒステリシス付比較器７１のアラー
ム発出する閾値を第２のヒステリシス付比較器正規化値
０．８５Ｖ、アラーム解除する閾値を第２のヒステリシ
ス付比較器正規化値０．９５Ｖと設定すれば、データの
誤り率１０−１から１０−３でアラームを発出及び解除
することができる。
ム発出する閾値を第２のヒステリシス付比較器正規化値
０．８５Ｖ、アラーム解除する閾値を第２のヒステリシ
ス付比較器正規化値０．９５Ｖと設定すれば、データの
誤り率１０−１から１０−３でアラームを発出及び解除
することができる。
【００３８】データ誤り率が１０−１から１０−３で発
出するアラームを構成する場合、従来は光受信回路の信
号電力を検出する方法でアラーム機能を実現していた。
近年の特徴である光増幅器を介した光受信信号の場合、
光受信回路で発生する雑音電力に比べて光雑音電力が無
視できず、光受信回路の信号電力を検出する方式では正
しくアラーム発生できない。上記のように設定すれば、
光受信回路で発生する雑音電力に比べて光雑音電力が無
視できない場合でも所定のデータ誤り率でアラームを発
生できる。
出するアラームを構成する場合、従来は光受信回路の信
号電力を検出する方法でアラーム機能を実現していた。
近年の特徴である光増幅器を介した光受信信号の場合、
光受信回路で発生する雑音電力に比べて光雑音電力が無
視できず、光受信回路の信号電力を検出する方式では正
しくアラーム発生できない。上記のように設定すれば、
光受信回路で発生する雑音電力に比べて光雑音電力が無
視できない場合でも所定のデータ誤り率でアラームを発
生できる。
【００３９】
【発明の効果】以上、説明したように本発明によれば、
位相比較器とフィルタとＶＣＯからなる位相同期ループ
構成とし、非同期状態では周波数比較器とフィルタとＶ
ＣＯからなる周波数同期ループ構成として、周波数同期
ループから位相同期ループに切り替える時に位相周波数
同期回路を不安定動作させずに非同期状態から同期する
までの時間を短くできる効果がある。
位相比較器とフィルタとＶＣＯからなる位相同期ループ
構成とし、非同期状態では周波数比較器とフィルタとＶ
ＣＯからなる周波数同期ループ構成として、周波数同期
ループから位相同期ループに切り替える時に位相周波数
同期回路を不安定動作させずに非同期状態から同期する
までの時間を短くできる効果がある。
【００４０】また、本発明によれば、位相周波数同期回
路の位相比較モードで同期動作できるが瞬間的に所定の
位相差を超えるジッタが入力データにある場合に、同期
判定器出力が同期していると判定して入力ジッタが増大
して瞬間的に周波数比較器が動作してもループフィルタ
に周波数比較器出力が伝達されず位相比較モードで同期
動作を行いクロックジッタが瞬間的に増大しない効果が
ある。
路の位相比較モードで同期動作できるが瞬間的に所定の
位相差を超えるジッタが入力データにある場合に、同期
判定器出力が同期していると判定して入力ジッタが増大
して瞬間的に周波数比較器が動作してもループフィルタ
に周波数比較器出力が伝達されず位相比較モードで同期
動作を行いクロックジッタが瞬間的に増大しない効果が
ある。
【００４１】また、本発明によれば、入力データがＮＲ
Ｚ符号でパルス幅歪みがある場合、位相比較器が検出し
た入力データとクロック信号の位相差がパルス幅歪みの
有無で変化しない効果がある。
Ｚ符号でパルス幅歪みがある場合、位相比較器が検出し
た入力データとクロック信号の位相差がパルス幅歪みの
有無で変化しない効果がある。
【００４２】また、本発明によれば、同期状態において
抵抗とコンデンサの直列接続からなるループフィルタ
が、ループフィルタのコンデンサ端子電圧によりループ
フィルタの抵抗で発生する電圧が変化せず高周波ループ
特性が一定となる効果がある。
抵抗とコンデンサの直列接続からなるループフィルタ
が、ループフィルタのコンデンサ端子電圧によりループ
フィルタの抵抗で発生する電圧が変化せず高周波ループ
特性が一定となる効果がある。
【図１】関連する位相周波数同期回路ブロック図を示
す。
す。
【図２】関連する位相周波数同期回路ブロック図を示
す。
す。
【図３】本発明を用いた位相周波数同期回路ブロック図
を示す。
を示す。
【図４】本発明を用いた同期判定器のブロック図を示
す。
す。
【図５】本発明を用いた請求項２の具体的な構成例を示
すで、９０°位相器を用いず９０°位相シフトしたクロ
ック信号をＶＣＯから取り出し、周波数比較器と同期判
定器を一体化した位相周波数同期回路図を示す。
すで、９０°位相器を用いず９０°位相シフトしたクロ
ック信号をＶＣＯから取り出し、周波数比較器と同期判
定器を一体化した位相周波数同期回路図を示す。
【図６】図５に示した一体化した周波数比較器と同期判
定器の具体的な構成例を示す回路図を示す。
定器の具体的な構成例を示す回路図を示す。
【図７】図５から図７の同期判定回路及び周波数比較器
の動作を説明するタイムチャート図を示す。
の動作を説明するタイムチャート図を示す。
【図８】本発明を用いた位相周波数同期回路ブロック図
を示す。
を示す。
【図９】本発明を用いた光受信回路ブロック図を示す。
【図１０】本発明を用いた光受信回路の正規化したフィ
ルタ出力電圧と出力データの誤り率の関係を示す図を示
す。
ルタ出力電圧と出力データの誤り率の関係を示す図を示
す。
１０、１０−１、１０−２…位相比較器、１１…スイッ
チ内蔵位相比較器、２０…周波数比較器、２１…位相比
較器、２２…ロジック回路、３０…同期判定器、３１…
９０°移相器、３２…第２の位相比較器、３３…低域通
過フィルタ、３４…低周波数帯域増幅器、３５…ヒステ
リシス付比較器、４０、４０−１、４０−２…ループフ
ィルタ、５０、５１…電圧制御発振器（ＶＣＯ）、６０
…セレクタ、７０…アラーム発生器、７１…第２のヒス
テリシス付比較器、８０…重ね合わせ器、９０…加算
器、１００…本発明の位相周波数同期回路、２００…受
光素子、３００…前置増幅器、４００…後段増幅器、５
００…識別器、Ｃ１…容量、Ｒ１,Ｒ２…抵抗、ＳＷ
１，ＳＷ２…スイッチ。
チ内蔵位相比較器、２０…周波数比較器、２１…位相比
較器、２２…ロジック回路、３０…同期判定器、３１…
９０°移相器、３２…第２の位相比較器、３３…低域通
過フィルタ、３４…低周波数帯域増幅器、３５…ヒステ
リシス付比較器、４０、４０−１、４０−２…ループフ
ィルタ、５０、５１…電圧制御発振器（ＶＣＯ）、６０
…セレクタ、７０…アラーム発生器、７１…第２のヒス
テリシス付比較器、８０…重ね合わせ器、９０…加算
器、１００…本発明の位相周波数同期回路、２００…受
光素子、３００…前置増幅器、４００…後段増幅器、５
００…識別器、Ｃ１…容量、Ｒ１,Ｒ２…抵抗、ＳＷ
１，ＳＷ２…スイッチ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｌ 7/113 Ｈ０３Ｌ 7/10 Ｂ Ｈ０４Ｂ 10/28 Ｈ０４Ｂ 9/00 Ｙ 10/26 Ｂ 10/14 Ｈ０４Ｌ 7/02 Ｂ 10/04 10/06 10/00 Ｈ０４Ｌ 7/033 (72)発明者 山下 武 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所通信システム事業本部内 Ｆターム(参考） 5J106 AA04 BB01 CC01 CC20 CC21 CC30 CC31 CC41 DD06 DD08 DD09 DD13 EE09 FF02 GG04 HH10 JJ03 JJ09 KK03 KK25 LL03 LL07 5K002 AA03 CA02 DA05 EA05 FA01 5K047 AA02 AA06 BB02 FF02 GG09 GG10 GG24 KK01 MM31 MM33 MM46 MM50 MM59 MM63
Claims (17)
- 【請求項１】入力データとクロック信号とを入力とし該
入力データを基準とした該クロック信号との位相差に応
じた波高値またはパルス幅の電圧を出力する位相比較器
と、 上記入力データと上記クロック信号とを入力とし該入力
データの伝送速度を基準とした該クロック信号の周波数
の大小を判定し２値信号を出力する周波数比較器と、 上記入力データと上記クロック信号とを入力として位相
及び周波数の同期判定を行う同期判定器と、 上記位相比較器出力を入力とし、上記同期判定器が同期
と判定した場合に閉じて、非同期と判定した場合に開く
第１のスイッチと、 上記周波数比較器出力を入力とし、上記同期判定器が同
期と判定した場合に開いて、非同期と判定した場合に閉
じる第２のスイッチと、 上記第１のスイッチ出力と上記第２のスイッチ出力を入
力とするループフィルタと、 上記ループフィルタ出力に基づき周波数を可変して上記
クロック信号を出力する電圧制御発振器とから成ること
を特徴とする位相周波数同期回路。 - 【請求項２】前記同期判定器は、 前記クロック信号の位相を９０°シフトする９０°移相
器と、 前記入力データと上記９０°移相器出力とを入力とし、
該入力データを基準とした上記クロック信号の位相差が
ー９０°から＋９０°の時ハイレベルを出力し、該クロ
ック信号との位相差がー１８０°から−９０°、また
は、＋９０°から＋１８０°の時ローレベルを出力する
第２の位相比較器と、 上記第２の位相比較器出力を入力とし所定の帯域を有す
る低域通過フィルタと、 上記低域通過フィルタ出力を入力とし上記第２の位相比
較器出力のハイレベルとローレベルの中点からハイレベ
ルの間に閾値を設定したヒステリシス付比較器を設け
て、 上記入力データの伝送速度と上記クロック信号の周波数
差が上記低域通過フィルタで決まる帯域以上の場合、周
波数同期していないと判断して該入力データと該クロッ
ク信号との位相差に関係なく非同期信号を上記ヒステリ
シス付比較器が出力し、 上記入力データの伝送速度と上記クロック信号の周波数
差が上記低域通過フィルタで決まる帯域以下の場合、上
記ヒステリシス付比較器の閾値に基づいた上記入力デー
タと上記クロックの比較結果を上記低域通過フィルタで
平均化した平均位相差が所定以内の時、上記ヒステリシ
ス付比較器が同期信号を出力し、上記平均位相差が所定
以外の時、上記ヒステリシス付比較器が非同期信号を出
力することを特徴とする請求項１に記載の位相周波数同
期回路。 - 【請求項３】前記の同期判定器は、 同期状態の前記位相比較器と前記ループフィルタと前記
ＶＣＯからなるループ構成のジッタトランスファ帯域を
ｆｔｃとすると、 前記入力データの伝送速度と前記クロック信号の周波数
差がｆｔｃのπ倍以上で周波数非同期と判断することを
特徴とする請求項２に記載の位相周波数同期回路。 - 【請求項４】前記位相比較器と前記第２の位相比較器
は、前記入力データの立ち上がり又は立ち下がりのどち
らか一方のエッジを基準とした前記クロック信号の位相
差に応じた波高値またはパルス幅の電圧を出力すること
を特徴とする請求項２に記載の位相周波数同期回路。 - 【請求項５】前記位相比較器と前記第２の位相比較器
は、前記入力データの立ち上がり又は立ち下がりのどち
らか一方のエッジを基準とした前記クロック信号の位相
差に応じた波高値またはパルス幅の電圧を出力すること
を特徴とする請求項３に記載の位相周波数同期回路。 - 【請求項６】前記位相比較器は前記入力データと前記ク
ロック信号の位相差に応じた波高値またはパルス幅の電
流を出力することを特徴とする請求項１に記載の位相周
波数同期回路。 - 【請求項７】前記電圧制御発振器は、前記ループフィル
タ出力を入力として外部からのモードセレクタ信号によ
り動作及び非動作し発振周波数が異なる電圧制御発振器
を複数搭載し、上記複数の発振周波数が異なる電圧制御
発振器を入力としてモードセレクタ信号により上記発振
周波数が異なる電圧制御発振器から１つののクロック信
号を出力するセレクタを設けたことを特徴とする請求項
１記載の位相周波数同期回路。 - 【請求項８】前記低域通過フィルタ出力を入力とし前記
ヒステリシス付比較器と異なる閾値とした第２のヒステ
リシス付比較器を設けて、前記入力データのジッタが上
記第２のヒステリシス付比較器で決まる入力データのジ
ッタ閾値より大きい場合に上記第２のヒステリシス付比
較器がアラームを出力することを特徴とする請求項２に
記載の位相周波数同期回路。 - 【請求項９】前記低域通過フィルタ出力を入力とし前記
ヒステリシス付比較器と異なる閾値とした第２のヒステ
リシス付比較器を設けて、前記入力データのジッタが上
記第２のヒステリシス付比較器で決まる入力データのジ
ッタ閾値より大きい場合に上記第２のヒステリシス付比
較器がアラームを出力することを特徴とする請求項３に
記載の位相周波数同期回路。 - 【請求項１０】前記低域通過フィルタ出力を入力とし前
記ヒステリシス付比較器と異なる閾値とした第２のヒス
テリシス付比較器を設けて、前記入力データのジッタが
上記第２のヒステリシス付比較器で決まる入力データの
ジッタ閾値より大きい場合に上記第２のヒステリシス付
比較器がアラームを出力することを特徴とする請求項４
に記載の位相周波数同期回路。 - 【請求項１１】前記低域通過フィルタ出力を入力とし前
記ヒステリシス付比較器と異なる閾値とした第２のヒス
テリシス付比較器を設けて、前記入力データのジッタが
上記第２のヒステリシス付比較器で決まる入力データの
ジッタ閾値より大きい場合に上記第２のヒステリシス付
比較器がアラームを出力することを特徴とする請求項５
に記載の位相周波数同期回路。 - 【請求項１２】光信号を受信し光電変換する受光素子
と、上記光電変換された信号を増幅し前記入力データを
出力する増幅器と、上記入力データを入力とし前記クロ
ック信号を出力する請求項８記載の位相周波数同期回路
と、上記入力データと上記クロック信号を入力とし識別
再生する識別器とを含む光受信回路であって、前記第２
ヒステリシス付比較器で決まる入力データのジッタ閾値
をデータ誤り率が１０−１から１０−３となるように設
定したことを特徴とする光受信回路。 - 【請求項１３】光信号を受信し光電変換する受光素子
と、上記光電変換された信号を増幅し前記入力データを
出力する増幅器と、上記入力データを入力とし前記クロ
ック信号を出力する請求項９記載の位相周波数同期回路
と、上記入力データと上記クロック信号を入力とし識別
再生する識別器とを含む光受信回路であって、前記第２
ヒステリシス付比較器で決まる入力データのジッタ閾値
をデータ誤り率が１０−１から１０−３となるように設
定したことを特徴とする光受信回路。 - 【請求項１４】光信号を受信し光電変換する受光素子
と、上記光電変換された信号を増幅し前記入力データを
出力する増幅器と、上記入力データを入力とし前記クロ
ック信号を出力する請求項１０記載の位相周波数同期回
路と、上記入力データと上記クロック信号を入力とし識
別再生する識別器とを含む光受信回路であって、前記第
２ヒステリシス付比較器で決まる入力データのジッタ閾
値をデータ誤り率が１０−１から１０−３となるように
設定したことを特徴とする光受信回路。 - 【請求項１５】光信号を受信し光電変換する受光素子
と、上記光電変換された信号を増幅し前記入力データを
出力する増幅器と、上記入力データを入力とし前記クロ
ック信号を出力する請求項１１記載の位相周波数同期回
路と、上記入力データと上記クロック信号を入力とし識
別再生する識別器とを含む光受信回路であって、前記第
２ヒステリシス付比較器で決まる入力データのジッタ閾
値をデータ誤り率が１０−１から１０−３となるように
設定したことを特徴とする光受信回路。 - 【請求項１６】複数の請求項１４記載の光受信回路と複
数の光送信回路との間を複数の光ファイバでそれぞれ接
続し光伝送の経路を複数有する光伝送システムであっ
て、前記第２のヒステリシス付比較器が出力するアラー
ムを光伝送の経路切り替え情報の１つとしたことを特徴
とする光伝送システム。 - 【請求項１７】複数の請求項１５記載の光受信回路と複
数の光送信回路との間を複数の光ファイバでそれぞれ接
続し光伝送の経路を複数有する光伝送システムであっ
て、前記第２のヒステリシス付比較器が出力するアラー
ムを光伝送の経路切り替え情報の１つとしたことを特徴
とする光伝送システム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35853199A JP3559743B2 (ja) | 1999-12-17 | 1999-12-17 | 位相周波数同期回路および光受信回路 |
| US09/517,942 US6600797B1 (en) | 1999-12-17 | 2000-03-03 | Phase frequency synchronism circuit and optical receiver |
| US10/436,802 US7099407B2 (en) | 1999-12-17 | 2003-05-12 | Phase frequency synchronism circuitry and optical receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35853199A JP3559743B2 (ja) | 1999-12-17 | 1999-12-17 | 位相周波数同期回路および光受信回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004110644A Division JP3799357B2 (ja) | 2004-04-05 | 2004-04-05 | 位相周波数同期回路、同期判定回路および光受信器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001177397A true JP2001177397A (ja) | 2001-06-29 |
| JP3559743B2 JP3559743B2 (ja) | 2004-09-02 |
Family
ID=18459813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35853199A Expired - Lifetime JP3559743B2 (ja) | 1999-12-17 | 1999-12-17 | 位相周波数同期回路および光受信回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6600797B1 (ja) |
| JP (1) | JP3559743B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7366067B2 (en) | 2002-07-09 | 2008-04-29 | Pioneer Corporation | Recording clock signal generating apparatus and recording clock signal generating method for information recording device |
| JP2010219745A (ja) * | 2009-03-16 | 2010-09-30 | Mitsubishi Electric Corp | データ再生回路 |
| WO2012143970A1 (ja) * | 2011-04-19 | 2012-10-26 | 三菱電機株式会社 | 周波数シンセサイザ |
| US9722616B2 (en) | 2015-07-22 | 2017-08-01 | Fujitsu Limited | Reception circuit |
| KR101766055B1 (ko) * | 2015-10-30 | 2017-08-09 | 인하대학교 산학협력단 | 양방향성 주파수 검출기를 이용한 기준신호를 사용하지 않는 광대역 클락 및 데이터 복원회로 및 그 동작 방법 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002016493A (ja) * | 2000-06-30 | 2002-01-18 | Hitachi Ltd | 半導体集積回路および光伝送用送信回路 |
| EP1213840A1 (en) * | 2000-12-07 | 2002-06-12 | Nokia Corporation | Radio transceiver having a phase-locked loop circuit |
| JP2002198810A (ja) * | 2000-12-25 | 2002-07-12 | Fujitsu Ltd | 光受信機の入力断検出回路 |
| US6784647B2 (en) * | 2002-07-15 | 2004-08-31 | Intel Corporation | Method and apparatus for operating a voltage regulator based on operation of a timer |
| US6836167B2 (en) * | 2002-07-17 | 2004-12-28 | Intel Corporation | Techniques to control signal phase |
| JP4093826B2 (ja) * | 2002-08-27 | 2008-06-04 | 富士通株式会社 | クロック発生装置 |
| US7200451B2 (en) * | 2003-07-16 | 2007-04-03 | Dell Products L.P. | Method for consistent on/off object to control radios and other interfaces |
| CN1765052B (zh) * | 2004-02-16 | 2010-05-05 | 日本电信电话株式会社 | 基于低比特速率信号的比特速率判定电路 |
| US20080233869A1 (en) * | 2007-03-19 | 2008-09-25 | Thomas Baker | Method and system for a single-chip fm tuning system for transmit and receive antennas |
| US8369713B2 (en) * | 2010-03-18 | 2013-02-05 | Nippon Telegraph And Telephone Corporation | Bit-rate discrimination method and its apparatus |
| US9325490B2 (en) * | 2014-03-20 | 2016-04-26 | Stmicroelectronics International N.V. | Referenceless clock and data recovery circuit |
| JP6839354B2 (ja) * | 2017-02-03 | 2021-03-10 | 富士通株式会社 | Ｃｄｒ回路及び受信回路 |
| JP6978852B2 (ja) * | 2017-05-10 | 2021-12-08 | キヤノン株式会社 | 同期信号出力装置、制御方法、及び、プログラム |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4069462A (en) * | 1976-12-13 | 1978-01-17 | Data General Corporation | Phase-locked loops |
| US4682116A (en) * | 1983-03-11 | 1987-07-21 | General Signal Corporation | High speed phase locked loop filter circuit |
| KR900002386B1 (ko) * | 1984-10-23 | 1990-04-13 | 니뽕 빅터 가부시끼가이샤 | 칼라 촬상장치 |
| US4942370A (en) * | 1988-04-08 | 1990-07-17 | Ricoh Company, Ltd. | PLL circuit with band width varying in accordance with the frequency of an input signal |
| EP0357080B1 (en) * | 1988-09-02 | 1994-05-11 | Sanyo Electric Co., Ltd. | Phase synchronizing circuit in video signal receiver and method of establishing phase synchronization |
| JPH0752918B2 (ja) | 1988-09-02 | 1995-06-05 | 三洋電機株式会社 | 水平位相同期回路 |
| JPH0520679A (ja) | 1991-07-15 | 1993-01-29 | Konica Corp | 磁気記録媒体 |
| KR940005459A (ko) * | 1992-06-22 | 1994-03-21 | 모리시타 요이찌 | Pll회로 |
| JP3014566B2 (ja) | 1992-06-22 | 2000-02-28 | 松下電器産業株式会社 | Ｐｌｌ回路 |
| JP3201043B2 (ja) | 1993-01-13 | 2001-08-20 | 住友電気工業株式会社 | 位相周波数比較回路 |
| JP2710215B2 (ja) | 1994-09-22 | 1998-02-10 | 日本電気株式会社 | 画像読取装置および画像読取方法 |
| KR970003097B1 (ko) * | 1994-12-02 | 1997-03-14 | 양승택 | 다단 제어구조를 갖는 고속 비트동기 장치 |
| US6097440A (en) * | 1995-11-17 | 2000-08-01 | Sony Corporation | Synchronous processing device |
| JP2800772B2 (ja) | 1996-04-19 | 1998-09-21 | 日本電気株式会社 | クロック抽出回路 |
-
1999
- 1999-12-17 JP JP35853199A patent/JP3559743B2/ja not_active Expired - Lifetime
-
2000
- 2000-03-03 US US09/517,942 patent/US6600797B1/en not_active Expired - Fee Related
-
2003
- 2003-05-12 US US10/436,802 patent/US7099407B2/en not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7366067B2 (en) | 2002-07-09 | 2008-04-29 | Pioneer Corporation | Recording clock signal generating apparatus and recording clock signal generating method for information recording device |
| JP2010219745A (ja) * | 2009-03-16 | 2010-09-30 | Mitsubishi Electric Corp | データ再生回路 |
| WO2012143970A1 (ja) * | 2011-04-19 | 2012-10-26 | 三菱電機株式会社 | 周波数シンセサイザ |
| US9722616B2 (en) | 2015-07-22 | 2017-08-01 | Fujitsu Limited | Reception circuit |
| KR101766055B1 (ko) * | 2015-10-30 | 2017-08-09 | 인하대학교 산학협력단 | 양방향성 주파수 검출기를 이용한 기준신호를 사용하지 않는 광대역 클락 및 데이터 복원회로 및 그 동작 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7099407B2 (en) | 2006-08-29 |
| US6600797B1 (en) | 2003-07-29 |
| JP3559743B2 (ja) | 2004-09-02 |
| US20030202804A1 (en) | 2003-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001177397A (ja) | 位相周波数同期回路および光受信回路 | |
| US6211742B1 (en) | Lock detector for phase locked loops | |
| EP0051473B1 (en) | Phase-locked loop with initialization loop | |
| EP0614283B1 (en) | Phase lock loop circuit using a sample and hold switch circuit | |
| US20050190873A1 (en) | Digital-data receiver synchronization method and apparatus | |
| JP6772477B2 (ja) | 信号再生回路、電子装置および信号再生方法 | |
| AU2001286987A1 (en) | Digital-data receiver synchronization method and apparatus | |
| JP2018011264A (ja) | 信号再生回路、電子装置及び信号再生方法 | |
| US6389090B2 (en) | Digital clock/data signal recovery method and apparatus | |
| JP3623948B2 (ja) | ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法 | |
| JP6582771B2 (ja) | 信号再生回路、電子装置および信号再生方法 | |
| US5347228A (en) | BPSK demodulator using compound phase-locked loop | |
| US6959061B1 (en) | Phase comparator circuit | |
| JP3931477B2 (ja) | クロック再生／識別装置 | |
| JP3799357B2 (ja) | 位相周波数同期回路、同期判定回路および光受信器 | |
| JP2000040960A (ja) | ビットレート可変光受信器及び可変光送受信システム | |
| US7023944B2 (en) | Method and circuit for glitch-free changing of clocks having different phases | |
| JP2005086789A (ja) | クロックデータリカバリ回路 | |
| JP2002198810A (ja) | 光受信機の入力断検出回路 | |
| JP2658877B2 (ja) | 復調装置 | |
| JP3522673B2 (ja) | クロック再生回路 | |
| JP2748727B2 (ja) | 搬送波同期回路 | |
| JP3572578B2 (ja) | データ受信装置 | |
| JPH07201137A (ja) | 位相同期ループのロック検出方法及びロック検出装置 | |
| WO2004040768A1 (ja) | 位相比較利得検出回路、誤同期検出回路及びｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040524 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3559743 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080528 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |