WO2012143970A1 - 周波数シンセサイザ - Google Patents

周波数シンセサイザ Download PDF

Info

Publication number
WO2012143970A1
WO2012143970A1 PCT/JP2011/002283 JP2011002283W WO2012143970A1 WO 2012143970 A1 WO2012143970 A1 WO 2012143970A1 JP 2011002283 W JP2011002283 W JP 2011002283W WO 2012143970 A1 WO2012143970 A1 WO 2012143970A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
output
synchronization
control voltage
phase difference
Prior art date
Application number
PCT/JP2011/002283
Other languages
English (en)
French (fr)
Inventor
田島　賢一
英之 中溝
檜枝　護重
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2013510735A priority Critical patent/JPWO2012143970A1/ja
Priority to PCT/JP2011/002283 priority patent/WO2012143970A1/ja
Priority to EP11864036.6A priority patent/EP2629424A1/en
Priority to US13/882,827 priority patent/US20130214836A1/en
Publication of WO2012143970A1 publication Critical patent/WO2012143970A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division

Definitions

  • the present invention relates to a fractional-N type phase-locked loop type frequency synthesizer used in, for example, a radio communication apparatus.
  • FIG. 21 is a block diagram showing a phase-locked loop type frequency synthesizer of the fractional-N system disclosed in the following non-patent document 1. Hereinafter, the operation of the frequency synthesizer of FIG. 21 will be described.
  • the reference signal source 101 generates a reference signal REF and outputs the reference signal REF to the phase comparator 104.
  • the variable frequency divider 102 (indicated as “ ⁇ N” in FIG. 21) divides the high frequency signal output from the voltage controlled oscillator 107 in accordance with the frequency division data output from the modulation circuit 103, and divides the high frequency signal.
  • the high-frequency signal after the round is output to the phase comparator 104 as the synchronization signal DIV.
  • the modulation circuit 103 operates in synchronization with either the reference signal generated by the reference signal source 101 or the synchronization signal output from the variable frequency divider 102, and the variable frequency divider according to a setting signal given from the outside.
  • the frequency division number of 102 is determined, and frequency division data indicating the frequency division number is output to the variable frequency divider 102.
  • the phase comparator 104 (denoted as “DEF-PD” in FIG. 21) is configured using a D-type flip-flop, and the reference signal REF output from the reference signal source 101 and the variable frequency divider
  • the phase difference signals D and U corresponding to the phase difference of the synchronization signal DIV output from 102 are output to the charge pump 105.
  • the charge pump 105 (indicated as “CP” in FIG. 21) outputs the charge pump current I i corresponding to the phase difference signals D and U output from the phase comparator 102 to the current output corresponding loop filter 106. To do.
  • the current output corresponding loop filter 106 (indicated as “I-LF” in FIG. 21) performs voltage control using a smoothed voltage of the charge pump current I i output from the charge pump 105 as a control voltage V t. Output to the oscillator 107.
  • the voltage controlled oscillator 107 receives the control voltage V t from the current output corresponding loop filter 106, the voltage controlled oscillator 107 generates a high frequency signal having a frequency corresponding to the control voltage V t and outputs the high frequency signal to the variable frequency divider 102 and the outside. To do.
  • FIG. 22 is a block diagram showing the inside of the phase comparator 104 and the charge pump 105 in the frequency synthesizer.
  • the D-type flip-flop 111 (denoted as “D-FF” in FIG. 22) of the phase comparator 104 receives the reference signal REF and the reset signal RST output from the reference signal source 101, and receives the reference signal.
  • the rising edge detection signal D of REF is output to the AND circuit 113 and the switch 116 of the charge pump 105.
  • the D-type flip-flop 112 receives the synchronization signal DIV and the reset signal RST output from the variable frequency divider 102, and the rising edge of the synchronization signal DIV
  • the detection signal U is output to the AND circuit 113 and the switch 117 of the charge pump 105.
  • the AND circuit 113 (indicated as “AND” in FIG. 22) inputs the rising edge detection signal D output from the D-type flip-flop 111 and the rising edge detection signal U output from the D-type flip-flop 112. Then, the AND operation of the rising edge detection signal D and the rising edge detection signal U is performed, and the calculation result is output to the D flip-flops 111 and 112 as the reset signal RST.
  • the constant current source 115 of the charge pump 105 is connected to the power supply circuit 114 and generates a predetermined current I i .
  • the constant current source 118 is connected to the ground terminal 119, generates a predetermined current I i, and outputs the current I i toward the ground terminal 119.
  • the switch 116 (denoted as “SW” in FIG. 22) is turned on when it receives the rising edge detection signal D from the D-type flip-flop 111 of the phase comparator 104.
  • the switch 117 (denoted as “SW” in FIG. 22) is turned on when the rising edge detection signal U is received from the D-type flip-flop 112 of the phase comparator 104.
  • FIG. 23 shows waveforms of the respective parts of the phase comparator 104 and the charge pump 105 when the cycle T of the reference signal REF is “4” and the cycle T of the synchronization signal DIV is “6” and “2”. It is explanatory drawing shown. For example, when the rising edge of the synchronization signal DIV is input earlier than the reference signal REF, only the rising edge detection signal U changes from logic low to logic high. When the rising edge of the reference signal REF is detected, the rising edge detection signal D changes from logic low to logic high.
  • the D-type flip-flops 111 and 112 are reset, and the rising edge detection signals U and D change to logic low.
  • the switch 117 is turned on, and a current I i flows from the outside toward the ground terminal 119. At this time, since the current is sucked into the charge pump 105 from the outside, the current I i flows in a negative direction.
  • the rising edge detection signal D changes from logic low to logic high.
  • the rising edge detection signal U changes from logic low to logic high.
  • the reset signal RST also changes from logic low to logic high, the D-type flip-flops 111 and 112 are reset, and the rising edge detection signals U and D change to logic low.
  • the switch 116 is turned on, and a current I i flows from the power supply circuit 114 to the outside. At this time, the current I i flows in a positive direction.
  • the time difference between the rising edges of the reference signal REF and the synchronization signal DIV is different between the reference signal REF and the synchronization signal DIV. Is treated as a phase difference.
  • the current output corresponding loop filter 106 controls the high frequency signal generated from the voltage controlled oscillator 107 to have a desired frequency.
  • a voltage V t is output to the voltage controlled oscillator 107.
  • the integration result of the current I i for one cycle of the frequency-dividing pattern that changes with time is ideally zero, and the control voltage V t is maintained at a predetermined voltage. Note that the integration result becomes zero under the condition that the DC gain of the current output loop filter 106 is infinite. Actually, although the DC gain is not infinite, it is a very large value, so that the integration result is almost zero.
  • FIG. 24 is a block diagram showing a phase-locked loop type frequency synthesizer disclosed in Non-Patent Document 2 below.
  • a phase comparator 108 composed of an EX-OR circuit is used.
  • the operation of the frequency synthesizer of FIG. 24 will be described.
  • the phase comparator 108 (denoted as “EX-OR” in FIG. 24), which is an EX-OR circuit, is synchronized with the reference signal REF output from the reference signal source 101 and the synchronous frequency output from the variable frequency divider 102.
  • the signal DIV is input, and phase difference signals OUT and OUTB corresponding to the phase difference between the reference signal REF and the synchronization signal DIV are output to the voltage output corresponding loop filter 109.
  • OUTB is a pair of OUT differential signals.
  • the voltage output corresponding loop filter 109 (denoted as “V-LF” in FIG. 24) uses the smoothed voltage of the phase difference signals OUT and OUTB output from the phase comparator 108 as the control voltage V t . Output to the voltage controlled oscillator 107.
  • FIG. 25 shows each part of the phase comparator 108 (EX-OR circuit) when the cycle T of the reference signal REF is “4” and the cycle T of the synchronization signal DIV is “6” and “2”. It is explanatory drawing which shows a waveform.
  • the phase comparator 108 that is an EX-OR circuit when the reference signal REF that is an input signal and the synchronization signal DIV are in the same state (both signals are logic high or both signals are logic low), the phase difference signal OUT is logic low, and the phase difference signal OUTB is logic high.
  • phase difference signal OUT is logic high and the phase difference signal OUTB is logic low.
  • the difference signal OUTB-OUT is a voltage signal centered on zero.
  • the time difference between the state (logic high or logic low) of the reference signal REF and the synchronization signal DIV is different between the reference signal REF and the synchronization signal DIV. Is treated as a phase difference.
  • the difference signal is set so that the high frequency signal generated from the voltage controlled oscillator 107 has a desired frequency.
  • the control voltage V t is output from the voltage output corresponding loop filter 109 to the voltage controlled oscillator 107.
  • the integration result corresponding to one period of the difference signal of the frequency division number of patterns to be time-varying is ideally zero and the control voltage V t is maintained at a predetermined voltage. Note that the integration result becomes zero under the condition that the DC gain of the voltage output loop filter 109 is infinite. Actually, although the DC gain is not infinite, it is a very large value, so that the integration result is almost zero.
  • phase comparator 104 When the phase comparator 104 composed of the D-type flip-flops 111 and 112 is compared with the phase comparator 108 composed of the EX-OR circuit, the phase comparator 104 determines the D-type flip-flop according to the phase difference of the input signal.
  • the detection signals output from the loops 111 and 112 change.
  • the EX-OR circuit since the EX-OR circuit is composed of a single circuit, the operation location for the phase difference of the input signal does not change.
  • FIG. 26 is an explanatory diagram showing detection characteristics with respect to a phase difference in the case where the phase comparator 104 includes D-type flip-flops 111 and 112.
  • the detection characteristic with respect to the phase difference is a straight line (detection characteristic indicated by a dotted line).
  • error factors such as variations in the current values of the constant current sources 115 and 118 and delays in operation timing between the circuits in the D-type flip-flops 111 and 112
  • a difference occurs in the slope of the detection characteristics.
  • a non-linear change occurs near zero in the phase difference.
  • the phase comparator 104 is composed of D-type flip-flops 111 and 112
  • the detection signal is output because the phase difference between the reference signal REF and the synchronization signal DIV is mainly negative or positive depending on the frequency division number.
  • the D-type flip-flops 111 and 112 to be changed are affected by the nonlinearity of the detection characteristic as shown in FIG. As a result, spurious is generated in the high-frequency signal that is the output of the frequency synthesizer. Further, when this spurious is near the carrier wave, the out-of-band suppression effect due to the closed-loop transfer characteristic of the PLL cannot be obtained.
  • FIG. 27 is an explanatory diagram showing waveforms of respective parts of the EX-OR circuit when the reference signal REF and the synchronization signal DIV having the same rising edge as in FIG. 25 are input. The difference between FIG. 25 and FIG. 27 is the duty ratio of the waveform of the synchronization signal DIV whose period T is “6”.
  • the integration result of the difference signal (OUTB-OUT) for one period of the time change pattern is greater than zero. Specifically, among the period T of “8”, the period T of “6” is logic high and the period T of “2” is logic low. As described above, when the phase comparator 108 including the EX-OR circuit is used, the comparison result of the phase comparator 108 varies when the duty ratio of the input signal changes. As a result, spurious is generated in the high-frequency signal that is the output of the frequency synthesizer.
  • FIG. 28 shows waveforms of respective parts of the phase comparator 108 (EX-OR circuit) when the cycle T of the reference signal REF is “8” and the cycle T of the synchronization signal DIV is “6” and “2”. It is explanatory drawing.
  • the average of the period T of the synchronization signal DIV is “4”, which is different from the period T “8” of the reference signal REF.
  • the integration result of the difference signal (OUTB-OUT) for one period of the time change pattern becomes zero, and phase synchronization is established. That is, the phase comparator 108 composed of an EX-OR circuit cannot perform wideband frequency control.
  • the phase comparator 104 is configured by D-type flip-flops 111 and 112
  • the phase comparator 108 is configured by an EX-OR circuit.
  • problems such as spurious generation in the high-frequency signal that is output.
  • the present invention has been made to solve the above-described problems, and an object thereof is to obtain a frequency synthesizer capable of realizing low spurious characteristics.
  • a frequency synthesizer is generated by a reference signal source that generates a reference signal, a synchronization signal output circuit that divides a high-frequency signal and outputs the divided high-frequency signal as a synchronization signal, and a reference signal source
  • a phase difference detection circuit that detects a phase difference between the reference signal and the synchronization signal output from the synchronization signal output circuit, and outputs a control voltage corresponding to the phase difference, and a control voltage output from the phase difference detection circuit.
  • a first phase comparator that generates a signal
  • a first control voltage generation circuit that generates a control voltage according to the phase difference signal generated by the first phase comparator, and a synchronization signal
  • a first flip-flop that inverts the amplitude of the output signal
  • an inverter that inverts the amplitude of the reference signal
  • a signal edge of the reference signal after the amplitude inversion by the inverter is detected
  • the second flip-flop for inverting the amplitude of the output signal and the second phase comparison for calculating the exclusive OR of the output signals of the first and second flip-flops and outputting the phase difference signal indicating the calculation result
  • a second control voltage generation circuit for generating a control voltage corresponding to the phase difference signal output from the second phase comparator, and a phase synchronization signal from the phase difference signal generated by the first phase comparator.
  • the control voltage generated by the first control voltage generation circuit is output to the voltage controlled oscillator, and the synchronization detection circuit If it is detected phase synchronization established by, those which are constituted by a control voltage selecting means for outputting a control voltage generated by the second control voltage generating circuit to the voltage controlled oscillator.
  • the phase difference detection circuit generates the phase difference signal from the detection timing of the signal edge in the reference signal and the synchronization signal, and the phase difference generated by the first phase comparator.
  • a first control voltage generating circuit for generating a control voltage according to the signal, a first flip-flop for inverting the amplitude of the output signal each time a signal edge of the synchronization signal is detected, and an amplitude of the reference signal
  • a second control for generating a control voltage corresponding to the phase difference signal output from the second phase comparator.
  • a pressure detection circuit for detecting establishment of phase synchronization from the phase difference signal generated by the first phase comparator, and a first control voltage if the establishment of phase synchronization is not detected by the synchronization detection circuit
  • the control voltage generated by the generation circuit is output to the voltage controlled oscillator, and if the establishment of phase synchronization is detected by the synchronization detection circuit, the control voltage generated by the second control voltage generation circuit is output to the voltage controlled oscillator. Since the control voltage selecting means is used, low spurious characteristics can be realized.
  • FIG. 6 is an explanatory diagram showing waveforms at various parts of the -OR circuit 19; It is a block diagram which shows the other frequency synthesizer by Embodiment 1 of this invention.
  • FIG. 3 is a configuration diagram showing a voltage output corresponding loop filter 20.
  • FIG. 3 is a configuration diagram showing a voltage output corresponding loop filter 20.
  • FIG. 1 is a block diagram showing a fractional-N phase-locked loop type frequency synthesizer disclosed in Non-Patent Document 1.
  • FIG. 2 is a configuration diagram showing the inside of a phase comparator 104 and a charge pump 105 in a frequency synthesizer.
  • FIG. FIG. 10 is an explanatory diagram showing waveforms of respective parts of the phase comparator 104 and the charge pump 105 when the cycle T of the reference signal REF is “4” and the cycle T of the synchronization signal DIV is “6” and “2”.
  • FIG. 7 is an explanatory diagram showing waveforms of respective parts of the phase comparator (EX-OR circuit) when the cycle T of the reference signal REF is “4” and the cycle T of the synchronization signal DIV is “6” and “2”. is there.
  • FIG. 26 is an explanatory diagram showing waveforms of respective parts of the EX-OR circuit when a reference signal REF and a synchronization signal DIV having the same rising edge as FIG.
  • FIG. 7 is an explanatory diagram showing waveforms of respective parts of the phase comparator (EX-OR circuit) when the cycle T of the reference signal REF is “8” and the cycle T of the synchronization signal DIV is “6” and “2”. is there.
  • FIG. 1 is a block diagram showing a frequency synthesizer according to Embodiment 1 of the present invention.
  • a reference signal source 1 is a signal source that generates a reference signal REF and outputs the reference signal REF to the phase difference detection circuit 3.
  • the synchronization signal output circuit 2 divides the high frequency signal output from the voltage controlled oscillator 4 and outputs the divided high frequency signal to the phase difference detection circuit 3 as the synchronization signal DIV.
  • the phase difference detection circuit 3 detects a phase difference between the reference signal REF generated by the reference signal source 1 and the synchronization signal DIV output from the synchronization signal output circuit 2, and a control voltage V t (V t1) corresponding to the phase difference. Or a circuit that outputs V t2 ) to the voltage controlled oscillator 4.
  • the voltage controlled oscillator 4 generates a high frequency signal having a frequency corresponding to the control voltage V t (V t1 or V t2 ) output from the phase difference detection circuit 3, and outputs the high frequency signal to the synchronization signal output circuit 2 and the outside. It is an oscillator.
  • a variable frequency divider 11 (indicated as “ ⁇ N” in FIG. 1) of the synchronization signal output circuit 2 outputs a high frequency signal output from the voltage controlled oscillator 4 according to the frequency-divided data output from the modulation circuit 12.
  • a process of dividing the frequency and outputting the divided high-frequency signal to the phase difference detection circuit 3 as the synchronization signal DIV is performed.
  • the modulation circuit 12 operates in synchronization with either the reference signal REF generated by the reference signal source 1 or the synchronization signal DIV output from the variable frequency divider 11, and variable frequency division according to a setting signal given from the outside.
  • the frequency division number of the frequency divider 11 is determined, and the frequency division data indicating the frequency division number is output to the variable frequency divider 11.
  • the D-type flip-flop 13 (denoted as “DEF-PD” in FIG. 1), which is the first phase comparator of the phase difference detection circuit 3, outputs the reference signal REF output from the reference signal source 1 and the variable component. Processing for generating the phase difference signals D and U from the detection timing of the signal edge in the synchronization signal DIV output from the frequency divider 11 is performed. That is, the D-type flip-flop 13 outputs to the charge pump 14 phase difference signals D and U corresponding to the phase difference between the reference signal REF output from the reference signal source 1 and the synchronization signal DIV output from the variable frequency divider 11. Perform the process.
  • the charge pump 14 (indicated as “CP” in FIG. 1) outputs the charge pump current I i corresponding to the phase difference signals D and U output from the D-type flip-flop 13 to the current output corresponding loop filter 15. Perform the process.
  • the current output loop filter 15 (denoted as “I-LF” in FIG. 1) applies a voltage obtained by smoothing the charge pump current I i output from the charge pump 14 to the switch 22 as a control voltage V t1. Perform the output process.
  • the charge pump 14 and the current output loop filter 15 constitute a first control voltage generation circuit.
  • T-FF T-type flip-flop 16
  • T-FF T-FF
  • the inverter 17 is an element that inverts the amplitude of the reference signal REF output from the reference signal source 1.
  • the T-type flip-flop 18 (denoted as “T-FF” in FIG. 1), which is the second flip-flop, outputs the output signal every time the signal edge of the reference signal REF after the amplitude inversion by the inverter 17 is detected. The process of inverting the amplitude of is performed.
  • the EX-OR circuit 19 (denoted as “EX-OR” in FIG. 1), which is the second phase comparator, excludes the output signal of the T-type flip-flop 16 and the output signal of the T-type flip-flop 18.
  • a process of calculating a logical OR and outputting the phase difference signals OUT and OUTB indicating the calculation result to the voltage output corresponding loop filter 20 is performed. Note that OUT and OUTB form a pair of differential signals.
  • a voltage output corresponding loop filter 20 (indicated as “V-LF” in FIG. 1) as a second control voltage generation circuit smoothes the phase difference signals OUT and OUTB output from the EX-OR circuit 19.
  • a process of outputting the obtained voltage to the switch 22 as the control voltage V t2 is performed.
  • the synchronization detection circuit 21 performs processing for detecting establishment of phase synchronization from the phase difference signals D and U generated by the D-type flip-flop 13. If the establishment of phase synchronization is not detected by the synchronization detection circuit 21, the switch 22 that is a control voltage selection unit selects the control voltage V t1 generated by the current output corresponding loop filter 15 and uses the control voltage V t1 as a voltage. and outputs the controlled oscillator 4, if it is detected in the phase synchronization established by the synchronization detection circuit 21 selects the control voltage V t2 which is generated by the voltage output corresponding loop filter 20, a voltage controlled oscillator the control voltage V t2 The process which outputs to 4 is implemented.
  • the reference signal source 1 generates a reference signal REF and outputs the reference signal REF to the D-type flip-flop 13 and the inverter 17 of the phase difference detection circuit 3.
  • the duty ratio of the reference signal REF is 50%.
  • the variable frequency divider 11 of the synchronization signal output circuit 2 divides a high-frequency signal output from a voltage controlled oscillator 4 described later according to the frequency-divided data output from the modulation circuit 12, and the divided high-frequency signal is output.
  • the synchronization signal DIV is output to the D-type flip-flop 13 and the T-type flip-flop 16 of the phase difference detection circuit 3.
  • the modulation circuit 12 of the synchronization signal output circuit 2 operates in synchronization with either the reference signal REF generated by the reference signal source 1 or the synchronization signal DIV output from the variable frequency divider 11, and is supplied from the outside.
  • the frequency division number of the variable frequency divider 11 is determined according to the set signal to be output, and the frequency division data indicating the frequency division number is output to the variable frequency divider 11.
  • the D-type flip-flop 13 of the phase difference detection circuit 3 receives the reference signal REF from the reference signal source 1 and receives the synchronization signal DIV from the variable frequency divider 11, the D-type flip-flop 13 responds to the phase difference between the reference signal REF and the synchronization signal DIV.
  • the phase difference signals D and U are output to the charge pump 14.
  • the charge pump 14 receives the phase difference signals D and U from the D-type flip-flop 13, it outputs a charge pump current I i corresponding to the phase difference signals D and U to the current output corresponding loop filter 15.
  • the D-type flip-flop 13 and the charge pump 14 are configured as shown in FIG. 22 (in FIG. 22, the phase comparator 104 corresponds to the D-type flip-flop 13 and the charge pump 105 corresponds to the charge pump 14.
  • D-type flip-flop 13 and charge pump 14 operate as follows.
  • the D-type flip-flop 111 receives the reference signal REF and the reset signal RST output from the reference signal source 1, and outputs the rising edge detection signal D of the reference signal REF to the AND circuit 113 and the switch 116 of the charge pump 14. .
  • the D-type flip-flop 112 receives the synchronization signal DIV and the reset signal RST output from the variable frequency divider 11, and outputs the rising edge detection signal U of the synchronization signal DIV to the AND circuit 113 and the switch 117 of the charge pump 14. To do.
  • the AND circuit 113 receives the rising edge detection signal D output from the D-type flip-flop 111 and the rising edge detection signal U output from the D-type flip-flop 112, and the rising edge detection signal D and the rising edge detection signal U. And the operation result is output to the D flip-flops 111 and 112 as the reset signal RST.
  • the constant current source 115 is connected to the power supply circuit 114 and generates a predetermined current I i .
  • the constant current source 118 is connected to the ground terminal 119, generates a predetermined current I i, and outputs the current I i toward the ground terminal 119.
  • the switch 116 is turned on upon receiving the rising edge detection signal D from the D-type flip-flop 111.
  • the switch 117 is turned on when the rising edge detection signal U is received from the D-type flip-flop 112.
  • the current output corresponding loop filter 15 When receiving the charge pump current I i from the charge pump 14, the current output corresponding loop filter 15 outputs a voltage obtained by smoothing the charge pump current I i to the switch 22 as the control voltage V t1 .
  • the T-type flip-flop 16 When the T-type flip-flop 16 receives the synchronization signal DIV from the variable frequency divider 11, the T-type flip-flop 16 performs signal edge detection processing of the synchronization signal DIV, and each time the signal edge of the synchronization signal DIV is detected, The amplitude is inverted (the state of the output signal is inverted from logic high to logic low, or from logic low to logic high), and the signal D 1 after amplitude inversion is output to the EX-OR circuit 19.
  • the inverter 17 When receiving the reference signal REF from the reference signal source 1, the inverter 17 inverts the amplitude of the reference signal REF and outputs the reference signal REF after the amplitude inversion to the T-type flip-flop 18.
  • the T-type flip-flop 18 performs processing for detecting the signal edge of the reference signal REF after the amplitude inversion by the inverter 17, and inverts the amplitude of the output signal every time the signal edge of the reference signal REF is detected (the output signal The state is inverted from logic high to logic low, or from logic low to logic high), and the signal R1 after amplitude inversion is output to the EX-OR circuit 19.
  • the EX-OR circuit 19 calculates an exclusive OR of the output signal D1 of the T-type flip-flop 16 and the output signal R1 of the T-type flip-flop 18, and outputs voltage signals of phase difference signals OUT and OUTB indicating the calculation result. Output to the corresponding loop filter 20. OUT and OUTB form a differential signal pair.
  • the voltage output corresponding loop filter 20 outputs a voltage obtained by smoothing the phase difference signals OUT and OUTB to the switch 22 as a control voltage Vt2 .
  • the synchronization detection circuit 21 detects the establishment of phase synchronization from the phase difference signals D and U.
  • the synchronization detection circuit 21 is a logic low indicating that phase synchronization is not established.
  • the synchronization signal LD is output to the switch 22.
  • the synchronization detection circuit 21 indicates a logic high indicating that phase synchronization is established. Is output to the switch 22.
  • the switch 22 When the switch 22 receives a logic low synchronization signal LD indicating that phase synchronization is not established from the synchronization detection circuit 21, the switch 22 selects the control voltage V t1 generated by the current output corresponding loop filter 15 and controls the control voltage V t1. The voltage V t1 is output to the voltage controlled oscillator 4.
  • the switch 22 receives the logic high synchronization signal LD indicating that phase synchronization is established from the synchronization detection circuit 21, the switch 22 selects the control voltage V t2 generated by the voltage output corresponding loop filter 20 and controls the control voltage V t2.
  • the voltage V t2 is output to the voltage controlled oscillator 4.
  • Voltage controlled oscillator 4 receives a control voltage V t (V t1 or V t2) from the phase difference detecting circuit 3 generates a frequency of the high-frequency signal corresponding to the control voltage V t (V t1 or V t2), The high-frequency signal is output to the synchronization signal output circuit 2 and the outside.
  • the control voltage V t1 or the EX-OR circuit generated from the phase difference signals D and U that are the outputs of the D-type flip-flop 13 depending on the phase synchronization state.
  • the control voltage V t2 generated from the phase difference signals OUT and OUTB which are the outputs of 19 is selected, and a high frequency signal is generated.
  • FIG. 2 shows a D-type flip-flop when the cycle T of the reference signal REF is “4.25” and the cycle T of the synchronization signal DIV is “4”, “4”, “4”, “5”.
  • FIG. 7 is an explanatory diagram showing waveforms of respective parts of the pump 13 and the charge pump 14.
  • the duty ratio of the reference signal REF is 50%
  • the duty ratio of the synchronization signal DIV whose cycle T is “4” is 25%
  • the duty ratio of the synchronization signal DIV whose cycle T is “5” is 20%.
  • the D-type flip-flop 13 Since the D-type flip-flop 13 detects the time difference between the rising edges of the reference signal REF and the synchronization signal DIV as a phase difference, it is not affected by the duty ratio of the synchronization signal DIV that varies according to the period T.
  • the integration result of the charge pump current I i for one cycle of the frequency-dividing frequency pattern ideally becomes zero, and the control voltage V t1 is maintained at a predetermined voltage.
  • the operation described above is the same as the operation of the phase comparator of the conventional frequency synthesizer disclosed in Non-Patent Document 1 and Non-Patent Document 2.
  • FIG. 3 shows a T-type flip-flop 16 when the cycle T of the reference signal REF is “4.25” and the cycle T of the synchronization signal DIV is “4”, “4”, “4”, “5”.
  • 18 is an explanatory diagram showing waveforms at various parts of the EX-OR circuit 19 and FIG.
  • the duty ratio of the reference signal REF is 50%
  • the duty ratio of the synchronization signal DIV whose cycle T is “4” is 25%
  • the duty ratio of the synchronization signal DIV whose cycle T is “5” is 20%.
  • signals (R1, D1) in which the state becomes logic high or logic low for a period of one cycle of the reference signal REF and the synchronization signal DIV are generated.
  • the EX-OR circuit 19 detects the time difference between the states of the signals R1 and D1 representing the period time as a phase difference, thereby eliminating the influence of the duty ratio of the synchronization signal DIV that varies according to the period.
  • the integration result of the difference signal (OUTB-OUT) for one period of the time change pattern is ideally zero, and the control voltage Vt2 is maintained at a predetermined voltage.
  • the phase difference detection circuit 3 generates the phase difference signals D and U from the detection timing of the signal edge in the reference signal REF and the synchronization signal DIV. 13, the current output corresponding loop filter 15 that generates the control voltage V t1 according to the phase difference signals D and U generated by the D-type flip-flop 13, and the output signal every time the signal edge of the synchronization signal DIV is detected.
  • T-type flip-flop 16 that inverts the amplitude of the reference signal
  • inverter 17 that inverts the amplitude of the reference signal REF
  • T that inverts the amplitude of the output signal each time the signal edge of the reference signal after the amplitude inversion by the inverter 17 is detected.
  • EX-OR circuit 19 for outputting signals OUT and OUTB
  • loop filter 20 for voltage output for generating control voltage V t2 corresponding to phase difference signals OUT and OUTB output from EX-OR circuit 19, and D-type flip-flop
  • the phase detection signal 21 is not detected by the synchronization detection circuit 21 and the synchronization detection circuit 21 detects the establishment of the phase synchronization from the phase difference signals D and U generated by the loop 13, the current output corresponding loop filter 15
  • the control voltage V t1 is output to the voltage controlled oscillator 4, and if the establishment of phase synchronization is detected by the synchronization detection circuit 21, the control voltage V t2 generated by the voltage output corresponding loop filter 20 is output to the voltage controlled oscillator 4. Therefore, an effect of realizing low spurious characteristics can be achieved.
  • the first embodiment it is possible to solve the problem of the conventional example in which a D-type flip-flop or an EX-OR circuit is used alone as a phase comparator of a frequency synthesizer.
  • First by using the output of the EX-OR circuit 19 instead of using the output of the D-type flip-flop 13 after the phase synchronization is established, the spurious caused by the variation between the circuits in the D-type flip-flop 13 is eliminated. Does not occur.
  • Second by making the input of the EX-OR circuit 19 the signals (R1, D1) representing the period of the reference signal REF and the synchronization signal DIV, spurious due to the change in the duty ratio of the synchronization signal DIV does not occur.
  • the control voltage V t is changed from V t1 to V t2 by the switch 22 after the establishment of phase synchronization. discontinuity of the control voltage V t when switching is not present in the ideal. That is, there is no change in the output frequency due to switching of the switch 22.
  • the duty ratio of the reference signal REF is 50%.
  • the control voltage V t is controlled by the switch 22 after the phase synchronization is established. Is switched from V t1 to V t2 , discontinuity of the control voltage V t occurs (the closer the duty ratio is to 50%, the smaller the voltage difference between V t1 and V t2 ).
  • a known technique such as a method of dividing the frequency by 2 to 2 or a narrow band filter may be applied.
  • the charge pump 14 and the current output corresponding loop filter 15 are mounted in the subsequent stage of the D-type flip-flop 13 in order to generate the control voltage V t1 .
  • a voltage output corresponding loop filter 23 for D-type flip-flop (indicated as “DV-LF” in FIG. 4) is provided instead of the charge pump 14 and the current output corresponding loop filter 15. Even if the control voltage V t1 is generated, the same effect can be obtained.
  • FIG. FIG. 5 is a block diagram showing a frequency synthesizer according to Embodiment 2 of the present invention.
  • the switch 31 is disposed on the output side of the loop filter 15 corresponding to the current output, and is closed when the synchronization detection circuit 21 does not detect the establishment of phase synchronization, and when the synchronization detection circuit 21 detects the establishment of phase synchronization.
  • the switch 32 is arranged on the output side of the loop filter 20 corresponding to the voltage output, and is closed when the synchronization detection circuit 21 detects the establishment of phase synchronization, and when the synchronization detection circuit 21 does not detect the establishment of phase synchronization.
  • the adder circuit 33 includes a control voltage V t1 (the zero control voltage when the switch 31 is open) that is an output of the first signal path from the D-type flip-flop 13 to the switch 31, and the EX-OR circuit 19. Is added to the control voltage V t2 (zero control voltage when the switch 32 is open), which is the output of the second signal path from to the switch 32, and the control voltage V t after the addition is added to the voltage controlled oscillator. 4 is a circuit that outputs the signal.
  • the switches 31 and 32 and the adder circuit 33 constitute control voltage selection means.
  • the phase difference detection circuit 3 has one switch 22 mounted. However, the phase difference detection circuit 3 has two switches 31 and 32. The same effects as those of the first embodiment may be obtained. Since operations other than the switches 31 and 32 and the adder circuit 33 are the same as those in the first embodiment, only operations of the switches 31 and 32 and the adder circuit 33 will be described below.
  • Switch 31 receives the synchronization signal LD logic low indicating that the synchronization detection circuit 21 is not established phase synchronization is closed, the control voltage V t1 generated by the current output corresponding loop filter 15 adder circuit To 33.
  • the circuit is opened, and a zero control voltage V t1 (no signal) is output to the addition circuit 33.
  • the switch 32 When the switch 32 receives a logic high synchronization signal LD indicating that phase synchronization is established from the synchronization detection circuit 21, the switch 32 is in a closed state, and adds a control voltage V t2 generated by the voltage output corresponding loop filter 20 to the addition circuit. To 33. On the other hand, when a logic low synchronization signal LD indicating that phase synchronization is not established is received from the synchronization detection circuit 21, the circuit is opened, and a zero control voltage V t2 (no signal) is output to the addition circuit 33.
  • the adding circuit 33 adds the control voltage V t1 output from the switch 31 and the control voltage V t2 output from the switch 32, and as shown in the following equation (1), the added control voltage V t Is output to the voltage controlled oscillator 4.
  • V t ⁇ ⁇ V t1 + ⁇ ⁇ V t2 (1)
  • ⁇ and ⁇ are arbitrary coefficients.
  • the control voltage V t1 and the control voltage V t2 are set by setting ⁇ and ⁇ to appropriate values. Can be compensated for.
  • the charge pump 14 and the current output corresponding loop filter 15 are mounted in the subsequent stage of the D-type flip-flop 13. As shown, a voltage output-corresponding loop filter 23 for the D-type flip-flop is provided in place of the charge pump 14 and the current output-corresponding loop filter 15 to generate the control voltage V t1. Can play.
  • the switch 31 in the first signal path from the D-type flip-flop 13 to the output side of the current output corresponding loop filter 15, the switch 31 is arranged on the output side of the current output corresponding loop filter 15.
  • a switch 31 may be disposed between the charge pump 14 and the current output loop filter 15.
  • a switch 31 may be disposed between the D-type flip-flop 13 and the charge pump 14.
  • a switch 31 may be disposed between the D-type flip-flop 13 and the voltage-type loop filter 23 for the D-type flip-flop.
  • the switch 32 in the second signal path from the EX-OR circuit 19 to the output side of the voltage output corresponding loop filter 20, the switch 32 is arranged on the output side of the voltage output corresponding loop filter 20.
  • a switch 32 may be disposed between the EX-OR circuit 19 and the voltage output loop filter 20.
  • FIG. 11 is a block diagram showing a frequency synthesizer according to Embodiment 3 of the present invention.
  • a phase comparator 41 with a dead zone (denoted as “DZ-PD” in FIG. 11), which is the first phase comparator, is output from the reference signal source 1 in the same manner as the D-type flip-flop 13.
  • a process of outputting the phase difference signals D and U corresponding to the phase difference between the reference signal REF and the synchronization signal DIV output from the variable frequency divider 11 to the charge pump 14 is performed.
  • the signal in the reference signal REF and the synchronization signal DIV is performed.
  • the time difference of the edge detection timing is smaller than a predetermined value, it is different from the D flip-flop 13 in that it has a characteristic of generating a zero phase difference signal.
  • the third embodiment is different from the second embodiment in that a phase comparator 41 with a dead zone is provided instead of the D-type flip-flop 13 and the switch 31 is not mounted.
  • a phase comparator 41 with a dead zone is provided instead of the D-type flip-flop 13 and the switch 31 is not mounted.
  • FIG. 12 is an explanatory diagram showing detection characteristics with respect to a phase difference when using the phase comparator 41 with a dead zone.
  • the dead zone-equipped phase comparator 41 has a phase difference corresponding to the phase difference between the reference signal REF output from the reference signal source 1 and the synchronization signal DIV output from the variable frequency divider 11.
  • the signals D and U are output to the charge pump 14, but as shown in FIG. 12, when the time difference between the signal edge detection timings in the reference signal REF and the synchronization signal DIV is smaller than a predetermined value, a zero phase difference signal is output. It has the characteristics to generate. That is, as shown in FIG. 12, the phase comparator 41 with a dead zone has a detection output of zero when the phase difference is near zero.
  • the switch 32 is arranged on the output side of the voltage output corresponding loop filter 20.
  • a switch 32 may be disposed between the EX-OR circuit 19 and the voltage output loop filter 20.
  • the phase difference detection circuit 3 is mounted with the charge pump 14 and the current output loop filter 15.
  • FIG. 14 and FIG. 3 may be provided with a voltage output corresponding loop filter 23 for the D-type flip-flop.
  • FIG. FIG. 16 is a block diagram showing a frequency synthesizer according to Embodiment 4 of the present invention.
  • the switch 51 serving as the control voltage selection means selects the phase difference signals D and U generated by the D-type flip-flop 13, and selects the phase difference signal D
  • the switch 51 serving as the control voltage selection means selects the phase difference signals D and U generated by the D-type flip-flop 13, and selects the phase difference signal D
  • the phase difference signals OUT and OUTB output from the EX-OR circuit 19 are selected and the phase difference is selected.
  • a process of outputting the signals OUT and OUTB to the voltage output corresponding loop filter 52 is performed.
  • a voltage output corresponding loop filter 52 (indicated as “V-LF” in FIG. 16), which is a control voltage generation circuit, smoothes the phase difference signals D and U or the phase difference signals OUT and OUTB output from the switch 51. as a phased voltage controlled voltage V t, and carries out a process of outputting to the voltage controlled oscillator 4.
  • the switch 51 receives a logic low synchronization signal LD indicating that phase synchronization has not been established from the synchronization detection circuit 21
  • the switch 51 selects the phase difference signals D and U generated by the D-type flip-flop 13, and The phase difference signals D and U are output to the voltage output corresponding loop filter 52.
  • the phase difference signals OUT and OUTB output from the EX-OR circuit 19 are selected and the phase difference is selected.
  • the signals OUT and OUTB are output to the voltage output corresponding loop filter 52.
  • the voltage output smoothing loop 52 controls the voltage obtained by smoothing the phase difference signals D and U or the phase difference signals OUT and OUTB. as V t, and outputs to the voltage controlled oscillator 4.
  • V t the voltage controlled oscillator 4.
  • the phase difference detection circuit 3 is mounted with the D-type flip-flop 13.
  • the phase difference detection circuit 3 includes the phase comparator 41 with a dead zone. You may make it mount.
  • the voltage output loop filter 20 outputs a voltage obtained by smoothing the phase difference signals OUT and OUTB output from the EX-OR circuit 19 as the control voltage V t2 .
  • the voltage output corresponding loop filter 20 includes an operational amplifier 61, resistors 62, 63, 65, 66 and capacitors 64, 67.
  • the phase difference signal OUT is input to the inverting input terminal of the operational amplifier 61, and the phase difference signal OUTB that is a differential signal pair of the phase difference signal OUT is input to the non-inverting input terminal of the operational amplifier 61.
  • a smoothed difference signal (OUTB ⁇ OUT) is output from the output terminal of the operational amplifier 61 as the control voltage V t2 .
  • the voltage output corresponding loop filter 20 includes an operational amplifier 61, resistors 62, 63, 69, a capacitor 64, and an offset DC power supply 68.
  • any one of the phase difference signals OUT and OUTB which is a differential signal pair is input to the inverting input terminal of the operational amplifier 61, so that the voltage smoothed from the output terminal of the operational amplifier 61 is controlled.
  • the voltage Vt2 is output.
  • the DC offset voltage of the phase difference signals OUT and OUTB output from the EX-OR circuit 19 is half of the power supply voltage Vcc of the EX-OR circuit 19. Therefore, in the voltage output-corresponding loop filter 20 of FIG. 19, the offset DC power supply 68 is used to correct the DC offset included in the phase difference signal OUT or the phase difference signal OUTB.
  • the voltage output loop filter 20 includes an operational amplifier 61, resistors 62, 63, 69, 70, a capacitor 64, and an offset DC power supply 68.
  • any one of the phase difference signals OUT and OUTB that is a differential signal pair is input to the inverting input terminal of the operational amplifier 61, so that the voltage smoothed from the output terminal of the operational amplifier 61 is controlled.
  • the voltage Vt2 is output.
  • the DC offset included in the phase difference signal OUT or the phase difference signal OUTB is obtained by using the offset DC power source 68 as in the voltage output-corresponding loop filter 20 shown in FIG. It is corrected.
  • the frequency synthesizer according to the present invention is applied to, for example, a wireless communication device, and is particularly suitable for a wireless communication device that requires low spurious characteristics.

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

　位相差検出回路３が、Ｄ型フリップフロップ１３により生成された位相差信号Ｄ，Ｕから位相同期の確立を検出する同期検出回路２１や、同期検出回路２１により位相同期の確立が検出されなければ、電流出力対応ループフィルタ１５により生成された制御電圧Ｖｔ１を電圧制御発振器４に出力し、同期検出回路２１により位相同期の確立が検出されれば、電圧出力対応ループフィルタ２０により生成された制御電圧Ｖｔ２を電圧制御発振器４に出力するスイッチ２２などを実装している。

Description

周波数シンセサイザ
　この発明は、例えば、無線通信装置などに用いられるフラクショナル－Ｎ方式の位相同期ループ形周波数シンセサイザに関するものである。
　図２１は以下の非特許文献１に開示されているフラクショナル－Ｎ方式の位相同期ループ形周波数シンセサイザを示す構成図である。
　以下、図２１の周波数シンセサイザの動作を説明する。
　基準信号源１０１は、基準信号ＲＥＦを生成して、その基準信号ＲＥＦを位相比較器１０４に出力する。
　可変分周器１０２（図２１では、「÷Ｎ」と表記している）は、変調回路１０３から出力される分周データにしたがって電圧制御発振器１０７から出力された高周波信号を分周し、分周後の高周波信号を同期信号ＤＩＶとして位相比較器１０４に出力する。
　変調回路１０３は、基準信号源１０１により生成された基準信号又は可変分周器１０２から出力された同期信号のいずれかに同期して動作し、外部から与えられる設定信号に応じて可変分周器１０２の分周数を決定し、その分周数を示す分周データを可変分周器１０２に出力する。
　位相比較器１０４（図２１では、「ＤＥＦ－ＰＤ」と表記している）は、Ｄ型フリップフロップを用いて構成されており、基準信号源１０１から出力された基準信号ＲＥＦと可変分周器１０２から出力された同期信号ＤＩＶの位相差に応じた位相差信号Ｄ，Ｕをチャージポンプ１０５に出力する。
　チャージポンプ１０５（図２１では、「ＣＰ」と表記している）は、位相比較器１０２から出力された位相差信号Ｄ，Ｕに応じたチャージポンプ電流Ｉｉを電流出力対応ループフィルタ１０６に出力する。
　電流出力対応ループフィルタ１０６（図２１では、「Ｉ－ＬＦ」と表記している）は、チャージポンプ１０５から出力されたチャージポンプ電流Ｉｉを平滑化した電圧を制御電圧Ｖｔとして、電圧制御発振器１０７に出力する。
　電圧制御発振器１０７は、電流出力対応ループフィルタ１０６から制御電圧Ｖｔを受けると、その制御電圧Ｖｔに応じた周波数の高周波信号を発生し、その高周波信号を可変分周器１０２及び外部に出力する。
　図２２は周波数シンセサイザにおける位相比較器１０４及びチャージポンプ１０５の内部を示す構成図である。
　以下、位相比較器１０４及びチャージポンプ１０５の動作を説明する。
　位相比較器１０４のＤ型フリップフロップ１１１（図２２では、「Ｄ－ＦＦ」と表記している）は、基準信号源１０１から出力された基準信号ＲＥＦとリセット信号ＲＳＴを入力し、その基準信号ＲＥＦの立ち上がりエッジ検出信号ＤをＡＮＤ回路１１３及びチャージポンプ１０５のスイッチ１１６に出力する。
　Ｄ型フリップフロップ１１２（図２２では、「Ｄ－ＦＦ」と表記している）は、可変分周器１０２から出力された同期信号ＤＩＶとリセット信号ＲＳＴを入力し、その同期信号ＤＩＶの立ち上がりエッジ検出信号ＵをＡＮＤ回路１１３及びチャージポンプ１０５のスイッチ１１７に出力する。
　ＡＮＤ回路１１３（図２２では、「ＡＮＤ」と表記している）は、Ｄ型フリップフロップ１１１から出力された立ち上がりエッジ検出信号ＤとＤ型フリップフロップ１１２から出力された立ち上がりエッジ検出信号Ｕを入力し、その立ち上がりエッジ検出信号Ｄと立ち上がりエッジ検出信号ＵとのＡＮＤ演算を実施し、その演算結果をリセット信号ＲＳＴとして、Ｄ型フリップフロップ１１１，１１２に出力する。
　チャージポンプ１０５の定電流源１１５は、電源回路１１４と接続されており、所定の電流Ｉｉを生成する。
　定電流源１１８は、接地端子１１９と接続されており、所定の電流Ｉｉを生成して、その電流Ｉｉを接地端子１１９に向けて出力する。
　スイッチ１１６（図２２では、「ＳＷ」と表記している）は、位相比較器１０４のＤ型フリップフロップ１１１から立ち上がりエッジ検出信号Ｄを受けるとオン状態になる。
　スイッチ１１７（図２２では、「ＳＷ」と表記している）は、位相比較器１０４のＤ型フリップフロップ１１２から立ち上がりエッジ検出信号Ｕを受けるとオン状態になる。
　ここで、図２３は基準信号ＲＥＦの周期Ｔが“４”、同期信号ＤＩＶの周期Ｔが“６”と“２”の繰り返しである場合の位相比較器１０４とチャージポンプ１０５の各部の波形を示す説明図である。
　例えば、同期信号ＤＩＶの立ち上がりエッジが、基準信号ＲＥＦよりも早く入力される場合、立ち上がりエッジ検出信号Ｕだけがロジックローからロジックハイに変化する。
　そして、基準信号ＲＥＦの立ち上がりエッジを検出した時点で、立ち上がりエッジ検出信号Ｄがロジックローからロジックハイに変化する。
　このとき、リセット信号ＲＳＴも、ロジックローからロジックハイに変化するため、Ｄ型フリップフロップ１１１，１１２がリセットされて、立ち上がりエッジ検出信号Ｕ，Ｄがロジックローに変化する。
　立ち上がりエッジ検出信号Ｕがロジックハイの期間中、スイッチ１１７がオン状態になり、外部から接地端子１１９に向けて電流Ｉｉが流れる。このとき、チャージポンプ１０５の外部から内部に電流を吸い込む動作となるため、電流Ｉｉの流れは負の向きとなる。
　基準信号ＲＥＦの立ち上がりエッジが、同期信号ＤＩＶよりも早く入力される場合、立ち上がりエッジ検出信号Ｄだけがロジックローからロジックハイに変化する。
　そして、同期信号ＤＩＶの立ち上がりエッジを検出した時点で、立ち上がりエッジ検出信号Ｕがロジックローからロジックハイに変化する。
　このとき、リセット信号ＲＳＴも、ロジックローからロジックハイに変化するため、Ｄ型フリップフロップ１１１，１１２がリセットされて、立ち上がりエッジ検出信号Ｕ，Ｄがロジックローに変化する。
　立ち上がりエッジ検出信号Ｄがロジックハイの期間中、スイッチ１１６がオン状態になり、電源回路１１４から外部に向けて電流Ｉｉが流れる。このときの電流Ｉｉの流れは正の向きとなる。
　このように、Ｄ型フリップフロップ１１１，１１２から構成されている位相比較器１０４を用いている周波数シンセサイザでは、基準信号ＲＥＦと同期信号ＤＩＶの立ち上がりエッジの時間差が、基準信号ＲＥＦと同期信号ＤＩＶ間の位相差として扱われる。
　そして、基準信号ＲＥＦと同期信号ＤＩＶ間の位相差に応じた電流Ｉｉに基づいて、電圧制御発振器１０７から発生される高周波信号が所望の周波数となるように、電流出力対応ループフィルタ１０６から制御電圧Ｖｔが電圧制御発振器１０７に出力される。
　位相同期が確立すると、時間変化する分周数パターンの一周期分の電流Ｉｉの積算結果が理想的にはゼロとなり、制御電圧Ｖｔが所定の電圧に維持される。
　なお、積算結果がゼロとなるには、電流出力対応ループフィルタ１０６のＤＣ利得が無限大になることが条件となる。実際は、ＤＣ利得が無限大ではないが、非常に大きな値となるため、積算結果はほぼゼロとなる。
　図２４は以下の非特許文献２に開示されている位相同期ループ形周波数シンセサイザを示す構成図である。
　図２４の周波数シンセサイザでは、ＥＸ－ＯＲ回路からなる位相比較器１０８を用いている。
　以下、図２４の周波数シンセサイザの動作を説明する。
　ただし、図２１の周波数シンセサイザと同一符号は同一または相当部分を示すので説明を省略する。
　ＥＸ－ＯＲ回路である位相比較器１０８（図２４では、「ＥＸ－ＯＲ」と表記している）は、基準信号源１０１から出力された基準信号ＲＥＦと可変分周器１０２から出力された同期信号ＤＩＶを入力し、その基準信号ＲＥＦと同期信号ＤＩＶの位相差に応じた位相差信号ＯＵＴ，ＯＵＴＢを電圧出力対応ループフィルタ１０９に出力する。なお、ＯＵＴＢはＯＵＴの差動信号の対となるものである。
　電圧出力対応ループフィルタ１０９（図２４では、「Ｖ－ＬＦ」と表記している）は、位相比較器１０８から出力された位相差信号ＯＵＴ，ＯＵＴＢを平滑化した電圧を制御電圧Ｖｔとして、電圧制御発振器１０７に出力する。
　ここで、図２５は基準信号ＲＥＦの周期Ｔが“４”、同期信号ＤＩＶの周期Ｔが“６”と“２”の繰り返しである場合の位相比較器１０８（ＥＸ－ＯＲ回路）の各部の波形を示す説明図である。
　ＥＸ－ＯＲ回路である位相比較器１０８では、入力信号である基準信号ＲＥＦと同期信号ＤＩＶが同じステート（両方の信号がロジックハイ、または、両方の信号がロジックロー）である場合、位相差信号ＯＵＴはロジックロー、位相差信号ＯＵＴＢはロジックハイとなる。
　一方、入力信号である基準信号ＲＥＦと同期信号ＤＩＶが異なるステート（ロジックハイとロジックロー）である場合、位相差信号ＯＵＴはロジックハイ、位相差信号ＯＵＴＢはロジックローとなる。
　なお、ＯＵＴＢ－ＯＵＴの差信号は、ゼロを中心とする電圧信号となる。
　このように、ＥＸ－ＯＲ回路からなる位相比較器１０８を用いている周波数シンセサイザでは、基準信号ＲＥＦと同期信号ＤＩＶのステート（ロジックハイ又はロジックロー）の時間差が、基準信号ＲＥＦと同期信号ＤＩＶ間の位相差として扱われる。
　そして、基準信号ＲＥＦと同期信号ＤＩＶ間の位相差に応じた差信号（ＯＵＴＢ－ＯＵＴ）を得ることにより、電圧制御発振器１０７から発生される高周波信号が所望の周波数となるように、その差信号（ＯＵＴＢ－ＯＵＴ）に基づいて、電圧出力対応ループフィルタ１０９から制御電圧Ｖｔが電圧制御発振器１０７に出力される。
　位相同期が確立すると、時間変化する分周数パターンの一周期分の差信号（ＯＵＴＢ－ＯＵＴ）の積算結果が理想的にはゼロとなり、制御電圧Ｖｔが所定の電圧に維持される。
　なお、積算結果がゼロとなるには、電圧出力対応ループフィルタ１０９のＤＣ利得が無限大になることが条件となる。実際は、ＤＣ利得が無限大ではないが、非常に大きな値となるため、積算結果はほぼゼロとなる。
　Ｄ型フリップフロップ１１１，１１２から構成されている位相比較器１０４と、ＥＸ－ＯＲ回路からなる位相比較器１０８とを比較すると、位相比較器１０４では、入力信号の位相差に応じてＤ型フリップフロップ１１１，１１２から出力される検波信号が変化する。
　一方、ＥＸ－ＯＲ回路では、単一回路からなるので、入力信号の位相差に対する動作箇所が変化しない。
　図２６は位相比較器１０４がＤ型フリップフロップ１１１，１１２から構成されている場合の位相差に対する検波特性を示す説明図である。
　理想的には、位相差に対する検波特性が直線（点線で示す検波特性)となる。しかし、定電流源１１５，１１８の電流値のばらつきや、Ｄ型フリップフロップ１１１，１１２内の回路間の動作タイミングの遅延などの誤差要因が存在すると、検波特性の傾きに差異が生じる。また、位相差のゼロ近傍に非線形な変化が生じる。
　位相比較器１０４がＤ型フリップフロップ１１１，１１２から構成されている場合、基準信号ＲＥＦと同期信号ＤＩＶの位相差が、分周数によって主に負か正の値となるため、検波信号を出力するＤ型フリップフロップ１１１，１１２が変化し、図２６に示すような検波特性の非線形性の影響を受けることになる。
　その結果、周波数シンセサイザの出力である高周波信号にスプリアスが発生する。また、このスプリアスが搬送波近傍である場合、ＰＬＬの閉ループ伝達特性による帯域外抑圧効果が得られない。
　ＥＸ－ＯＲ回路からなる位相比較器１０８を用いている場合、Ｄ型フリップフロップ１１１，１１２内の回路間のばらつきを要因とするスプリアスは発生しない。
　しかし、ＥＸ－ＯＲ回路からなる位相比較器１０８を用いる場合でも、別の要因でスプリアスが発生する。
　図２７は図２５と同じ立ち上がりエッジである基準信号ＲＥＦと同期信号ＤＩＶが入力されたときのＥＸ－ＯＲ回路の各部の波形を示す説明図である。
　図２５と図２７との違いは、周期Ｔが“６”の同期信号ＤＩＶの波形のデューティ比である。
　図２７より、時間変化パターンの一周期分の差信号（ＯＵＴＢ－ＯＵＴ）の積算結果がゼロより大きいことが分かる。具体的には、“８”の周期Ｔのうち、“６”の周期Ｔがロジックハイ、“２”の周期Ｔがロジックローである。
　このように、ＥＸ－ＯＲ回路からなる位相比較器１０８を用いている場合、入力信号のデューティ比が変化すると、位相比較器１０８の比較結果が変動する。その結果、周波数シンセサイザの出力である高周波信号にスプリアスが発生する。
　図２８は基準信号ＲＥＦの周期Ｔが“８”、同期信号ＤＩＶの周期Ｔが“６”と“２”の繰り返しである場合の位相比較器１０８（ＥＸ－ＯＲ回路）の各部の波形を示す説明図である。
　同期信号ＤＩＶの周期Ｔの平均は“４”であり、基準信号ＲＥＦの周期Ｔ“８”と異なっている。
　しかし、図２５と同様に、時間変化パターンの一周期分の差信号（ＯＵＴＢ－ＯＵＴ）の積算結果がゼロとなって、位相同期が確立することになる。即ち、ＥＸ－ＯＲ回路からなる位相比較器１０８では、広帯域な周波数制御を行えない。
Ｔｓｕｎｇ－Ｈｓｉｅｎ　Ｌｉｎ　他、"Ｄｙｎａｍｉｃ　Ｃｕｒｒｅｎｔ－Ｍａｔｃｈｉｎｇ　Ｃｈａｒｇｅ　Ｐｕｍｐ　ａｎｄ　Ｇａｔｅｄ－Ｏｆｆｓｅｔ　Ｌｉｎｅａｒｉｚａｔｉｏｎ　Ｔｅｃｈｎｉｑｕｅ　ｆｏｒ　Ｄｅｌｔａ－Ｓｉｇｍａ　Ｆｒａｃｔｉｏｎａｌ－Ｎ　ＰＬＬｓ、"　ＩＥＥＥ　Ｔｒａｎｓａｃｔｉｏｎｓ　ｏｎ　Ｃｉｒｃｕｉｔｓ　ａｎｄ　Ｓｙｓｔｅｍｓ－Ｉ、Ｖｏｌ．５６、Ｎｏ．５、ｐｐ．８７７～８８５、Ｍａｙ．　２００９． Ｙ．　Ｓｕｍｉ　他、"Ｄｅａｄ－ｚｏｎｅ－ｌｅｓｓ　ＰＬＬ　Ｆｒｅｑｕｅｎｃｙ　Ｓｙｎｔｈｅｓｉｚｅｒ　ｂｙ　Ｈｙｂｒｉｄ　Ｐｈａｓｅ　Ｄｅｔｅｃｔｏｒｓ、"　Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｆ　ｔｈｅ　ＩＥＥＥ　Ｓｙｍｐｏｓｉｕｍ　ｏｎ　Ｃｉｒｃｕｉｔｓ　ａｎｄ　Ｓｙｓｔｅｍｓ、Ｖｏｌ．４、ｐｐ．４１０～４１４、Ｊｕｎ．　１９９９．
　従来の周波数シンセサイザは以上のように構成されているので、位相比較器１０４がＤ型フリップフロップ１１１，１１２から構成されている場合でも、位相比較器１０８がＥＸ－ＯＲ回路から構成されている場合でも、出力である高周波信号にスプリアスが発生するなどの課題があった。
　この発明は上記のような課題を解決するためになされたもので、低スプリアス特性を実現することができる周波数シンセサイザを得ることを目的とする。
　この発明に係る周波数シンセサイザは、基準信号を生成する基準信号源と、高周波信号を分周して、分周後の高周波信号を同期信号として出力する同期信号出力回路と、基準信号源により生成された基準信号と同期信号出力回路から出力された同期信号の位相差を検出し、その位相差に応じた制御電圧を出力する位相差検出回路と、位相差検出回路から出力された制御電圧に応じた周波数の高周波信号を生成し、その高周波信号を同期信号出力回路及び外部に出力する電圧制御発振器とを備え、上記位相差検出回路が、基準信号及び同期信号における信号エッジの検出タイミングから位相差信号を生成する第１の位相比較器と、第１の位相比較器により生成された位相差信号に応じた制御電圧を生成する第１の制御電圧生成回路と、同期信号の信号エッジを検出する毎に、出力信号の振幅を反転する第１のフリップフロップと、基準信号の振幅を反転するインバータと、インバータによる振幅反転後の基準信号の信号エッジを検出する毎に、出力信号の振幅を反転する第２のフリップフロップと、第１及び第２のフリップフロップの出力信号の排他的論理和を演算し、その演算結果を示す位相差信号を出力する第２の位相比較器と、第２の位相比較器から出力された位相差信号に応じた制御電圧を生成する第２の制御電圧生成回路と、第１の位相比較器により生成された位相差信号から位相同期の確立を検出する同期検出回路と、同期検出回路により位相同期の確立が検出されなければ、第１の制御電圧生成回路により生成された制御電圧を電圧制御発振器に出力し、同期検出回路により位相同期の確立が検出されれば、第２の制御電圧生成回路により生成された制御電圧を電圧制御発振器に出力する制御電圧選択手段とから構成されているものである。
　この発明によれば、位相差検出回路が、基準信号及び同期信号における信号エッジの検出タイミングから位相差信号を生成する第１の位相比較器と、第１の位相比較器により生成された位相差信号に応じた制御電圧を生成する第１の制御電圧生成回路と、同期信号の信号エッジを検出する毎に、出力信号の振幅を反転する第１のフリップフロップと、基準信号の振幅を反転するインバータと、インバータによる振幅反転後の基準信号の信号エッジを検出する毎に、出力信号の振幅を反転する第２のフリップフロップと、第１及び第２のフリップフロップの出力信号の排他的論理和を演算し、その演算結果を示す位相差信号を出力する第２の位相比較器と、第２の位相比較器から出力された位相差信号に応じた制御電圧を生成する第２の制御電圧生成回路と、第１の位相比較器により生成された位相差信号から位相同期の確立を検出する同期検出回路と、同期検出回路により位相同期の確立が検出されなければ、第１の制御電圧生成回路により生成された制御電圧を電圧制御発振器に出力し、同期検出回路により位相同期の確立が検出されれば、第２の制御電圧生成回路により生成された制御電圧を電圧制御発振器に出力する制御電圧選択手段とから構成されているので、低スプリアス特性を実現することができる効果がある。
この発明の実施の形態１による周波数シンセサイザを示す構成図である。 基準信号ＲＥＦの周期Ｔが“４．２５”、同期信号ＤＩＶの周期Ｔが“４”、“４”、“４”、“５”の繰り返しである場合のＤ型フリップフロップ１３とチャージポンプ１４の各部の波形を示す説明図である。 基準信号ＲＥＦの周期Ｔが“４．２５”、同期信号ＤＩＶの周期Ｔが“４”、“４”、“４”、“５”の繰り返しである場合のＴ型フリップフロップ１６，１８とＥＸ－ＯＲ回路１９の各部の波形を示す説明図である。 この発明の実施の形態１による他の周波数シンセサイザを示す構成図である。 この発明の実施の形態２による周波数シンセサイザを示す構成図である。 この発明の実施の形態２による他の周波数シンセサイザを示す構成図である。 この発明の実施の形態２による他の周波数シンセサイザを示す構成図である。 この発明の実施の形態２による他の周波数シンセサイザを示す構成図である。 この発明の実施の形態２による他の周波数シンセサイザを示す構成図である。 この発明の実施の形態２による他の周波数シンセサイザを示す構成図である。 この発明の実施の形態３による周波数シンセサイザを示す構成図である。 デッドゾーン付き位相比較器４１を用いる場合の位相差に対する検波特性を示す説明図である。 この発明の実施の形態３による他の周波数シンセサイザを示す構成図である。 この発明の実施の形態３による他の周波数シンセサイザを示す構成図である。 この発明の実施の形態３による他の周波数シンセサイザを示す構成図である。 この発明の実施の形態４による周波数シンセサイザを示す構成図である。 この発明の実施の形態４による他の周波数シンセサイザを示す構成図である。 電圧出力対応ループフィルタ２０を示す構成図である。 電圧出力対応ループフィルタ２０を示す構成図である。 電圧出力対応ループフィルタ２０を示す構成図である。 非特許文献１に開示されているフラクショナル－Ｎ方式の位相同期ループ形周波数シンセサイザを示す構成図である。 周波数シンセサイザにおける位相比較器１０４及びチャージポンプ１０５の内部を示す構成図である。 基準信号ＲＥＦの周期Ｔが“４”、同期信号ＤＩＶの周期Ｔが“６”と“２”の繰り返しである場合の位相比較器１０４とチャージポンプ１０５の各部の波形を示す説明図である。 非特許文献２に開示されている位相同期ループ形周波数シンセサイザを示す構成図である 基準信号ＲＥＦの周期Ｔが“４”、同期信号ＤＩＶの周期Ｔが“６”と“２”の繰り返しである場合の位相比較器１０８（ＥＸ－ＯＲ回路）の各部の波形を示す説明図である。 位相比較器１０４がＤ型フリップフロップ１１１，１１２から構成されている場合の位相差に対する検波特性を示す説明図である。 図２５と同じ立ち上がりエッジである基準信号ＲＥＦと同期信号ＤＩＶが入力されたときのＥＸ－ＯＲ回路の各部の波形を示す説明図である。 基準信号ＲＥＦの周期Ｔが“８”、同期信号ＤＩＶの周期Ｔが“６”と“２”の繰り返しである場合の位相比較器１０８（ＥＸ－ＯＲ回路）の各部の波形を示す説明図である。
　以下、この発明をより詳細に説明するため、この発明を実施するための形態について添付の図面に従って説明する。
実施の形態１．
　図１はこの発明の実施の形態１による周波数シンセサイザを示す構成図である。
　図１において、基準信号源１は基準信号ＲＥＦを生成し、その基準信号ＲＥＦを位相差検出回路３に出力する信号源である。
　同期信号出力回路２は電圧制御発振器４から出力された高周波信号を分周して、分周後の高周波信号を同期信号ＤＩＶとして位相差検出回路３に出力する回路である。
　位相差検出回路３は基準信号源１により生成された基準信号ＲＥＦと同期信号出力回路２から出力された同期信号ＤＩＶの位相差を検出し、その位相差に応じた制御電圧Ｖｔ（Ｖｔ１またはＶｔ２）を電圧制御発振器４に出力する回路である。
　電圧制御発振器４は位相差検出回路３から出力された制御電圧Ｖｔ（Ｖｔ１またはＶｔ２）に応じた周波数の高周波信号を生成し、その高周波信号を同期信号出力回路２及び外部に出力する発振器である。
　同期信号出力回路２の可変分周器１１（図１では、「÷Ｎ」と表記している）は変調回路１２から出力される分周データにしたがって電圧制御発振器４から出力された高周波信号を分周し、分周後の高周波信号を同期信号ＤＩＶとして位相差検出回路３に出力する処理を実施する。
　変調回路１２は基準信号源１により生成された基準信号ＲＥＦ又は可変分周器１１から出力された同期信号ＤＩＶのいずれかに同期して動作し、外部から与えられる設定信号に応じて可変分周器１１の分周数を決定し、その分周数を示す分周データを可変分周器１１に出力する処理を実施する。
　位相差検出回路３の第１の位相比較器であるＤ型フリップフロップ１３（図１では、「ＤＥＦ－ＰＤ」と表記している）は基準信号源１から出力された基準信号ＲＥＦ及び可変分周器１１から出力された同期信号ＤＩＶにおける信号エッジの検出タイミングから位相差信号Ｄ，Ｕを生成する処理を実施する。
　即ち、Ｄ型フリップフロップ１３は基準信号源１から出力された基準信号ＲＥＦと可変分周器１１から出力された同期信号ＤＩＶの位相差に応じた位相差信号Ｄ，Ｕをチャージポンプ１４に出力する処理を実施する。
　チャージポンプ１４（図１では、「ＣＰ」と表記している）はＤ型フリップフロップ１３から出力された位相差信号Ｄ，Ｕに応じたチャージポンプ電流Ｉｉを電流出力対応ループフィルタ１５に出力する処理を実施する。
　電流出力対応ループフィルタ１５（図１では、「Ｉ－ＬＦ」と表記している）はチャージポンプ１４から出力されたチャージポンプ電流Ｉｉを平滑化した電圧を制御電圧Ｖｔ１として、スイッチ２２に出力する処理を実施する。
　なお、チャージポンプ１４及び電流出力対応ループフィルタ１５から第１の制御電圧生成回路が構成されている。
　第１のフリップフロップであるＴ型フリップフロップ１６（図１では、「Ｔ－ＦＦ」と表記している）は可変分周器１１から出力された同期信号ＤＩＶの信号エッジを検出する毎に、出力信号の振幅を反転する処理を実施する。
　インバータ１７は基準信号源１から出力された基準信号ＲＥＦの振幅を反転する素子である。
　第２のフリップフロップであるＴ型フリップフロップ１８（図１では、「Ｔ－ＦＦ」と表記している）はインバータ１７による振幅反転後の基準信号ＲＥＦの信号エッジを検出する毎に、出力信号の振幅を反転する処理を実施する。
　第２の位相比較器であるＥＸ－ＯＲ回路１９（図１では、「ＥＸ－ＯＲ」と表記している）はＴ型フリップフロップ１６の出力信号とＴ型フリップフロップ１８の出力信号との排他的論理和を演算し、その演算結果を示す位相差信号ＯＵＴ，ＯＵＴＢを電圧出力対応ループフィルタ２０に出力する処理を実施する。なお、ＯＵＴとＯＵＴＢは差動信号の対をなすものである。
　第２の制御電圧生成回路である電圧出力対応ループフィルタ２０（図１では、「Ｖ－ＬＦ」と表記している）はＥＸ－ＯＲ回路１９から出力された位相差信号ＯＵＴ，ＯＵＴＢを平滑化した電圧を制御電圧Ｖｔ２として、スイッチ２２に出力する処理を実施する。
　同期検出回路２１はＤ型フリップフロップ１３により生成された位相差信号Ｄ，Ｕから位相同期の確立を検出する処理を実施する。
　制御電圧選択手段であるスイッチ２２は同期検出回路２１により位相同期の確立が検出されなければ、電流出力対応ループフィルタ１５により生成された制御電圧Ｖｔ１を選択して、その制御電圧Ｖｔ１を電圧制御発振器４に出力し、同期検出回路２１により位相同期の確立が検出されれば、電圧出力対応ループフィルタ２０により生成された制御電圧Ｖｔ２を選択して、その制御電圧Ｖｔ２を電圧制御発振器４に出力する処理を実施する。
　次に動作について説明する。
　基準信号源１は、基準信号ＲＥＦを生成し、その基準信号ＲＥＦを位相差検出回路３のＤ型フリップフロップ１３及びインバータ１７に出力する。ここでは、基準信号ＲＥＦのデューティ比は５０％であるとする。
　同期信号出力回路２の可変分周器１１は、変調回路１２から出力される分周データにしたがって、後述する電圧制御発振器４から出力される高周波信号を分周し、分周後の高周波信号を同期信号ＤＩＶとして位相差検出回路３のＤ型フリップフロップ１３及びＴ型フリップフロップ１６に出力する。
　なお、同期信号出力回路２の変調回路１２は、基準信号源１により生成された基準信号ＲＥＦ又は可変分周器１１から出力された同期信号ＤＩＶのいずれかに同期して動作し、外部から与えられる設定信号に応じて可変分周器１１の分周数を決定し、その分周数を示す分周データを可変分周器１１に出力する。
　位相差検出回路３のＤ型フリップフロップ１３は、基準信号源１から基準信号ＲＥＦを受け、可変分周器１１から同期信号ＤＩＶを受けると、その基準信号ＲＥＦと同期信号ＤＩＶの位相差に応じた位相差信号Ｄ，Ｕをチャージポンプ１４に出力する。
　チャージポンプ１４は、Ｄ型フリップフロップ１３から位相差信号Ｄ，Ｕを受けると、その位相差信号Ｄ，Ｕに応じたチャージポンプ電流Ｉｉを電流出力対応ループフィルタ１５に出力する。
　例えば、Ｄ型フリップフロップ１３及びチャージポンプ１４が図２２のように構成されている場合（図２２では、位相比較器１０４がＤ型フリップフロップ１３に相当し、チャージポンプ１０５がチャージポンプ１４に相当する）、Ｄ型フリップフロップ１３及びチャージポンプ１４は、以下のように動作する。
　Ｄ型フリップフロップ１１１は、基準信号源１から出力された基準信号ＲＥＦとリセット信号ＲＳＴを入力し、その基準信号ＲＥＦの立ち上がりエッジ検出信号ＤをＡＮＤ回路１１３及びチャージポンプ１４のスイッチ１１６に出力する。
　Ｄ型フリップフロップ１１２は、可変分周器１１から出力された同期信号ＤＩＶとリセット信号ＲＳＴを入力し、その同期信号ＤＩＶの立ち上がりエッジ検出信号ＵをＡＮＤ回路１１３及びチャージポンプ１４のスイッチ１１７に出力する。
　ＡＮＤ回路１１３は、Ｄ型フリップフロップ１１１から出力された立ち上がりエッジ検出信号ＤとＤ型フリップフロップ１１２から出力された立ち上がりエッジ検出信号Ｕを入力し、その立ち上がりエッジ検出信号Ｄと立ち上がりエッジ検出信号ＵとのＡＮＤ演算を実施し、その演算結果をリセット信号ＲＳＴとして、Ｄ型フリップフロップ１１１，１１２に出力する。
　定電流源１１５は、電源回路１１４と接続されており、所定の電流Ｉｉを生成する。
　定電流源１１８は、接地端子１１９と接続されており、所定の電流Ｉｉを生成して、その電流Ｉｉを接地端子１１９に向けて出力する。
　スイッチ１１６は、Ｄ型フリップフロップ１１１から立ち上がりエッジ検出信号Ｄを受けるとオン状態になる。
　スイッチ１１７は、Ｄ型フリップフロップ１１２から立ち上がりエッジ検出信号Ｕを受けるとオン状態になる。
　電流出力対応ループフィルタ１５は、チャージポンプ１４からチャージポンプ電流Ｉｉを受けると、そのチャージポンプ電流Ｉｉを平滑化した電圧を制御電圧Ｖｔ１として、スイッチ２２に出力する。
　Ｔ型フリップフロップ１６は、可変分周器１１から同期信号ＤＩＶを受けると、その同期信号ＤＩＶの信号エッジの検出処理を実施し、その同期信号ＤＩＶの信号エッジを検出する毎に、出力信号の振幅を反転（出力信号のステートをロジックハイからロジックローに反転、または、ロジックローからロジックハイに反転）し、振幅反転後の信号Ｄ１をＥＸ－ＯＲ回路１９に出力する。
　インバータ１７は、基準信号源１から基準信号ＲＥＦを受けると、その基準信号ＲＥＦの振幅を反転し、振幅反転後の基準信号ＲＥＦをＴ型フリップフロップ１８に出力する。
　Ｔ型フリップフロップ１８は、インバータ１７による振幅反転後の基準信号ＲＥＦの信号エッジの検出処理を実施し、その基準信号ＲＥＦの信号エッジを検出する毎に、出力信号の振幅を反転（出力信号のステートをロジックハイからロジックローに反転、または、ロジックローからロジックハイに反転）し、振幅反転後の信号Ｒ１をＥＸ－ＯＲ回路１９に出力する。
　ＥＸ－ＯＲ回路１９は、Ｔ型フリップフロップ１６の出力信号Ｄ１とＴ型フリップフロップ１８の出力信号Ｒ１との排他的論理和を演算し、その演算結果を示す位相差信号ＯＵＴ，ＯＵＴＢを電圧出力対応ループフィルタ２０に出力する。ＯＵＴとＯＵＴＢは差動信号の対をなすものである。
　電圧出力対応ループフィルタ２０は、ＥＸ－ＯＲ回路１９から位相差信号ＯＵＴ，ＯＵＴＢを受けると、その位相差信号ＯＵＴ，ＯＵＴＢを平滑化した電圧を制御電圧Ｖｔ２として、スイッチ２２に出力する。
　同期検出回路２１は、Ｄ型フリップフロップ１３から位相差信号Ｄ，Ｕを受けると、その位相差信号Ｄ，Ｕから位相同期の確立を検出する。
　同期検出回路２１は、位相同期の確立が検出されない場合（基準信号ＲＥＦと同期信号ＤＩＶにおける立ち上がりエッジ間の時間差が所定の閾値より大きい場合）、位相同期が確立していない旨を示すロジックローの同期信号ＬＤをスイッチ２２に出力する。
　同期検出回路２１は、位相同期の確立が検出された場合（基準信号ＲＥＦと同期信号ＤＩＶにおける立ち上がりエッジ間の時間差が所定の閾値より小さい場合）、位相同期が確立している旨を示すロジックハイの同期信号ＬＤをスイッチ２２に出力する。
　スイッチ２２は、同期検出回路２１から位相同期が確立していない旨を示すロジックローの同期信号ＬＤを受けると、電流出力対応ループフィルタ１５により生成された制御電圧Ｖｔ１を選択して、その制御電圧Ｖｔ１を電圧制御発振器４に出力する。
　スイッチ２２は、同期検出回路２１から位相同期が確立している旨を示すロジックハイの同期信号ＬＤを受けると、電圧出力対応ループフィルタ２０により生成された制御電圧Ｖｔ２を選択して、その制御電圧Ｖｔ２を電圧制御発振器４に出力する。
　電圧制御発振器４は、位相差検出回路３から制御電圧Ｖｔ（Ｖｔ１またはＶｔ２）を受けると、その制御電圧Ｖｔ（Ｖｔ１またはＶｔ２）に応じた周波数の高周波信号を生成し、その高周波信号を同期信号出力回路２及び外部に出力する。
　以上の説明の通り、この実施の形態1の周波数シンセサイザでは、位相同期の状態によって、Ｄ型フリップフロップ１３の出力である位相差信号Ｄ，Ｕから生成される制御電圧Ｖｔ１又はＥＸ－ＯＲ回路１９の出力である位相差信号ＯＵＴ，ＯＵＴＢから生成される制御電圧Ｖｔ２が選択されて、高周波信号が生成される。
　ここで、図２は基準信号ＲＥＦの周期Ｔが“４．２５”、同期信号ＤＩＶの周期Ｔが“４”、“４”、“４”、“５”の繰り返しである場合のＤ型フリップフロップ１３とチャージポンプ１４の各部の波形を示す説明図である。
　なお、基準信号ＲＥＦのデューティ比は５０％、周期Ｔが“４”の同期信号ＤＩＶのデューティ比は２５％、周期Ｔが“５”の同期信号ＤＩＶのデューティ比は２０％である。
　Ｄ型フリップフロップ１３では、基準信号ＲＥＦと同期信号ＤＩＶにおける立ち上がりエッジ間の時間差を位相差として検出するため、周期Ｔに応じて変動する同期信号ＤＩＶのデューティ比の影響を受けない。
　位相同期が確立すると、時間変化する分周数パターンの一周期分のチャージポンプ電流Ｉｉの積算結果が理想的にはゼロとなり、制御電圧Ｖｔ１は所定の電圧に維持される。
　以上で説明した動作は、非特許文献１や非特許文献２に開示されている従来の周波数シンセサイザの位相比較器の動作と同一である。
　図３は基準信号ＲＥＦの周期Ｔが“４．２５”、同期信号ＤＩＶの周期Ｔが“４”、“４”、“４”、“５”の繰り返しである場合のＴ型フリップフロップ１６，１８とＥＸ－ＯＲ回路１９の各部の波形を示す説明図である。
　なお、基準信号ＲＥＦのデューティ比は５０％、周期Ｔが“４”の同期信号ＤＩＶのデューティ比は２５％、周期Ｔが“５”の同期信号ＤＩＶのデューティ比は２０％である。
　Ｔ型フリップフロップ１６，１８を用いることで、基準信号ＲＥＦと同期信号ＤＩＶの一周期分の時間、ステートがロジックハイ又はロジックローになる信号（Ｒ１，Ｄ１）が生成される。
　ＥＸ－ＯＲ回路１９では、周期の時間を表す信号Ｒ１，Ｄ１のステートの時間差を位相差として検出することで、周期に応じて変動する同期信号ＤＩＶのデューティ比の影響をなくすことができる。
　位相同期が確立すると、時間変化パターンの一周期分の差信号（ＯＵＴＢ－ＯＵＴ）の積算結果が理想的にはゼロとなり、制御電圧Ｖｔ２は所定の電圧に維持される。
　以上で明らかなように、この実施の形態１によれば、位相差検出回路３が、基準信号ＲＥＦ及び同期信号ＤＩＶにおける信号エッジの検出タイミングから位相差信号Ｄ，Ｕを生成するＤ型フリップフロップ１３と、Ｄ型フリップフロップ１３により生成された位相差信号Ｄ，Ｕに応じた制御電圧Ｖｔ１を生成する電流出力対応ループフィルタ１５と、同期信号ＤＩＶの信号エッジを検出する毎に、出力信号の振幅を反転するＴ型フリップフロップ１６と、基準信号ＲＥＦの振幅を反転するインバータ１７と、インバータ１７による振幅反転後の基準信号の信号エッジを検出する毎に、出力信号の振幅を反転するＴ型フリップフロップ１８と、Ｔ型フリップフロップ１６，１８の出力信号の排他的論理和を演算し、その演算結果を示す位相差信号ＯＵＴ，ＯＵＴＢを出力するＥＸ－ＯＲ回路１９と、ＥＸ－ＯＲ回路１９から出力された位相差信号ＯＵＴ，ＯＵＴＢに応じた制御電圧Ｖｔ２を生成する電圧出力対応ループフィルタ２０と、Ｄ型フリップフロップ１３により生成された位相差信号Ｄ，Ｕから位相同期の確立を検出する同期検出回路２１と、同期検出回路２１により位相同期の確立が検出されなければ、電流出力対応ループフィルタ１５により生成された制御電圧Ｖｔ１を電圧制御発振器４に出力し、同期検出回路２１により位相同期の確立が検出されれば、電圧出力対応ループフィルタ２０により生成された制御電圧Ｖｔ２を電圧制御発振器４に出力するスイッチ２２とから構成されているので、低スプリアス特性を実現することができる効果を奏する。
　即ち、この実施の形態１によれば、周波数シンセサイザの位相比較器として、Ｄ型フリップフロップ又はＥＸ－ＯＲ回路を単体で使用する従来例の問題点を解決することができる。
　第１に、位相同期確立後に、Ｄ型フリップフロップ１３の出力を用いずに、ＥＸ－ＯＲ回路１９の出力を用いることで、Ｄ型フリップフロップ１３内の回路間のばらつきを要因とするスプリアスが発生しない。
　第２に、ＥＸ－ＯＲ回路１９の入力を、基準信号ＲＥＦと同期信号ＤＩＶの周期を表す信号（Ｒ１，Ｄ１）とすることで、同期信号ＤＩＶのデューティ比の変動によるスプリアスが発生しない。
　第３に、位相同期を確立するためにＥＸ－ＯＲ回路１９の出力を用いずに、Ｄ型フリップフロップ１３の出力を用いることで、間違った周波数に制御されることがない。
　また、図２及び図３に示す位相同期確立後の基準信号ＲＥＦと同期信号ＤＩＶの時間関係が同じであることから、位相同期の確立後にスイッチ２２で制御電圧ＶｔをＶｔ１からＶｔ２に切り換える際の制御電圧Ｖｔの不連続性が理想的には存在しない。即ち、スイッチ２２の切り換えに伴う出力周波数の変動がない。
　なお、この実施の形態１では、基準信号ＲＥＦのデューティ比が５０％であるものを示したが、基準信号ＲＥＦのデューティ比が５０％でない場合、位相同期の確立後にスイッチ２２で制御電圧ＶｔをＶｔ１からＶｔ２に切り換えると、制御電圧Ｖｔの不連続性が発生する（デューティ比が５０％に近いほど、Ｖｔ１とＶｔ２の電圧差は小さい）。
　基準信号ＲＥＦのデューティ比を５０％に変換するには、２逓倍に２分周する方式や狭帯域フィルタを用いるなどの公知技術を適用すればよい。
　この実施の形態１では、制御電圧Ｖｔ１を生成するために、Ｄ型フリップフロップ１３の後段に、チャージポンプ１４と電流出力対応ループフィルタ１５を実装しているものを示したが、図４に示すように、チャージポンプ１４と電流出力対応ループフィルタ１５の代わりに、Ｄ型フリップフロップ用の電圧出力対応ループフィルタ２３（図４では、「ＤＶ－ＬＦ」と表記している）を設けて、制御電圧Ｖｔ１を生成するようにしても、同様の効果を奏することができる。
　また、この実施の形態１では、各信号の立ち上がりエッジを検出して動作することを前提にしているが、各信号の立下りエッジを検出して動作するようにしても同様の効果を奏することができる。
実施の形態２．
　図５はこの発明の実施の形態２による周波数シンセサイザを示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
　スイッチ３１は電流出力対応ループフィルタ１５の出力側に配置され、同期検出回路２１により位相同期の確立が検出されない場合に閉状態になり、同期検出回路２１により位相同期の確立が検出された場合に開状態になる開閉器である。
　スイッチ３２は電圧出力対応ループフィルタ２０の出力側に配置され、同期検出回路２１により位相同期の確立が検出された場合に閉状態になり、同期検出回路２１により位相同期の確立が検出されない場合に開状態になる開閉器である。
　加算回路３３はＤ型フリップフロップ１３からスイッチ３１に至る第１の信号経路の出力である制御電圧Ｖｔ１（スイッチ３１が開状態である場合には零の制御電圧）と、ＥＸ－ＯＲ回路１９からスイッチ３２に至る第２の信号経路の出力である制御電圧Ｖｔ２（スイッチ３２が開状態である場合には零の制御電圧）とを加算し、加算後の制御電圧Ｖｔを電圧制御発振器４に出力する回路である。
　なお、スイッチ３１，３２及び加算回路３３から制御電圧選択手段が構成されている。
　上記実施の形態１では、位相差検出回路３が１個のスイッチ２２を実装しているものを示したが、位相差検出回路３が２個のスイッチ３１，３２を実装している構成であってもよく、上記実施の形態１と同様の効果を奏することができる。
　スイッチ３１，３２及び加算回路３３以外は、上記実施の形態１と同様であるため、以下、スイッチ３１，３２及び加算回路３３の動作についてのみ説明する。
　スイッチ３１は、同期検出回路２１から位相同期が確立していない旨を示すロジックローの同期信号ＬＤを受けると閉状態になり、電流出力対応ループフィルタ１５により生成された制御電圧Ｖｔ１を加算回路３３に出力する。
　一方、同期検出回路２１から位相同期が確立している旨を示すロジックハイの同期信号ＬＤを受けると開状態になり、零の制御電圧Ｖｔ１（無信号）を加算回路３３に出力する。
　スイッチ３２は、同期検出回路２１から位相同期が確立している旨を示すロジックハイの同期信号ＬＤを受けると閉状態になり、電圧出力対応ループフィルタ２０により生成された制御電圧Ｖｔ２を加算回路３３に出力する。
　一方、同期検出回路２１から位相同期が確立していない旨を示すロジックローの同期信号ＬＤを受けると開状態になり、零の制御電圧Ｖｔ２（無信号）を加算回路３３に出力する。
　加算回路３３は、スイッチ３１から出力された制御電圧Ｖｔ１と、スイッチ３２から出力された制御電圧Ｖｔ２とを加算し、下記の式（１）に示すように、加算後の制御電圧Ｖｔを電圧制御発振器４に出力する。
　　　Ｖｔ＝α・Ｖｔ１＋β・Ｖｔ２　　　　　　　　　　　　　　　　（１）
　式（１）において、α，βは任意の係数であり、基準信号ＲＥＦのデューティ比が５０％でない場合、αとβを適切な値に設定することで、制御電圧Ｖｔ１と制御電圧Ｖｔ２の電圧差を補償することができる。
　この実施の形態２では、制御電圧Ｖｔ１を生成するために、Ｄ型フリップフロップ１３の後段に、チャージポンプ１４と電流出力対応ループフィルタ１５を実装しているものを示したが、図６に示すように、チャージポンプ１４と電流出力対応ループフィルタ１５の代わりに、Ｄ型フリップフロップ用の電圧出力対応ループフィルタ２３を設けて、制御電圧Ｖｔ１を生成するようにしても、同様の効果を奏することができる。
　この実施の形態２では、Ｄ型フリップフロップ１３から電流出力対応ループフィルタ１５の出力側に至る第１の信号経路のうち、電流出力対応ループフィルタ１５の出力側にスイッチ３１が配置されているものを示したが、図７に示すように、チャージポンプ１４と電流出力対応ループフィルタ１５の間にスイッチ３１が配置されていてもよい。
　また、図８に示すように、Ｄ型フリップフロップ１３とチャージポンプ１４の間にスイッチ３１が配置されていてもよい。
　また、図９に示すように、Ｄ型フリップフロップ１３とＤ型フリップフロップ用の電圧出力対応ループフィルタ２３の間にスイッチ３１が配置されていてもよい。
　この実施の形態２では、ＥＸ－ＯＲ回路１９から電圧出力対応ループフィルタ２０の出力側に至る第２の信号経路のうち、電圧出力対応ループフィルタ２０の出力側にスイッチ３２が配置されているものを示したが、図１０に示すように、ＥＸ－ＯＲ回路１９と電圧出力対応ループフィルタ２０の間にスイッチ３２が配置されていてもよい。
実施の形態３．
　図１１はこの発明の実施の形態３による周波数シンセサイザを示す構成図であり、図において、図５と同一符号は同一または相当部分を示すので説明を省略する。
　第１の位相比較器であるデッドゾーン付き位相比較器４１（図１１では、「ＤＺ－ＰＤ」と表記している）は、Ｄ型フリップフロップ１３と同様に、基準信号源１から出力された基準信号ＲＥＦと可変分周器１１から出力された同期信号ＤＩＶの位相差に応じた位相差信号Ｄ，Ｕをチャージポンプ１４に出力する処理を実施するが、基準信号ＲＥＦ及び同期信号ＤＩＶにおける信号エッジの検出タイミングの時間差が所定値より小さい場合には、零の位相差信号を生成する特性を有している点でＤ型フリップフロップ１３と相違している。
　この実施の形態３では、Ｄ型フリップフロップ１３の代わりに、デッドゾーン付き位相比較器４１が設けられており、スイッチ３１が実装されていない点で上記実施の形態２と相違している。
　以下、デッドゾーン付き位相比較器４１の動作について説明する。
　図１２はデッドゾーン付き位相比較器４１を用いる場合の位相差に対する検波特性を示す説明図である。
　デッドゾーン付き位相比較器４１は、Ｄ型フリップフロップ１３と同様に、基準信号源１から出力された基準信号ＲＥＦと可変分周器１１から出力された同期信号ＤＩＶの位相差に応じた位相差信号Ｄ，Ｕをチャージポンプ１４に出力するが、図１２に示すように、基準信号ＲＥＦ及び同期信号ＤＩＶにおける信号エッジの検出タイミングの時間差が所定値より小さい場合には、零の位相差信号を生成する特性を有している。
　即ち、デッドゾーン付き位相比較器４１は、図１２に示すように、位相差がゼロ近傍では検波出力がゼロとなる。
　非特許文献２に開示されている従来の周波数シンセサイザでは、図１２に示すような検波特性によってスプリアスが発生する。
　しかし、この実施の形態３の周波数シンセサイザでは、位相同期の確立後は、デッドゾーン付き位相比較器４１の出力である位相差信号Ｄ，Ｕに基づく制御電圧Ｖｔ１を用いないため、スプリアスの発生要因とはならない。
　デッドゾーン付き位相比較器４１を用いる場合、位相同期確立後の検波出力がゼロとなるため、制御電圧Ｖｔ１もゼロとなる。
　このため、位相差検出回路３では、スイッチ３１を実装する必要がなくなり、回路の簡素化を図ることができる。
　この実施の形態３では、ＥＸ－ＯＲ回路１９から電圧出力対応ループフィルタ２０の出力側に至る第２の信号経路のうち、電圧出力対応ループフィルタ２０の出力側にスイッチ３２が配置されているものを示したが、図１３に示すように、ＥＸ－ＯＲ回路１９と電圧出力対応ループフィルタ２０の間にスイッチ３２が配置されていてもよい。
　また、この実施の形態３では、位相差検出回路３がチャージポンプ１４と電流出力対応ループフィルタ１５を実装しているものを示したが、図１４及び図１５に示すように、位相差検出回路３がＤ型フリップフロップ用の電圧出力対応ループフィルタ２３を実装するようにしてもよい。
実施の形態４．
　図１６はこの発明の実施の形態４による周波数シンセサイザを示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
　制御電圧選択手段であるスイッチ５１は同期検出回路２１により位相同期の確立が検出されなければ、Ｄ型フリップフロップ１３により生成された位相差信号Ｄ，Ｕを選択して、その位相差信号Ｄ，Ｕを電圧出力対応ループフィルタ５２に出力し、同期検出回路２１により位相同期の確立が検出されれば、ＥＸ－ＯＲ回路１９から出力された位相差信号ＯＵＴ，ＯＵＴＢを選択して、その位相差信号ＯＵＴ，ＯＵＴＢを電圧出力対応ループフィルタ５２に出力する処理を実施する。
　制御電圧生成回路である電圧出力対応ループフィルタ５２（図１６では、「Ｖ－ＬＦ」と表記している）はスイッチ５１から出力された位相差信号Ｄ，Ｕ又は位相差信号ＯＵＴ，ＯＵＴＢを平滑化した電圧を制御電圧Ｖｔとして、電圧制御発振器４に出力する処理を実施する。
　次に動作について説明する。
　スイッチ５１及び電圧出力対応ループフィルタ５２以外は、上記実施の形態１と同様であるため説明を省略する。
　スイッチ５１は、同期検出回路２１から位相同期が確立していない旨を示すロジックローの同期信号ＬＤを受けると、Ｄ型フリップフロップ１３により生成された位相差信号Ｄ，Ｕを選択して、その位相差信号Ｄ，Ｕを電圧出力対応ループフィルタ５２に出力する。
　一方、同期検出回路２１から位相同期が確立している旨を示すロジックハイの同期信号ＬＤを受けると、ＥＸ－ＯＲ回路１９から出力された位相差信号ＯＵＴ，ＯＵＴＢを選択して、その位相差信号ＯＵＴ，ＯＵＴＢを電圧出力対応ループフィルタ５２に出力する。
　電圧出力対応ループフィルタ５２は、スイッチ５１から位相差信号Ｄ，Ｕ又は位相差信号ＯＵＴ，ＯＵＴＢを受けると、その位相差信号Ｄ，Ｕ又は位相差信号ＯＵＴ，ＯＵＴＢを平滑化した電圧を制御電圧Ｖｔとして、電圧制御発振器４に出力する。
　この実施の形態４によれば、上記実施の形態１～３と同様に、低スプリアス特性を実現することができるほか、ループフィルタの数を一つにすることができ、回路の簡素化を図ることができる効果を奏する。
　この実施の形態４では、位相差検出回路３がＤ型フリップフロップ１３を実装しているものを示したが、図１７に示すように、位相差検出回路３がデッドゾーン付き位相比較器４１を実装するようにしてもよい。
実施の形態５．
　上記実施の形態１～４では、電圧出力対応ループフィルタ２０がＥＸ－ＯＲ回路１９から出力された位相差信号ＯＵＴ，ＯＵＴＢを平滑化した電圧を制御電圧Ｖｔ２として出力するものを示したが、電圧出力対応ループフィルタ２０の具体的な構成として、例えば、図１８に示すような構成が考えられる。
　図１８の例では、電圧出力対応ループフィルタ２０が、演算増幅器６１、抵抗６２，６３，６５，６６及びコンデンサ６４，６７から構成されている。
　電圧出力対応ループフィルタ２０では、位相差信号ＯＵＴが演算増幅器６１の反転入力端子に入力され、その位相差信号ＯＵＴの差動信号対である位相差信号ＯＵＴＢが演算増幅器６１の非反転入力端子に入力されることで、演算増幅器６１の出力端子から平滑化された差信号（ＯＵＴＢ－ＯＵＴ）が制御電圧Ｖｔ２として出力される。
　また、電圧出力対応ループフィルタ２０の具体的な構成として、図１９に示すような構成も考えられる。
　図１９の例では、電圧出力対応ループフィルタ２０が、演算増幅器６１、抵抗６２，６３，６９、コンデンサ６４及びオフセット用ＤＣ電源６８から構成されている。
　図１９の例では、差動信号対である位相差信号ＯＵＴ，ＯＵＴＢのいずれかが演算増幅器６１の反転入力端子に入力されることで、演算増幅器６１の出力端子から平滑化された電圧が制御電圧Ｖｔ２として出力される。
　理想的な動作が行われた場合、ＥＸ－ＯＲ回路１９から出力された位相差信号ＯＵＴ，ＯＵＴＢのＤＣオフセット電圧が、ＥＸ－ＯＲ回路１９の電源電圧Ｖｃｃの半分となる。
　そこで、図１９の電圧出力対応ループフィルタ２０では、オフセット用ＤＣ電源６８を用いて、位相差信号ＯＵＴ又は位相差信号ＯＵＴＢに含まれているＤＣオフセットを補正している。
　また、電圧出力対応ループフィルタ２０の具体的な構成として、図２０に示すような構成も考えられる。
　図２０の例では、電圧出力対応ループフィルタ２０が、演算増幅器６１、抵抗６２，６３，６９，７０、コンデンサ６４及びオフセット用ＤＣ電源６８から構成されている。
　図２０の例では、差動信号対である位相差信号ＯＵＴ，ＯＵＴＢのいずれかが演算増幅器６１の反転入力端子に入力されることで、演算増幅器６１の出力端子から平滑化された電圧が制御電圧Ｖｔ２として出力される。
　図２０の電圧出力対応ループフィルタ２０では、図１９の電圧出力対応ループフィルタ２０と同様に、オフセット用ＤＣ電源６８を用いて、位相差信号ＯＵＴ又は位相差信号ＯＵＴＢに含まれているＤＣオフセットを補正している。
　なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
　この発明に係る周波数シンセサイザは、例えば、無線通信装置などに適用されるものであり、特に、低スプリアス特性を必要とする無線通信装置などに適している。
　１　基準信号源、２　同期信号出力回路、３　位相差検出回路、４　電圧制御発振器、１１　可変分周器、１２　変調回路、１３　Ｄ型フリップフロップ（第１の位相比較器）、１４　チャージポンプ（第１の制御電圧生成回路）、１５　電流出力対応ループフィルタ（第１の制御電圧生成回路）、１６　Ｔ型フリップフロップ（第１のフリップフロップ）、１７　インバータ、１８　Ｔ型フリップフロップ（第２のフリップフロップ）、１９　ＥＸ－ＯＲ回路（第２の位相比較器）、２０　電圧出力対応ループフィルタ（第２の制御電圧生成回路）、２１　同期検出回路、２２　スイッチ（制御電圧選択手段）、２３　Ｄ型フリップフロップ用の電圧出力対応ループフィルタ、３１，３２　スイッチ（制御電圧選択手段）、３３　加算回路（制御電圧選択手段）、４１　デッドゾーン付き位相比較器（第１の位相比較器）、５１　スイッチ（制御電圧選択手段）、５２　電圧出力対応ループフィルタ（制御電圧生成回路）、６１　演算増幅器、６２，６３，６５，６６，６９　，７０　抵抗、６４，６７　コンデンサ、６８　オフセット用ＤＣ電源、１０１　基準信号源、１０２　可変分周器、１０３　変調回路、１０４　位相比較器、１０５　チャージポンプ、１０６　電流出力対応ループフィルタ、１０７　電圧制御発振器、１１１，１１２　Ｄ型フリップフロップ、１１３　ＡＮＤ回路、１１４　電源回路、１１５　定電流源、１１６，１１７　スイッチ、１１８　定電流源、１１９　接地端子。

Claims (8)

  1. 　基準信号を生成する基準信号源と、高周波信号を分周して、分周後の高周波信号を同期信号として出力する同期信号出力回路と、上記基準信号源により生成された基準信号と上記同期信号出力回路から出力された同期信号の位相差を検出し、上記位相差に応じた制御電圧を出力する位相差検出回路と、上記位相差検出回路から出力された制御電圧に応じた周波数の高周波信号を生成し、上記高周波信号を上記同期信号出力回路及び外部に出力する電圧制御発振器とを備えた周波数シンセサイザにおいて、
    　上記位相差検出回路は、上記基準信号及び上記同期信号における信号エッジの検出タイミングから位相差信号を生成する第１の位相比較器と、上記第１の位相比較器により生成された位相差信号に応じた制御電圧を生成する第１の制御電圧生成回路と、上記同期信号の信号エッジを検出する毎に、出力信号の振幅を反転する第１のフリップフロップと、上記基準信号の振幅を反転するインバータと、上記インバータによる振幅反転後の基準信号の信号エッジを検出する毎に、出力信号の振幅を反転する第２のフリップフロップと、上記第１及び第２のフリップフロップの出力信号の排他的論理和を演算し、その演算結果を示す位相差信号を出力する第２の位相比較器と、上記第２の位相比較器から出力された位相差信号に応じた制御電圧を生成する第２の制御電圧生成回路と、上記第１の位相比較器により生成された位相差信号から位相同期の確立を検出する同期検出回路と、上記同期検出回路により位相同期の確立が検出されなければ、上記第１の制御電圧生成回路により生成された制御電圧を上記電圧制御発振器に出力し、上記同期検出回路により位相同期の確立が検出されれば、上記第２の制御電圧生成回路により生成された制御電圧を上記電圧制御発振器に出力する制御電圧選択手段とから構成されていることを特徴とする周波数シンセサイザ。
  2. 　制御電圧選択手段は、第１の制御電圧生成回路により生成された制御電圧又は第２の制御電圧生成回路により生成された制御電圧を選択するスイッチから構成されていることを特徴とする請求項１記載の周波数シンセサイザ。
  3. 　制御電圧選択手段は、第１の位相比較器から第１の制御電圧生成回路の出力側に至る第１の信号経路のいずれかに配置され、同期検出回路により位相同期の確立が検出されない場合に閉状態になる第１のスイッチと、第２の位相比較器から第２の制御電圧生成回路の出力側に至る第２の信号経路のいずれかに配置され、上記同期検出回路により位相同期の確立が検出された場合に閉状態になる第２のスイッチと、上記第１の信号経路から出力される制御電圧と上記第２の信号経路から出力される制御電圧を加算し、加算後の制御電圧を電圧制御発振器に出力する加算回路とから構成されていることを特徴とする請求項１記載の周波数シンセサイザ。
  4. 　第１の位相比較器は、基準信号及び同期信号における信号エッジの検出タイミングの時間差が所定値より小さい場合、零の位相差信号を生成する特性を有しており、
    　制御電圧選択手段は、第２の位相比較器から第２の制御電圧生成回路の出力側に至る信号経路のいずれかに配置され、同期検出回路により位相同期の確立が検出された場合に閉状態になるスイッチと、第１の制御電圧生成回路により生成された制御電圧と上記信号経路から出力される制御電圧を加算し、加算後の制御電圧を電圧制御発振器に出力する加算回路とから構成されていることを特徴とする請求項１記載の周波数シンセサイザ。
  5. 　第１の制御電圧生成回路は、第１の位相比較器により生成された位相差信号に応じたチャージポンプ電流を出力するチャージポンプと、上記チャージポンプから出力されたチャージポンプ電流を平滑化した電圧を制御電圧として出力する電流出力対応ループフィルタとから構成されていることを特徴とする請求項１記載の周波数シンセサイザ。
  6. 　第１の制御電圧生成回路は、第１の位相比較器により生成された位相差信号を平滑化した電圧を制御電圧として出力する電圧出力対応ループフィルタとから構成されていることを特徴とする請求項１記載の周波数シンセサイザ。
  7. 　同期信号出力回路は、電圧制御発振器から出力された高周波信号を分周し、分周後の高周波信号を同期信号として出力する可変分周器と、基準信号源により生成された基準信号又は上記可変分周器から出力された同期信号のいずれかに同期して動作し、上記可変分周器の分周数を制御する変調回路とから構成されていることを特徴とする請求項１記載の周波数シンセサイザ。
  8. 　基準信号を生成する基準信号源と、高周波信号を分周して、分周後の高周波信号を同期信号として出力する同期信号出力回路と、上記基準信号源により生成された基準信号と上記同期信号出力回路から出力された同期信号の位相差を検出し、上記位相差に応じた制御電圧を出力する位相差検出回路と、上記位相差検出回路から出力された制御電圧に応じた周波数の高周波信号を生成し、上記高周波信号を上記同期信号出力回路及び外部に出力する電圧制御発振器とを備えた周波数シンセサイザにおいて、
    　上記位相差検出回路は、上記基準信号及び上記同期信号における信号エッジの検出タイミングから位相差信号を生成する第１の位相比較器と、上記同期信号の信号エッジを検出する毎に、出力信号の振幅を反転する第１のフリップフロップと、上記基準信号の振幅を反転するインバータと、上記インバータによる振幅反転後の基準信号の信号エッジを検出する毎に、出力信号の振幅を反転する第２のフリップフロップと、上記第１及び第２のフリップフロップの出力信号の排他的論理和を演算し、その演算結果を示す位相差信号を出力する第２の位相比較器と、上記第１の位相比較器により生成された位相差信号から位相同期の確立を検出する同期検出回路と、上記同期検出回路により位相同期の確立が検出されなければ、上記第１の位相比較器により生成された位相差信号を選択し、上記同期検出回路により位相同期の確立が検出されれば、上記第２の位相比較器から出力された位相差信号を選択する位相差信号選択手段と、上記位相差信号選択手段により選択された位相差信号に応じた制御電圧を生成し、上記制御電圧を上記電圧制御発振器に出力する制御電圧生成回路とから構成されていることを特徴とする周波数シンセサイザ。
PCT/JP2011/002283 2011-04-19 2011-04-19 周波数シンセサイザ WO2012143970A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013510735A JPWO2012143970A1 (ja) 2011-04-19 2011-04-19 周波数シンセサイザ
PCT/JP2011/002283 WO2012143970A1 (ja) 2011-04-19 2011-04-19 周波数シンセサイザ
EP11864036.6A EP2629424A1 (en) 2011-04-19 2011-04-19 Frequency synthesizer
US13/882,827 US20130214836A1 (en) 2011-04-19 2011-04-19 Frequency synthesizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/002283 WO2012143970A1 (ja) 2011-04-19 2011-04-19 周波数シンセサイザ

Publications (1)

Publication Number Publication Date
WO2012143970A1 true WO2012143970A1 (ja) 2012-10-26

Family

ID=47041128

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/002283 WO2012143970A1 (ja) 2011-04-19 2011-04-19 周波数シンセサイザ

Country Status (4)

Country Link
US (1) US20130214836A1 (ja)
EP (1) EP2629424A1 (ja)
JP (1) JPWO2012143970A1 (ja)
WO (1) WO2012143970A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019008672A1 (ja) * 2017-07-04 2019-01-10 三菱電機株式会社 Ｐｌｌ回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3063873A1 (fr) * 2013-10-31 2016-09-07 Ecole Polytechnique Federale de Lausanne (EPFL) Boucle a verrouillage de phase duale et pilotee

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191247A (ja) * 1995-01-11 1996-07-23 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JP2000059213A (ja) * 1998-08-12 2000-02-25 Nec Corp クロック再生装置
JP2001177397A (ja) * 1999-12-17 2001-06-29 Opnext Japan Inc 位相周波数同期回路および光受信回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60109330A (ja) * 1983-11-17 1985-06-14 Fujitsu Ltd Ｐｌｌ回路
JPH01243622A (ja) * 1988-03-25 1989-09-28 Hitachi Ltd 位相同期ループ回路
US4975650A (en) * 1989-07-24 1990-12-04 Motorola, Inc. Phase detector
JPH04252519A (ja) * 1990-12-27 1992-09-08 Nec Corp 周波数シンセサイザ
JPH04256218A (ja) * 1991-02-08 1992-09-10 Nippon Telegr & Teleph Corp <Ntt> 低雑音位相同期発振回路
JPH10107624A (ja) * 1996-10-01 1998-04-24 Sony Corp Ｐｌｌ回路
JP2001144607A (ja) * 1999-11-12 2001-05-25 Anritsu Corp 信号発生器
US6509800B2 (en) * 2001-04-03 2003-01-21 Agilent Technologies, Inc. Polyphase noise-shaping fractional-N frequency synthesizer
JP4093826B2 (ja) * 2002-08-27 2008-06-04 富士通株式会社 クロック発生装置
JP2004241960A (ja) * 2003-02-05 2004-08-26 Mitsubishi Electric Corp 周波数シンセサイザ
US7042258B2 (en) * 2004-04-29 2006-05-09 Agere Systems Inc. Signal generator with selectable mode control
JP2006033414A (ja) * 2004-07-16 2006-02-02 Yokogawa Electric Corp 位相同期回路
JP4453753B2 (ja) * 2007-12-06 2010-04-21 パナソニック電工株式会社 フラクショナルｎｐｌｌシンセサイザ、フラクショナルｎｐｌｌシンセサイザの発振周波数帯域制限方法
JP5284131B2 (ja) * 2009-02-04 2013-09-11 株式会社東芝 位相同期回路及びこれを用いた受信機
US8446191B2 (en) * 2009-12-07 2013-05-21 Qualcomm Incorporated Phase locked loop with digital compensation for analog integration

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08191247A (ja) * 1995-01-11 1996-07-23 Matsushita Electric Ind Co Ltd Ｐｌｌ回路
JP2000059213A (ja) * 1998-08-12 2000-02-25 Nec Corp クロック再生装置
JP2001177397A (ja) * 1999-12-17 2001-06-29 Opnext Japan Inc 位相周波数同期回路および光受信回路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KEN'ICHI TAJIMA: "A Low-Noise Fractional-N PLL Synthesizer with DC Offset Adjustment of a Loop Filter", NEN IEICE ELECTRONICS SOCIETY, 17 September 2008 (2008-09-17), TAIKAI KOEN RONBUNSHU 1, pages S-72 - S-73 *
TSUNG-HSIEN LIN ET AL.: "Dynamic Current-Matching Charge Pump and Gated-Offset Linearization Technique for Delta-Sigma Fractional-N PLLs", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS-I, vol. 56, no. 5, May 2009 (2009-05-01), pages 877 - 885
Y. SUMI ET AL.: "Dead-zone-less PLL Frequency Synthesizer by Hybrid Phase Detectors", PROCEEDINGS OF THE IEEE SYMPOSIUM ON CIRCUITS AND SYSTEMS, vol. 4, June 1999 (1999-06-01), pages 410 - 414

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019008672A1 (ja) * 2017-07-04 2019-01-10 三菱電機株式会社 Ｐｌｌ回路

Also Published As

Publication number Publication date
JPWO2012143970A1 (ja) 2014-07-28
US20130214836A1 (en) 2013-08-22
EP2629424A1 (en) 2013-08-21

Similar Documents

Publication Publication Date Title
US7489757B2 (en) Clock data recovery circuit
KR100421411B1 (ko) 클록 신호 재생 장치
US9019016B2 (en) Accumulator-type fractional N-PLL synthesizer and control method thereof
JP3649194B2 (ja) Ｐｌｌ回路および光通信受信装置
WO2012172745A1 (en) Cancellation system for phase jumps at loop gain changes in fractional-n frequency synthesizers
JP2012005124A (ja) 位相固定ループ及びその動作方法
JP3670615B2 (ja) 位相比較器およびクロックリカバリ回路
WO2012143970A1 (ja) 周波数シンセサイザ
US8638141B1 (en) Phase-locked loop
WO2020012557A1 (ja) 位相同期回路
CN115149906A (zh) 基于模拟反馈的占空比矫正的倍频器
JP6513535B2 (ja) 自己注入位相同期回路
JPH11308097A (ja) 周波数比較器およびこれを用いたｐｌｌ回路
JP2005086789A (ja) クロックデータリカバリ回路
EP3624344B1 (en) Pll circuit
KR20150076825A (ko) 위상 고정 루프 및 그 제어 방법
JP2005191684A (ja) クロック生成装置
JP2012204883A (ja) アキュムレータ型フラクショナルｎ−ｐｌｌシンセサイザおよびその制御方法
JP2000148281A (ja) クロック選択回路
JP2015099970A (ja) 注入同期発振器
JP4317821B2 (ja) 位相ロックループ回路
JP2007274081A (ja) 位相同期ループ形周波数シンセサイザ
JPH05110428A (ja) 位相同期回路
JP2972294B2 (ja) 位相同期回路
JP2006186576A (ja) 位相同期ループ形周波数シンセサイザ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11864036

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013510735

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13882827

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2011864036

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE