EP3063873A1 - Boucle a verrouillage de phase duale et pilotee - Google Patents

Boucle a verrouillage de phase duale et pilotee

Info

Publication number
EP3063873A1
EP3063873A1 EP13789233.7A EP13789233A EP3063873A1 EP 3063873 A1 EP3063873 A1 EP 3063873A1 EP 13789233 A EP13789233 A EP 13789233A EP 3063873 A1 EP3063873 A1 EP 3063873A1
Authority
EP
European Patent Office
Prior art keywords
phase
input
frequency
output
comparator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP13789233.7A
Other languages
German (de)
English (en)
Inventor
Steve Tanner
Yazhou Zhao
Pierre-André Farine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ecole Polytechnique Federale de Lausanne EPFL
Original Assignee
Ecole Polytechnique Federale de Lausanne EPFL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ecole Polytechnique Federale de Lausanne EPFL filed Critical Ecole Polytechnique Federale de Lausanne EPFL
Priority to PCT/EP2013/072847 priority Critical patent/WO2015062663A1/fr
Publication of EP3063873A1 publication Critical patent/EP3063873A1/fr
Application status is Withdrawn legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Abstract

L'invention concerne une boucle à verrouillage de phase (100) comprenant: - un filtre de boucle (140), - un oscillateur contrôlé en tension (150), - un diviseur de fréquence (160), - un détecteur de verrouillage de fréquence (113), susceptible d'émettre un signal d'indication de verrouillage de fréquence (LOCK), - un comparateur numérique de phase et de fréquence (110), - une pompe de charges (111), et - un comparateur analogique de phase (120). La boucle est essentiellement caractérisée en ce qu'elle comprend en outre un commutateur (130) équipé d'une sortie raccordée au filtre de boucle (140), et de deux entrées, ce commutateur étant apte à raccorder sélectivement la première entrée, provenant du comparateur analogique de phase, à sa sortie en réponse au signal d'indication de verrouillage; et sa seconde entrée, provenant du comparateur numérique de phase et de fréquence, à sa sortie, en absence du signal d'indication de verrouillage.

Description

Description

BOUCLE A VERROUILLAGE DE PHASE DUALE ET PILOTEE

Domaine technique

[0001] La présente invention concerne le domaine des boucles à verrouillage de phase ou boucles à phase asservie plus généralement appelée PLL (pour « Phase-Locked Loop » en anglais).

[0002] Les PLL sont des circuits électroniques qui permettent d'asservir la phase du signal de sortie sur la phase du signal d'entrée, et qui permettent aussi d'asservir une fréquence du signal de sortie sur un multiple de la fréquence du signal d'entrée.

Etat de la technique

[0003] Une boucle à verrouillage de phase classique comprend :

- un comparateur de phase,

- une pompe de charges,

- un filtre de boucle,

- un oscillateur contrôlé en tension (ou VCO pour Voltage Controlled Oscillator an anglais), et

- un diviseur de fréquence.

[0004] Les PLL sont utilisées principalement comme synthétiseurs de fréquence (génération d'une fréquence élevée à partir d'une fréquence de référence) dans des domaines d'applications très larges couvrant les télécommunications, la radiofréquence, les ordinateurs, etc.

[0005] Les performances des PLL sont affectées notamment par des parasites intrinsèques liés au circuit électronique et aux composants ou par des parasites extrinsèques liés aux conditions d'utilisation.

[0006] En particulier, les PLL présentent un bruit de phase qu'il est généralement souhaitable de réduire autant que possible.

[0007] Il est connu du document US2002/0158621 une PLL à mode dual qui comprend une branche numérique et une branche analogique, toutes deux reliées à la pompe de charges.

[0008] I ntrodu ire u ne branche analogique dans u ne PLL est u ne solution intéressante qui permet de réduire le bruit de phase. En effet, un circuit analogique choisi avec une haute linéarité introduit moins de bruit de phase qu'un circuit numérique dont la linéarité limitée est obtenue par moyennage.

Divulgation de l'invention

[0009] Un but principal de la présente invention est d'améliorer la solution de l'art antérieur.

[0010] Plus précisément, selon un premier de ses objets, l'invention concerne une boucle à verrouillage de phase apte à verrouiller la fréquence et la phase d'un signal de sortie sur la fréquence et la phase d'un signal d'entrée, cette boucle comprenant :

- un filtre de boucle équipé d'une entrée,

- un oscillateur contrôlé en tension comprenant une sortie sur laquelle il génère le signal de sortie et dont une entrée est électriquement raccordée à une sortie du filtre de boucle,

- un comparateur numérique de phase et de fréquence dont une entrée est électriquement raccordée à une sortie du diviseur de fréquence et dont une autre entrée est raccordée au signal d'entrée,

- un diviseur de fréquence dont une entrée est électriquement raccordée à la sortie de l'oscillateur contrôlé en tension, et dont la sortie alimente le comparateur numérique de phase et de fréquence,

- un détecteur de verrouillage de phase et de fréquence, qui émet un signal d'indication de verrouillage de phase uniquement lorsque les deux entrées du comparateur numérique de phase et de fréquence ont la même phase,

- une pompe de charges dont une entrée est électriquement raccordée à une sortie du comparateur numérique de phase et de fréquence, et

- un comparateur analogique de phase dont une entrée est électriquement raccordée à une sortie du diviseur de fréquence et dont une autre entrée est électriquement raccordée au signal d'entrée.

[001 1] Elle est essentiellement caractérisée par le fait qu'elle comprend en outre :

- un commutateur comprenant une sortie électriquement raccordée à l'entrée du filtre de boucle, une première entrée et une deuxième entrée, ce commutateur étant apte à raccorder sélectivement la première entrée, provenant du comparateur analogique de phase, à sa sortie en réponse au signal d'indication de verrouillage ; et sa seconde entrée, provenant du comparateur numérique de phase et de fréquence, à sa sortie en absence du signal d'indication de verrouillage.

[0012] De préférence, le détecteur de verrouillage de fréquence est électriquement raccordé au commutateur, de sorte que le signal d'indication de verrouillage de fréquence est susceptible de piloter la commutation dudit commutateur.

[0013] De préférence, le comparateur analogique de phase est un multiplieur passif.

[0014] On peut prévoir un amplificateur de branche analogique dont les entrées sont électriquement raccordées aux sorties du comparateur analogique de phase et dont les sorties sont électriquement raccordées au commutateur. Cet amplificateur a dans ce cas la fonction d'augmenter le gain et de transformer un signal en tension en un signal en courant.

[0015] On peut prévoir en outre un filtre de branche analogique dont les entrées sont électriquement raccordées aux sorties du comparateur analogique de phase et dont les sorties sont électriquement raccordées aux entrées de l'amplificateur de branche analogique.

[0016] De préférence, l'amplificateur de branche analogique est un amplificateur opérationnel à transconductance.

[0017] Selon un autre de ses objets, l'invention concerne une horloge atomique comprenant une boucle à verrouillage de phase selon l'invention.

[0018] Enfin, selon un autre de ses objets, l'invention concerne une pièce d'horlogerie comprenant une horloge atomique selon l'invention.

[0019] Selon l'invention, et contrairement au document US2002/0158621 précité, la pompe de charges n'est reliée qu'au comparateur numérique de phase et de fréquence de la branche numérique, et pas au comparateur de phase de la branche analogique, ce qui améliore le rapport signal sur bruit, la pompe de charges souffrant généralement de non-linéarités.

Brève description des dessins

[0020] D'autres caractéristiques et avantages de la présente invention apparaîtront plus clairement à la lecture de la description suivante donnée à titre d'exemple illustratif et non limitatif et faite en référence aux figures annexées dans lesquelles :

[0021] - la figure 1 illustre u n mode de réalisation d'une PLL selon l'invention,

[0022] - la figure 2 illustre un mode de réalisation d'un comparateur analogique de phase passif selon l'invention,

[0023] - la figure 3 illustre un mode de réalisation d'un amplificateur de branche analogique selon l'invention,

[0024] - la figure 4 illustre un autre mode de réalisation d'un comparateur analogique de phase passif selon l'invention,

[0025] - la figure 5 illustre une horloge atomique équipée d'une boucle à verrouillage de phase selon l'invention, et

[0026] - la figure 6 illustre une pièce d'horlogerie équipée d'une horloge atomique selon l'invention.

Mode(s) de réalisation de l'invention

[0027] Comme illustré à la figure 1 , la boucle à verrouillage de phase 100 selon l'invention, ci-après PLL, comprend un comparateur numérique de phase et de fréquence 1 10.

[0028] Un signal d'entrée IN, également appelé signal de référence, entre dans la PLL à la fréquence f_in et en ressort sous forme de signal de sortie OUT à la fréquence f_out.

[0029] La PLL comprend une branche numérique DIGIT (en pointillés figure 1) et une boucle de contre réaction FBL (pour FEEDBACK LOOP en anglais, en pointillés figure 1 ). Par « branche », on entend tous les composants électroniques disposés en série entre l'entrée de la PLL et un filtre de boucle 140.

[0030] La branche numérique DIGIT comprend un comparateur numérique de phase et de fréquence 1 10, et une pompe de charges 1 1 1.

[0031] Le signal d'entrée IN est amené en entrée du comparateur numérique de phase et de fréquence 1 10.

[0032] Le comparateur numérique de phase et de fréquence 1 10 est un circuit numérique (non linéaire). Hors verrouillage, il émet en sortie un signal de correction COR sous forme d'impulsions hautes ou basses dont le nombre permet de piloter un oscillateur contrôlé en tension 150, les impulsions hautes permettant d'augmenter la fréquence de l'oscillateur contrôlé en tension 150 et les impulsions basses permettant de diminuer la fréquence de l'oscillateur contrôlé en tension 150. En verrouillage, il émet en sortie un signal de correction COR égal à 0 V.

[0033] On prévoit une pompe de charges 1 1 1 qui permet de transformer les impulsions du signal de correction COR en impulsions de courant, et qui est susceptible d'être reliée à un filtre de boucle 140. La pompe de charges 1 1 1 est un composant électronique intrinsèquement non linéaire.

[0034] De préférence, la PLL comprend le filtre de boucle 140 qui permet de filtrer, c'est-à-dire de limiter la bande passante du signal de correction COR. Le filtre de boucle 140 permet également de limiter la vitesse de régulation de la PLL. Pour cela, le filtre 140 est typiquement un filtre passe bas passif.

[0035] A l'entrée du filtre de boucle 140, le signal de correction COR est un signal en courant ; et à la sortie du filtre de boucle 140, le signal de correction COR est un signal en tension.

[0036] Par simplification le signal COR est illustré comme un signal simple, en réalité il peut s'agir d'un signal différentiel, en l'espèce entre le signal d'entrée IN et le signal divisé DIV décrit ultérieurement.

[0037] Le signal de correction COR filtré par le filtre de boucle 140 est amené en entrée d'un oscillateur contrôlé en tension 150 (ou VCO pour Voltage Controlled Oscillator an anglais).

[0038] L'oscillateur contrôlé en tension 150 est un circuit oscillant dont la fréquence d'oscillation est contrôlée par la tension d'entrée de ce circuit, en l'espèce par le signal de correction COR filtré.

[0039] En sortie de l'oscillateur contrôlé en tension 150 le signal de sortie OUT est amené en sortie de la PLL. Au préalable, il peut être amplifié par un amplificateur, en l'espèce un amplificateur de puissance (non illustré).

[0040] Le signal de sortie OUT est également amené en entrée de la boucle de contre réaction FBL. Boucle de contre réaction

[0041] La boucle de contre réaction FBL comprend un diviseur de fréquence 160.

De préférence, le diviseur de fréquence 160 est programmable.

[0042] En l'espèce, le signal de sortie OUT, signal de contre-réaction, est amené en entrée du diviseur de fréquence 160 qui génère en sortie un signal de sortie DIV, ci-après dénommé signal divisé. La fréquence du signal divisé DIV est égale à la fréquence f_out du signal de sortie OUT divisée par un nombre N qui dépend du type de diviseur de fréquence 160 mis en œuvre. En l'espèce N peut être quelconque et ne pas être un entier naturel.

[0043] On peut prévoir que la boucle de contre réaction FBL comprend en outre un contrôleur de rapport cyclique 170, soit sous forme de bloc autonome, soit intégré, par exemple intégré au diviseur de fréquence 160.

[0044] De préférence, le contrôleur de rapport cyclique 170 est configuré pour transformer le signal d'entrée en signal de sortie dont le rapport cyclique est au plus près de 50%, par exemple 50% +/- 10%, ce qui améliore les performances de la branche analogique. En effet, le comparateur numérique de phase et de fréquence 1 10 de la branche numérique est déclenché sur les fronts montants de ses signaux d'entrée, et est insensible au rapport cyclique. En revanche, dans une branche analogique, un comparateur analogique de phase 120 exposé ultérieurement est sensible à la valeur moyenne du signal d'entrée. Un rapport cyclique de 50% garantit au comparateur analogique de fonctionner à un point optimal, soit au milieu de sa dynamique.

[0045] Après l'éventuel contrôleur de rapport cyclique 170, le signal divisé DIV est amené en entrée de la branche numérique DIGIT de la PLL.

[0046] En l'espèce, le signal divisé DIV est amené en entrée du comparateur numérique de phase et de fréquence 1 10, de sorte que celui-ci mesure l'écart entre la phase du signal divisé DIV et la phase du signal d'entrée IN, ainsi que l'écart entre la fréquence du signal divisé DIV et la fréquence f_in du signal d'entrée IN. Les impulsions hautes ou basses émises par le comparateur numérique de phase et de fréquence 1 10, transformées en impulsions de courant par la pompe de charges 1 1 1 , et transformées en tension par le filtre de boucle 140, permettent d'augmenter ou de diminuer la valeur de la fréquence de l'oscillateur contrôlé en tension 150 en fonction de la valeur de l'écart mesuré en phase et en fréquence par le comparateur de phase. La valeur de la fréquence du signal de sortie f_out peut ainsi être corrigée de sorte que celle-ci respecte l'équation f_out = f_in/N. Dans ce cas, on dit que la fréquence est verrouillée.

[0047] Avantageusement, la boucle de contre réaction comprend en outre un déphaseur 180, en l'espèce de 90°. Le signal divisé DIV est amené à l'entrée du déphaseur 180, en l'espèce en aval du contrôleur de rapport cyclique 170. En sortie du déphaseur 180, le signal DIV90 de sortie du déphaseur 180 est le signal d'entrée DIV dont la phase est pivotée de 90°.

[0048] A l'initialisation de la branche analogique, la branche numérique est verrouillée. Or, si le comparateur de phase de la branche analogique détecte une erreur, cela introduit une perturbation dans la PLL qui risque alors de perdre le verrouillage. Pour limiter ce risque, on prévoit que le comparateur analogique de phase 120 génère à l'initialisation de la branche analogique un signal d'erreur nul (en l'espèce une tension de 0 Volts). Grâce au déphaseur 180, le signal DIV90 est déphasé de 90° par rapport au signal d'entrée IN. Comme ces deux signaux IN et DIV90 sont amenés à l'entrée du comparateur analogique de phase 120, celui-ci génère bien un signal égal à 0 V à l'initialisation de la branche analogique. En effet, le point de fonctionnement du comparateur numérique de phase et de fréquence 1 10 de la branche numérique (signal de correction égal à 0 quand ses entrées sont en phase) est différent du point de fonctionnement du comparateur de phase de la branche analogique (signal de sortie PHA égal à 0 quand ses entrées sont déphasées de 90°).

Branche analogique [0049] La PLL com prend en outre u ne branche ana logiq ue ANALOG (en pointillés figure 1 ). En l'espèce le bruit de phase généré par la branche analogique est inférieur à celui généré par la branche numérique, du fait notamment de sa plus grande linéarité comparée aux blocs de la branche numérique, soit le comparateur numérique de phase et de fréquence 1 10 et la pompe de charges 1 1 1 , qui sont par essence des blocs non linéaires.

[0050] La branche analogique ANALOG comprend le comparateur de phase 120.

[0051] De préférence, le comparateur analogique de phase 120 est un multiplieur analogique, de préférence passif, dont un mode de réalisation est illustré en figure 2. Le multiplieur est plus couramment appelé mixer par anglicisme. Sur la figure 2, RFp et RFn sont les entrées différentielles pour le signal FIN, tandis que LOp et LOn sont les entrées différentielles pour le signal DIV90. Ifp et I Fn sont les sorties. L'avantage de ce mode de réalisation réside notamment dans le fait que les transistors sont utilisés en commutation et n'ajoutent que très peu de bruit thermique au signal. Le courant alternatif de commutation est transposé aux hautes fréquences et peut être facilement filtré.

[0052] Une évolution du multiplieur analogique de la figure 2 est illustré en figure 4. Sur la figure 2, un transconducteur gm est disposé aux entrées RFp et RFn ; sur la figure 4, ce transconducteur est supprimé, ce qui est possible grâce à l'amplitude suffisante du signal DIV90 sur l'une des entrées RFp ou RFn. En outre, une résistance R1 , R2 est ajoutée en série avec la capacité C1 et C2 respectivement, de sorte à améliorer l'impédance d'entrée équivalente et à former un filtre passe-bas, en l'espèce de premier ordre.

[0053] Un multiplieur analogique passif présente l'avantage d'avoir une sortie très linéaire et très peu de bruit de scintillement (flicker noise par anglicisme) et de bruit thermique. Il peut être utilisé comme comparateur de phase, mais pas comme comparateur de fréquence. Il peut donc être utilisé seulement avec une fréquence bloquée, c'est à dire quand la PLL est déjà verrouillée. Dans ce cas, sa bonne linéarité et son faible niveau de bruit permettent de réduire le bruit de phase en comparaison à un comparateur numérique ou même à un multiplieur actif.

[0054] Comme la sortie du com parateur analogique de phase 120 est une tension, on prévoit de préférence au moins un composant électronique permettant de transformer cette tension en courant, qui permet d'alimenter l'entrée du filtre de boucle 140. [0055] A cet effet, la branche analogique ANALOG peut comprendre en outre un amplificateur de branche analogique.

[0056] Un mode de réalisation d'un amplificateur de branche analogique 122 est illustré figure 3. Dans cet exemple, le circuit est symétrique et permet, pour des raisons partiellement exposées ici, d'obtenir un gain réduit, ainsi qu'une bande passante et une stabilité satisfaisantes sans dégrader le bruit.

[0057] L'amplificateur de branche analogique 122 permet de transformer une tension d'entrée en courant de sortie. La fonction est donc la même que celle de la pompe de charges 1 1 1. Lorsque la branche analogique est activée, le filtre de boucle 140 est alimenté uniquement par la charge en sortie de l'amplificateur de branche analogique 122.

[0058] En l'espèce, on prévoit un amplificateur opérationnel à transconductance ou OTA pour « operational transconductance amplifier » en anglais, qui est un circuit électronique intrinsèquement linéaire, c'est à dire dont le courant de sortie est une fonction linéaire de la tension différentielle d'entrée.

[0059] Grâce à cette caractéristique, un seul et même filtre de boucle 140 peut être utilisé à la fois pour la branche numérique et pour la branche analogique.

[0060] Sur la figure 3, l'OTA est basé sur un amplificateur symétrique entièrement différentiel. Les transistors d'entrée différentielle M5 et M6 sont des PMOS, qui génèrent moins de bruit que les NMOS. Doté d'un courant de polarisation Vbias, le transistor PMOS M4 recopie le courant à partir d'un bloc de polarisation BIAS selon un certain ratio. Une tension d'alimentation Vcmfb est issue d'un bloc CMFB et pilote les transistors PMOS M1 1 , M12 pour ajuster et stabiliser le niveau de sortie de la branche analogique lorsque la PLL est verrouillée. Un premier étage de l'OTA est constitué par les transistors NMOS M7 et M8, reliés aux nœuds Vb1 et Vb2. Deux transistors NMOS M9 et M10 forment deux miroirs de courant pour copier le courant de sortie du premier étage à un deuxième étage selon un certain ratio. Ensuite, les ponts de courant M13 et M14 (transistors NMOS) sont reliés selon un couplage croisé pour augmenter la bande passante et de la marge de phase de ΓΟΤΑ avec la charge du filtre de boucle, de manière à garantir la stabilité du système en boucle verrouillée.

[0061] Comme ΓΟΤΑ est activé une fois que la PLL est verrouillée, le gain, qui représente intrinsèquement la sensibilité de la réponse de l'erreur détectée, devient relativement faible. En outre, le compromis entre le bruit et la marge de phase est facilité.

[0062] En remplacement, on peut prévoir un amplificateur opérationnel comme amplificateur de branche analogique 122 mais la réponse de celui-ci étant en tension, on préfère un OTA, ce qui reste cohérent avec la branche numérique qui génère un signal en courant à la sortie de la pompe de charges.

[0063] On peut prévoir également un filtre de branche analogique 121 , en particulier interposé entre le comparateur analogique de phase 120 et l'amplificateur de branche analogique, comme illustré figure 1 , et qui permet de lisser la sortie en tension du comparateur analogique de phase 120.

[0064] Le filtre de branche analogique 121 et l'amplificateur de branche analogique 122 peuvent être des blocs autonomes comme illustré sur la figure 1 , ou intégrés, par exemple au comparateur de phase.

[0065] Le signal d'entrée IN est amené en entrée de la branche analogique, en l'espèce à l'entrée du comparateur de phase 120. Une autre entrée du comparateur de phase est reliée au signal de sortie DIV90 du déphaseur 180.

[0066] En sortie du comparateur de phase, un signal de phase PHA est émis, en l'espèce un signal en tension. Cette tension est filtrée par le filtre de branche analogique 121 puis amplifiée par l'amplificateur de branche analogique 122 dont la sortie est un signal en courant, susceptible d'être relié à l'entrée du filtre de boucle 140.

[0067] On prévoit avantageusement de relier sélectivement le filtre de boucle 140 :

- au signal de correction COR issu de la pompe de charges 1 1 1 , ou

- au signal de phase PHA du comparateur de phase, en l'espèce filtré et amplifié. [0068] La sélection de l'une de ces entrées du filtre de boucle 140 est effectuée par un commutateur, en l'espèce par un multiplexeur 130 qui permet sélectivement l'activation de la branche analogique ou l'activation de la branche numérique.

Multiplexeur 130

[0069] Le multiplexeur 130 est relié en sortie au filtre de boucle 140, et relié en entrée :

- au signal de correction COR issu de la pompe de charges 1 1 1 , ou

- au signal de phase PHA du comparateur de phase, en l'espèce filtré et amplifié.

[0070] La sélection de l'entrée du multiplexeur 130 est effectuée de préférence grâce à un signal de commande, en particulier le signal LOCK décrit ci- après.

Fonctionnement

[0071] A l'initialisation de la PLL, la branche numérique est activée par défaut : l'entrée du filtre de boucle 140 est reliée au signal de correction COR issu de la pompe de charges 1 1 1.

[0072] Le comparateur numérique de phase et de fréquence 1 10 fonctionne d'abord en mode de détection de fréquence.

[0073] Le comparateur numérique de phase et de fréquence 1 10 et la pompe de charges 1 1 1 permettent de piloter la fréquence f_out du signal de sortie OUT de l'oscillateur contrôlé en tension, via la tension d'entrée de celui-ci, pour modifier ladite fréquence f_out jusqu'à ce que l'écart entre la fréquence du signal divisé DIV et la fréquence f_in du signal d'entrée IN soit nul, c'est à dire f_out = f_in/N.

[0074] Lorsque l'écart entre les fréquences est nul, le comparateur numérique de phase et de fréquence 1 10 de la branche numérique bascule automatiquement en mode de comparateur de phase. Lorsque l'écart entre les phases est en outre nul, c'est à dire dans le régime linéaire du comparateur numérique de phase et de fréquence 1 10 de la branche numérique, la PLL est dite verrouillée.

[0075] Le comparateur numérique de phase et de fréquence 1 10 comprend un détecteur de verrouillage de phase et de fréquence 1 13, qui émet un signal d'indication de verrouillage de phase LOCK, uniquement lorsque les deux entrées du comparateur numérique de phase et de fréquence ont la même phase.

[0076] La détection du signal d'indication de verrouillage LOCK permet de piloter le commutateur 130, donc l'activation de la branche analogique ou de la branche numérique.

[0077] En l'espèce, le multiplexeur 130 est piloté par le signal d'indication de verrouillage LOCK qui, à la détection du verrouillage, sélectionne l'entrée de la branche analogique de sorte que l'entrée du filtre de boucle 140 est alors reliée au signal de phase PHA du comparateur de phase, en l'espèce filtré et amplifié.

[0078] La pompe de charges 1 1 1 est un composant dont la réponse en impulsions est non linéaire. Comme la pompe de charges 1 1 1 n'est présente que dans la branche numérique et que la branche analogique en est exempte, le comportement de la branche analogique est linéaire, ce qui diminue le bruit de phase et améliore les performances de la PLL.

[0079] La branche analogique a un comportement linéaire et permet, par le comparateur de phase, de comparer la phase du signal d'entrée IN à la phase du signal divisé, en l'espèce à la phase du signal DIV90 de sortie du déphaseur 180.

[0080] En cas de perturbation telle que la PLL perde le verrouillage, le signal d'indication de verrouillage LOCK du comparateur numérique de phase et de fréquence 1 10 passe à 0, ce qui pilote par exemple le multiplexeur 130 pour réactiver la branche numérique à la place de la branche analogique. Lorsque la branche numérique a permis de verrouiller à nouveau la PLL, le signal LOCK devient actif et permet à nouveau de sélectionner le comparateur analogique en mode de fonctionnement stable.

[0081] La branche numérique est performante en verrouillage mais présente un bruit de phase élevé. La branche analogique est peu performante en verrouillage mais performante en bruit de phase, une fois verrouillée. L'invention utilise avantageusement la complémentarité de ces deux branches et le basculement automatique de l'une vers l'autre pour obtenir une PLL présentant au global de meilleures performances.

La boucle à verrouillage de phase 100 peut être intégrée dans une horloge atomique 200. L'horloge atomique 200 peut être intégrée dans une pièce d'horlogerie 300.

Nomenclature

100 PLL

1 10 comparateur numérique de phase et de fréquence

1 pompe de charges

1 12 amplificateur de branche numérique

1 13 détecteur de verrouillage de phase et de fréquence

120 comparateur analogique de phase

121 filtre de branche analogique

122 amplificateur de branche analogique

130 multiplexeur

140 filtre de boucle

150 oscillateur contrôlé en tension (VCO)

160 diviseur de fréquence

170 contrôleur de rapport cyclique

180 déphaseur

200 horloge atomique

300 pièce d'horlogerie

FBL boucle de contre réaction

ANALOG branche analogique

DIGIT branche numérique

Claims

Boucle à verrouillage de phase (100) apte à verrouiller la fréquence et la phase d'un signal de sortie (OUT) sur la fréquence et la phase d'un signal d'entrée (IN), cette boucle comprenant :
- un filtre de boucle (140) équipé d'une entrée,
- un oscillateur contrôlé en tension (150) comprenant une sortie sur laquelle il génère le signal de sortie et dont une entrée est électriquement raccordée à une sortie du filtre de boucle (140),
- un comparateur numérique de phase et de fréquence (1 10) dont une entrée est électriquement raccordée à une sortie du diviseur de fréquence (160) et dont une autre entrée est raccordée au signal d'entrée (IN),
- un diviseur de fréquence (160) dont une entrée est électriquement raccordée à la sortie de l'oscillateur contrôlé en tension (150), dont la sortie alimente le comparateur numérique de phase et de fréquence,
- un détecteur de verrouillage de phase et de fréquence (1 13), qui émet un signal d'indication de verrouillage de phase (LOCK) uniquement lorsque les deux entrées dudit comparateur numérique de phase et de fréquence (1 10) ont la même phase,
- une pompe de charges (1 1 1 ) dont une entrée est électriquement raccordée à une sortie du comparateur numérique de phase et de fréquence (1 10), et
- u n com parateur a nalogique de phase ( 1 20) dont une entrée est électriquement raccordée à une sortie du diviseur de fréquence (160) et dont une autre entrée est électriquement raccordée au signal d'entrée (IN),
caractérisée en ce qu'elle comprend en outre
- un commutateur (130) comprenant une sortie électriquement raccordée à l'entrée du filtre de boucle (140), une première entrée et une deuxième entrée ; ce commutateur étant apte à raccorder sélectivement la première entrée, provenant du comparateur analogique de phase (120), à sa sortie en réponse au signal d'indication de verrouillage ; et sa seconde entrée, provenant du comparateur numérique de phase et de fréquence (1 10), à sa sortie, en absence du signal d'indication de verrouillage.
2. Boucle à verrouillage de phase (100) selon la revendication 1 , dans laquelle le détecteur de verrouillage de phase et de fréquence (1 13) est électriquement raccordé au commutateur (130), de sorte que le signal d'indication de verrouillage de fréquence (LOCK) est susceptible de piloter la commutation dudit commutateur (130).
3. Boucle à verrouillage de phase (100) selon l'une quelconque des revendications précédentes, dans laquelle le comparateur analogique de phase (120) est un multiplieur passif.
4. Boucle à verrouillage de phase (100) selon l'une quelconque des revendications précédentes, dans laquelle une sortie de la pompe de charges
(1 1 1 ) est électriquement raccordée à la seconde entrée du commutateur (130).
5. Boucle à verrouillage de phase (100) selon l'une quelconque des revendications précédentes, comprenant en outre un amplificateur de branche analogique (122) dont les entrées sont électriquement raccordés aux sorties d u com parateu r a na log iq ue de phase ( 1 20) et dont les sorties sont électriquement raccordées au commutateur (130).
6. Boucle à verrouillage de phase (100) selon la revendication 5, comprenant en outre un filtre de branche analogique (121 ) dont les entrées sont électriquement raccordées aux sorties du comparateur analogique de phase (120) et dont les sorties sont électriquement raccordées aux entrées de l'amplificateur de branche analogique (122).
7. Boucle à verrouillage de phase (100) selon l'une quelconque des revendications 5 ou 6, dans laquelle l'amplificateur de branche analogique (122) est un amplificateur opérationnel à transconductance.
8. Horloge atomique comprenant une boucle à verrouillage de phase (100) selon l'une quelconque des revendications précédentes.
9. Pièce d'horlogerie comprenant une horloge atomique selon la revendication 8.
EP13789233.7A 2013-10-31 2013-10-31 Boucle a verrouillage de phase duale et pilotee Withdrawn EP3063873A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/EP2013/072847 WO2015062663A1 (fr) 2013-10-31 2013-10-31 Boucle a verrouillage de phase duale et pilotee

Publications (1)

Publication Number Publication Date
EP3063873A1 true EP3063873A1 (fr) 2016-09-07

Family

ID=49554226

Family Applications (1)

Application Number Title Priority Date Filing Date
EP13789233.7A Withdrawn EP3063873A1 (fr) 2013-10-31 2013-10-31 Boucle a verrouillage de phase duale et pilotee

Country Status (2)

Country Link
EP (1) EP3063873A1 (fr)
WO (1) WO2015062663A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106452656B (zh) * 2016-08-31 2019-05-14 成都市和平科技有限责任公司 一种基于频率合成器的射频信号干扰系统和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5284131B2 (ja) * 2009-02-04 2013-09-11 株式会社東芝 位相同期回路及びこれを用いた受信機
JPWO2012143970A1 (ja) * 2011-04-19 2014-07-28 三菱電機株式会社 周波数シンセサイザ

Also Published As

Publication number Publication date
WO2015062663A1 (fr) 2015-05-07

Similar Documents

Publication Publication Date Title
Foley et al. CMOS DLL-based 2-V 3.2-ps jitter 1-GHz clock synthesizer and temperature-compensated tunable oscillator
Maneatis et al. Self-biased high-bandwidth low-jitter 1-to-4096 multiplier clock generator PLL
US7030688B2 (en) Low-pass filter for a PLL, phase-locked loop and semiconductor integrated circuit
US6710670B2 (en) Self-biasing phase-locking loop system
US5907253A (en) Fractional-N phase-lock loop with delay line loop having self-calibrating fractional delay element
JP3804763B2 (ja) デューティサイクル補正回路及び方法
US7876136B2 (en) Phase-locked-loop circuit having a pre-calibration function and method of pre-calibrating the same
US5206889A (en) Timing interpolator
EP2173029B1 (fr) Procédé d'auto-calibrage d'un synthétiseur de fréquence à modulation FSK à deux points
US8111798B2 (en) Phase synchronization circuit and receiver having the same
Gierkink Low-spur, low-phase-noise clock multiplier based on a combination of PLL and recirculating DLL with dual-pulse ring oscillator and self-correcting charge pump
US6768359B2 (en) Charge-pump phase-locked loop circuit with charge calibration
EP2259428B1 (fr) Contrôle automatique du facteur d'utilisation d'une horloge
US8432231B2 (en) Digital phase-locked loop clock system
US8497716B2 (en) Phase locked loop with phase correction in the feedback loop
US6377129B1 (en) Programmable relaxation oscillator
US5870003A (en) High frequency phase-locked loop circuit having reduced jitter
EP1656736A1 (fr) Compensation de fuite destinee a des condensateurs de filtrage dans des boucles a verrouillage de phase
US7161401B2 (en) Wide output-range charge pump with active biasing current
US6611160B1 (en) Charge pump having reduced switching noise
US6160432A (en) Source-switched or gate-switched charge pump having cascoded output
US7554413B2 (en) Voltage controlled oscillator with compensation for power supply variation in phase-locked loop
EP1216508A1 (fr) Filtre a boucle a verrouillage de phase avec resistance a capacite commutee
US6693496B1 (en) Method and system for low power, low jitter, wide range, self-adaptive multi-frequency phase locked loop
JP2002111449A (ja) 電圧制御発振回路およびそれを備える位相同期ループ回路

Legal Events

Date Code Title Description
AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent to:

Extension state: BA ME

17P Request for examination filed

Effective date: 20160527

RIN1 Information on inventor provided before grant (corrected)

Inventor name: FARINE, PIERRE-ANDRE

Inventor name: ZHAO, YAZHOU

Inventor name: TANNER, STEVE

DAX Request for extension of the european patent (to any country) (deleted)
18D Application deemed to be withdrawn

Effective date: 20180501