JP4317821B2 - 位相ロックループ回路 - Google Patents

Description

本発明は一般に位相ロックループ（ＰＬＬ）回路に関し、特にＰＬＬ回路用のコントローラに関する。

ＰＬＬは回路構成ブロックに広く使用されている。それらの幾つかの用途は音声デコーディング、ＡＭ及びＦＭ信号の復調、周波数逓倍、周波数合成、ノイズのあるソースからの信号のパルス同期及びノイズのない信号の再生等である。一般にＰＬＬは位相検出回路、増幅器又はチャージポンプ、フィルタ回路及び電圧制御発振器から構成される。位相検出回路は２つの信号の位相差を検出する。これらの信号の一方は参照信号（リファレンス信号）である。他方はＰＬＬで生成される。チャージポンプはＶＣＯの制御に相応しい高い駆動電流のアナログ信号を生成する。参照信号及び位相検出器により参照信号と比較される信号が同期するまでＶＣＯの周波数は調整される。

ＰＬＬで生成され且つ参照信号と比較される信号はＶＣＯで生成される信号に一致している必要はない。非常に一般的な用途では、ＶＣＯの信号は先ずドライバにより駆動され、次に位相検出器に供給される。従ってＶＣＯは分周比の逆数で与えられる因子による基準周波数より高い周波数を生成する（周波数逓倍）。

チャージポンプ回路により供給される信号がＶＣＯに与えられる前に、通常はＤＣ信号がループフィルタ回路で生成される。このフィルタ回路はチャージポンプにより与えられる信号を平均化する。一般にチャージポンプは、同量ではあるが位相検出器により与えられるディジタル０及び１にそれぞれ対応する逆の符号を有する２つの一定の電流値を生成する。ＶＣＯの入力でのゼロ電流はＶＣＯがその周波数を維持することを意味するのが通常的である。

ＰＬＬで生成され参照信号と比較される信号はＶＣＯにより生成される信号に一致していることは必須でない。非常に一般的な用途ではＶＣＯの信号は先ず分周器で分割され、その後に位相検出器に供給される。従ってＶＣＯは分周比の逆数で与えられる因子の参照信号より高い周波数を生成する（周波数逓倍）。

ディジタルＰＬＬでは位相検出器としてＥＸＯＲが使用可能である。参照信号及びＰＬＬで生成された信号が初期に５０％のデューティ比を有していなかったならば、その位相検出器での比較前にそれらのデューティ比が５０％にしばしば変更される。５０％のデューティ比はＥＸＯＲ検出器に非常に適している。この場合にＥＸＯＲゲートによって生成される信号のデューティ因子は、比較される２つの信号間の位相差の増加と共に線形に増加し、１８０度の位相差で最大値１００％に到達し、以後は減少する。±９０度の位相差に対して５０％のデューティ比が生じる。従って、チャージポンプ電流はフィルタリング後に±９０度の位相差でゼロになり、参照信号及び参照信号と比較される信号の間の位相ずれ（位相シフト）は定常状態では９０度である。

例えば位相検出器としてＥＸＯＲゲートを利用する場合に、両信号間の位相差が１８０度より大きいならば、位相差信号及び位相差の間の関係はもはや線形ではないので、両信号を同期させることは非常に困難になる。ドライバ比率が変更された場合、参照信号の周波数が変化した場合、又は振動や衝撃のような機械的ストレスがＰＬＬに加わった等の場合にそのような大きな位相差が生じ得る。位相ロックループがその定常状態に達するまでに要する時間（ロック時間）は比較的長期化し得る。従って、当該技術分野ではロック時間を短縮する様々な手段及び方法が開発されている。

米国特許第６，２６５，９０２号（特許文献１）はサイクルスリップ（ｓｌｉｐ）の間に検出及び補償を行うスリップ検出回路を有するディジタル位相検出器を開示する。このディジタル位相検出器はデューティ比が５０％でない信号に特に適している。しかしながらこの位相検出器は位相検出器で比較される両信号の前方及び後方エッジの検出を必要とするのでむしろ複雑になってしまう。

米国特許第６，２６５，３６２号（特許文献２）は位相ロックループが適切な周波数にロックするのを支援する及びロック状態の喪失から立ち直るのを支援する装置を開示する。この装置の欠点はＰＬＬ回路が２つのスリップ検出器及びカウンタを必要とすることに起因してむしろ複雑化してしまうことである。

米国特許第６，４４１，６９１号（特許文献３）はＰＬＬ回路に関する更なる位相検出器を開示する。この位相検出器は２つの入力回路、リセット回路及び２つの周波数分周器を有する。不利なことにこのＰＬＬ回路も複雑になってしまう。
米国特許第６，２６５，９０２号明細書 米国特許第６，２６５，３６２号明細書 米国特許第６，４４１，６９１号明細書

本発明の課題は、複雑な回路を必要とせずにロック時間の短い位相ロックループ回路を提供すること、更には関連するコントローラ及び周波数変調器を制御する有利な方法をも提供することである。

本発明の一態様によれば位相ロックループ回路が使用される。位相ロックループ回路は：電圧制御発振器に適用される入力信号に依存する周波数を有する発振信号を生成する電圧制御発振器；入力信号を受信し、周波数変調された信号（ｕ_ＤＩＶ）を生成する周波数変調器；前記周波数変調された信号及び更なる信号の間の位相差に基づいて位相差信号を用意する位相検出器；前記周波数変調された信号及び前記更なる信号を分析することで前記位相検出器が線形領域内にあるか否かを検出し、線形領域信号を生成する線形領域検出器；を有し、前記線形領域信号を受信するコントローラは、前記周波数変調された信号の周波数をある周波数調整量だけ調整し、前記周波数変調された信号の周波数を所望の周波数に変えた後に前記位相検出器が前記線形領域に戻るようにする。

本発明の利点は位相検出器が線形領域でほとんど限定的に動作するのでロック時間を短くできることである。

更なる利点は複雑な回路を必要とせずにロック時間の短縮化を達成できることである。

本発明の一態様では、前記線形領域検出器が前記線形領域信号に関する２つの出力を有し、前記線形領域信号の組み合わせは周波数調整が実行されたか否かを示し、周波数の調整は周波数の増加又は周波数の減少を含む。

本発明の更なる特徴によれば、前記更なる信号が前記発振信号であり、前記周波数変調器で受信される前記入力信号が参照信号である。この特徴は周波数変調器が参照信号を受信し、参照信号に基づいて周波数変調信号を出力で用意する位相ロックループ回路をカバーする。

本発明の別の特徴によれば、前記更なる信号が参照信号であり、前記周波数変調器で受信される前記入力信号が前記発振信号である。この特徴は周波数変調器が発振信号を受信し、発振信号に基づいて周波数変調信号を出力で用意する位相ロックループ回路をカバーする。

更なる特徴によれば、前記周波数変調器が分周器である。コントローラは周波数を調整するために前記分周器の分周比を調整してもよい。分周比は所与の複数の段階で変更されてもよい。所望の周波数に到達するように、位相検出器が再び前記線形領域内にある場合に、分周比が所与の複数の段階で変更されてもよい。

或いは、所望の周波数で周波数変調された信号を生成するのに相応しい前記分周比は、前記位相検出器が再び前記線形領域にある場合に適用されてもよい。

別の特徴によれば、周波数変調器が逓倍器である。コントローラは周波数を調整するために前記逓倍器の逓倍率を調整してもよい。逓倍率は所与の複数の段階で変更されてもよい。所望の周波数に到達するために、位相検出器が再び前記線形領域にある場合に、逓倍率が所与の段階で変更されてもよい。或いは、所望の周波数で周波数変調された信号を生成するのに相応しい逓倍率は、前記位相検出器が再び前記線形領域内になった後に適用されてもよい。

本発明の別の特徴によれば、位相ロックループ回路が、位相差信号に基づいてチャージポンプ信号を電圧制御発振器に適用される入力信号として用意するチャージポンプを備える
更なる特徴によれば、位相ロックループは、電圧制御発振器に適用される入力信号を濾波するループフィルタを備える。

更に別の特徴によれば、位相検出器はＥＸＯＲゲートである。

別の特徴によれば、線形領域検出器は位相検出器の統合部分である
第２の態様では位相ロックループ回路用のコントローラが使用され、位相ロックループ回路は、電圧制御発振器に適用される入力信号に依存する周波数を有する発振信号を生成する電圧制御発振器；入力信号を受信し、周波数変調された信号を生成する周波数変調器；前記周波数変調された信号及び更なる信号の間の位相差に基づいて位相差信号を用意する位相検出器；前記周波数変調された信号及び前記更なる信号を分析することで前記位相検出器が線形領域内にあるか否かを検出し、線形領域信号を生成する線形領域検出器；を有し、前記線形領域信号を受信するコントローラは、前記周波数変調された信号の周波数をある周波数調整量だけ調整し、前記周波数変調された信号の周波数を所望の周波数に変えた後に前記位相検出器が前記線形領域に戻るようにする。

本発明の第３態様では、位相ロックループ回路において、入力信号を受信し、周波数変調された信号を生成する周波数変調器を制御する方法が使用され、位相ロックループ回路は、電圧制御発振器に適用される入力信号に依存する周波数を有する発振信号を生成する電圧制御発振器；前記周波数変調された信号及び更なる信号の間の位相差に基づいて位相差信号を用意する位相検出器；前記周波数変調された信号及び前記更なる信号を分析することで前記位相検出器が線形領域内にあるか否かを検出する線形領域検出器；を有する。当該用法は、前記線形領域検出器により線形領域信号を生成し；コントローラにより前記線形領域信号を受信し；前記コントローラにより、前記周波数変調された信号の周波数を調整し、前記周波数変調された信号の周波数を所望の周波数に変えた後に前記位相検出器が前記線形領域に戻るようにする。

以下、図面を参照しながら本発明の実施例が一例として説明される。

図１を参照するにＰＬＬ回路のブロック図が示されている。ＰＬＬは線形領域検出器ＬＲＤを含む位相検出器ＰＤ、チャージポンプＣＰ、ループフィルタＬＦ、電圧制御発振器ＶＣＯ、分周器ＤＩＶ及び分周比コントローラＤＲＣから構成される。

線形領域検出器ＬＲＤを含む位相検出器ＰＤは参照信号ｕ_ＲＥＦと分周器ＤＩＶから与えられる信号ｕ_ＤＩＶとを受信する。更に位相検出器は周波数指示信号ｕ_ＦＤ用の入力を有し、周波数指示信号はその分周比の最後の変更の際に分周比が増えたか減ったかを示す。

位相検出器ＰＤは位相差分信号ｕ_ＰＤを生成する。ディジタル信号ｕ_ＰＤはチャージポンプＣＰにてＶＣＯの制御に相応しいアナログ信号ｕ_ＰＤに変換される。

チャージポンプで生成される信号ｕ_ＣＰが電圧制御発振器で受信される前に、その信号ｕ_ＣＰはループフィルタＬＦで濾波され、ループフィルタはＶＣＯを制御するループフィルタ信号ｕ_ＬＦを出力する。ＶＣＯは信号ｕ_ＶＣＯを生成し、その信号の周波数は入力信号ｕ_ＬＦに依存する。

ｕ_ＶＣＯ信号はアプリケーションＡで使用され、分周器ＤＩＶに与えられる。分周比制御回路ＤＲＣは２つの信号線を通じて位相検出器に接続され、その信号線から分周比制御回路ＤＲＣは２つの制御信号ｕ_ＣＯＮ０及びｕ_ＣＯＮ１を受信する。分周比制御回路は更に何ビットかの分周比信号ｕ_ＲＡ用の入力と、分周器ＤＩＶの入力で受信される分周比制御信号ｕ_ＤＲＣ用の出力とを有する。

図２を参照するに、図１の回路で使用されるＥＸＯＲ位相検出器及び線形領域検出器の回路図が示されている。ｕ_ＲＥＦ信号、ｕ_ＤＩＶ 信号及び反転されたｕ_ＦＤ信号は回路ブロックの入力で受信され、その回路ブロックは６つのＮＡＮＤゲート２１乃至２６より成り、２つの関数Ｆ_２５，Ｆ_２６を実現する。

ＮＡＮＤゲート２５から与えられる信号は次式で与えられる関数Ｆ_２５に対応する：
Ｆ_２５＝（ｕ_ＤＩＶ・ｕ_ＦＤ）＋（ｕ_ＲＥＦ・ｕ’_ＦＤ） ・・・（１）
ＮＡＮＤゲート２６から与えられる信号は次式で与えられる関数Ｆ_２６に対応する：
Ｆ_２６＝（ｕ_ＲＥＦ・ｕ_ＦＤ）＋（ｕ_ＤＩＶ・ｕ’_ＦＤ） ・・・（２）
従って、ｕ_ＦＤ＝１の場合にＦ_２５＝ｕ_ＤＩＶ且つＦ_２６＝ｕ_ＲＥＦであり、ｕ_ＦＤ＝０の場合にＦ_２５＝ｕ_ＲＥＦ且つＦ_２６＝ｕ_ＤＩＶである。

ＮＡＮＤゲート２５，２６の出力はトグルフリップフロップＴＦ_１，ＴＦ_２のトリガ入力に接続される。従って信号ｕ_ＲＥＦ，ｕ_ＤＩＶ及びデューティ比５０％の周波数の半分でフリップフロップＴＦ_１，ＴＦ_２は切り替わり、５０％はＥＸＯＲ位相検出器に最も相応しい。トグルフリップフロップＴＦ_１，ＴＦ_２それぞれの出力における信号ｕ_ＴＦ１，ｕ_ＴＦ２はそれらの２倍の周波数に対応する信号に対してシフトされない。信号ｕ_ＴＦ１，ｕ_ＴＦ２はＥＸＯＲ位相検出器ＥＸＯＲ_１で分析され、ＥＸＯＲ位相検出器はその出力で位相差信号を提供する。周波数指示信号ｕ_ＦＤの様々な値についてのｕ_ＴＦ１信号及びｕ_ＴＦ２信号の交換はゲートＥＸＯＲ_１の動作に影響しない。

Ｄ型フリップフロップＤＦは線形領域検出器として動作する。ｕ_ＦＤ＝１に対して、フリップフロップＤＦはｕ_ＴＦ１＝ｕ’_{ＲＥＦｈａｌｆ}（ｕ_ＲＥＦ信号の半分の周波数を有する信号の反転）により切り換えられ（トグルされ）、信号ｕ_ＴＦ２＝ｕ’_{ＤＩＶｈａｌｆ}（ｕ_ＤＩＶ信号の半分の周波数を有する信号の反転）はフリップフロップＤＦの入力に与えられる。ｕ_ＦＤ＝０に対して、フリップフロップＤＦは信号ｕ’_{ＲＥＦｈａｌｆ}により切り換えられ、信号＝ｕ’_{ＲＥＦｈａｌｆ}はフリップフロップＤＦの入力に与えられる。フリップフロップＤＦは信号ｕ_ｔｒｉｇを出力する。ｕ_ＦＤ＝１に対して、ｕ_ｔｒｉｇは０から１へのｕ’_{ＲＥＦｈａｌｆ}の最新の上昇中におけるＤ入力でのｕ’_{ＤＩＶｈａｌｆ}の値に対応する。ｕ_ｔｒｉｇ＝１の場合には、ｕ’_{ＤＩＶｈａｌｆ}はｕ’_{ＲＥＦｈａｌｆ}に先行し、即ちｕ_{ＤＩＶｈａｌｆ}はｕ_{ＲＥＦｈａｌｆ}に先行し、ｕ_ｔｒｉｇ＝０の場合には逆である。ｕ_ＦＤ＝０に対して、ｕ_ｔｒｉｇは０から１へのｕ’_{ＤＩＶｈａｌｆ}の最新の上昇中におけるＤ入力でのｕ’_{ＲＥＦｈａｌｆ}の値に対応する。ｕ_ｔｒｉｇ＝１の場合には、ｕ’_ＲＥＦはｕ’_ＤＩＶに先行し、ｕ_ｔｒｉｇ＝０の場合には逆である。従ってｕ_ｔｒｉｇの値は２つの信号ｕ_ＤＩＶ又はｕ_ＲＥＦの何れが先行しているかを示す。ｕ_ｔｒｉｇの変化はｕ_ＤＩＶ又はｕ_ＲＥＦの順序が変化したことを示す。

ｕ_ｔｒｉｇ及びｕ_ＦＤの値は関数ｕ_ＣＯＮ０に対応するネゲートされる（否定される）ＥＸＯＲゲートＥＸＯＲ_２に入力される：
ｕ_ＣＯＮ０＝（ｕ’_ｔｒｉｇ・ｕ’_ＦＤ）＋（ｕ_ｔｒｉｇ・ｕ_ＦＤ） ・・・（３）
信号ｕ_ＣＯＮ０はＰＬＬ回路が線形領域にあるか否かを単独に示すことはできない。しかしながら分周比コントローラＤＲＣを用いて定常状態ではｕ_ＣＯＮ０＝０であることを保障すれば、自動的にｕ_ＣＯＮ０＝１はそのＰＬＬ回路が線形領域にとどまっていることを示す。定常状態ではそれ故にｕ_ＲＥＦはｕ_ＤＩＶに常に先行する。ｕ_ＲＥＦ及びｕ_ＤＩＶの順序は問題ではないので、このことは何らの制限にもならない。ｕ_ＦＤの符号が変わると、ｕ_ｔｒｉｇに対応する信号も変化する。ゲート２１乃至２６による信号ｕ_ＲＥＦ及びｕ_ＤＩＶの変換はｕ_ＲＥＦ及びｕ_ＤＩＶがそれらの相対的な関係を維持することを保障する。或いはｕ_ＲＥＦ及びｕ_ＤＩＶの相対的な順序はサイクルスリップを要する様々なｕ_ＦＤの値について変化するかもしれない。

ＡＮＤゲート２７の出力は分周比が所与の数だけ変更される方向の制御に使用される。ＡＮＤゲート２７の出力は次の関数ｕ_ＣＯＮ１によって与えられる：
ｕ_ＣＯＮ１＝ｕ_ＣＯＮ０・ｕ_ＦＤ ・・・（４）
信号ｕ_ＣＯＮ１は周波数指示信号に依存し、分周比調整Δ_ＤＩＶの方向を示すために使用可能である。線形領域から離れていたならば、ｕ_ＣＯＮ１の値は位相検出器を線形領域に戻すために分周比が所定量Δ_ＤＩＶだけ減らされるべきか又は増やされるべきかを示す。

周波数調整は位相検出回路が線形領域内のものになるまでｕ_ＣＯＮ０及びｕ_ＣＯＮ１の値に応じて複数回反復可能である。位相検出器が線形領域内のものになると、所望の分周比に到達するためにある量Δ_ＤＩＶだけ周波数が調整される。或いは所定のホールド時間後に所望の分周比が適用されてもよい。

図３は周波数が増加する場合（周波数変化を示す信号がハイ（高）状態に設定されている場合）のトグルフリップフロップＴＦ_１，ＴＦ_２、Ｄ型フリップフロップＤＦ及び位相検出器ＥＸＯＲ_１の出力信号のタイミング図を示す。トグルフリップフロップＴＦ_１，ＴＦ_２、から供給される信号間の位相誤差が＋９０度より多く増えると、Ｄ型フリップフロップはハイ状態に立ち上がり、線形領域のボーダーを超えていることを示す。

Ｄ型フリップフロップＤＦの出力信号及び周波数指示信号は、ネゲートされたＥＸＯＲ_２ゲート及びＡＮＤゲート２７によりエンコードされ、分周比制御信号に変換される。ＰＬＬ回路を線形領域に戻すため、分周比が２つの段階で減らされている。この手順は位相検出器が線形領域内になるまで反復する。

図４は周波数が減少する場合（周波数変化を示す信号がロー（低）状態に設定されている場合）のトグルフリップフロップＴＦ_１，ＴＦ_２、Ｄ型フリップフロップＤＦ及び位相検出器ＥＸＯＲ_１の出力信号のタイミング図を示す。トグルフリップフロップＴＦ_１，ＴＦ_２から出力される信号間の位相誤差が−９０度より多く増えると、Ｄ型フリップフロップはハイ状態に立ち上がり、線形領域のボーダーを超えていることを示す。

Ｄ型フリップフロップＤＦの出力信号及び周波数指示信号は、ネゲートされたＥＸＯＲ_２ゲート及びＡＮＤゲート２７によりエンコードされ、分周比制御信号に変換される。ＰＬＬ回路を線形領域に戻すため、分周比が２つの段階で減らされている。この手順は位相検出器が線形領域内になるまで反復する。

ＰＬＬ回路のブロック図である。 図１の回路に使用される線形レンジ検出器を含むＥＸＯＲ位相検出器を示す回路図である。 ＥＸＯＲ位相検出器及び線形レンジ検出器の周波数が増える場合のタイミング図を示す。 ＥＸＯＲ位相検出器及び線形レンジ検出器の周波数が減る場合のタイミング図を示す。

Claims (19)

1. 電圧制御発振器（ＶＣＯ）に適用される入力信号（ｕ_ＣＰ）に依存する周波数を有する発振信号（ｕ_ＶＣＯ）を生成する電圧制御発振器（ＶＣＯ）；
   前記発振信号（ｕ _ＶＣＯ ）を受信し、前記発振信号（ｕ _ＶＣＯ ）の周波数を変更した信号（ｕ_ＤＩＶ）を生成する周波数変更器；
   前記周波数を変更した信号（ｕ_ＤＩＶ）及び更なる信号の間の位相差に基づいて位相差信号（ｕ_ＰＤ）を用意する位相検出器（ＰＤ）；
   前記周波数を変更した信号（ｕ_ＤＩＶ）及び前記更なる信号を分析することで前記位相検出器が線形領域内にあるか否かを検出し、第１及び第２の線形領域信号（ｕ_ＣＯＮ０，ｕ_ＣＯＮ１）を生成する線形領域検出器（ＬＲＤ）；
   を有する位相ロックループ回路であって、
   前記線形領域検出器（ＬＲＤ）を含む前記位相検出器（ＰＤ）は、前記位相ロックループ回路が線形領域にあるか否かを示す前記第１の線形領域信号（ｕ_ＣＯＮ０）、及び前記第１の線形領域信号（ｕ_ＣＯＮ０）と前記周波数変更器の分周比が最後に増加されたか減少されたかを示す外部から供給される周波数指示信号とに基づいて周波数変更器の分周比を増加すべきか減少すべきかを示す前記第２の線形領域信号（ｕ_ＣＯＮ１）を生成し、及び
   コントローラ（ＤＲＣ）は、前記第１及び第２の線形領域信号（ｕ_ＣＯＮ０，ｕ_ＣＯＮ１）に基づき、前記周波数を変更した信号の周波数をある周波数調整量だけ調整し、前記周波数を変更した信号の周波数を所望の周波数に変えた後に前記位相検出器が前記線形領域に戻るようにする
   ことを特徴とする位相ロックループ回路。
2. 前記線形領域検出器（ＬＲＤ）が前記第１及び第２の線形領域信号に関する２つの出力を有し、
   前記第１及び第２の線形領域信号の組み合わせは周波数調整が実行されたか否かを示し、周波数の調整は周波数の増加又は周波数の減少を含む
   ことを特徴とする請求項１記載の位相ロックループ回路。
3. 前記更なる信号が参照信号（ｕ_ＲＥＦ）であり、前記周波数変更器で受信される前記入力信号が前記発振信号（ｕ_ＶＣＯ）である
   ことを特徴とする請求項１又は２に記載の位相ロックループ回路。
4. 前記周波数変更器が分周器である
   ことを特徴とする請求項１乃至３の何れか１項に記載の位相ロックループ回路。
5. 前記コントローラが周波数を調整するために前記分周器の分周比を調整する
   ことを特徴とする請求項４記載の位相ロックループ回路。
6. 前記分周比は、前記位相検出器が前記線形領域に戻るまで変更される
   ことを特徴とする請求項５記載の位相ロックループ回路。
7. 前記所望の周波数に到達するように、前記位相検出器が再び前記線形領域内にある場合に、前記分周比が変更される
   ことを特徴とする請求項６記載の位相ロックループ回路。
8. 前記所望の周波数に周波数を変更した信号を生成するのに相応しい前記分周比は、前記位相検出器が再び前記線形領域にある場合に適用される
   ことを特徴とする請求項５又は６に記載の位相ロックループ回路。
9. 前記周波数変更器が逓倍器である
   ことを特徴とする請求項１乃至３の何れか１項に記載の位相ロックループ回路。
10. 前記コントローラが周波数を調整するために前記逓倍器の逓倍率を調整する
    ことを特徴とする請求項９記載の位相ロックループ回路。
11. 前記逓倍率は、前記位相検出器が前記線形領域に戻るまで変更される
    ことを特徴とする請求項１０記載の位相ロックループ回路。
12. 前記所望の周波数に到達するために、前記位相検出器が再び前記線形領域にある場合に、前記逓倍率が変更される
    ことを特徴とする請求項１１記載の位相ロックループ回路。
13. 前記所望の周波数に周波数を変更した信号を生成するのに相応しい前記逓倍率は、前記位相検出器が再び前記線形領域内になった後に適用される
    ことを特徴とする請求項１０記載の位相ロックループ回路。
14. 前記位相差信号（ｕ_ＰＤ）に基づいてチャージポンプ信号（ｕ_ＣＰ）を前記電圧制御発振器（ＶＣＯ）に適用される入力信号として用意するチャージポンプ（ＣＰ）を備える
    ことを特徴とする請求項１乃至８の何れか１項に記載の位相ロックループ回路。
15. 前記電圧制御発振器（ＶＣＯ）に適用される前記入力信号を濾波するループフィルタ（ＬＦ）を備える
    ことを特徴とする請求項１乃至８、１４の何れか１項に記載の位相ロックループ回路。
16. 前記位相検出器（ＰＤ）がＥＸＯＲゲートである
    ことを特徴とする請求項１乃至８、１４乃至１５の何れか１項に記載の位相ロックループ回路。
17. 前記線形領域検出器（ＬＲＤ）は前記位相検出器に含まれる
    ことを特徴とする請求項１乃至８、１４乃至１６の何れか１項に記載の位相ロックループ回路。
18. 電圧制御発振器（ＶＣＯ）に適用される入力信号（ｕ_ＣＰ）に依存する周波数を有する発振信号（ｕ_ＶＣＯ）を生成する電圧制御発振器（ＶＣＯ）；
    前記発振信号（ｕ _ＶＣＯ ）を受信し、前記前記発振信号（ｕ _ＶＣＯ ）の周波数を変更した信号（ｕ_ＤＩＶ）を生成する周波数変更器；
    前記周波数を変更した信号（ｕ_ＤＩＶ）及び更なる信号の間の位相差に基づいて位相差信号（ｕ_ＰＤ）を用意する位相検出器（ＰＤ）；
    前記周波数を変更した信号（ｕ_ＤＩＶ）及び前記更なる信号を分析することで前記位相検出器が線形領域内にあるか否かを検出し、第１及び第２の線形領域信号（ｕ_ＣＯＮ０ｕ_ＣＯＮ１）を生成する線形領域検出器（ＬＲＤ）；
    を有する位相ロックループ回路用のコントローラであって、
    前記線形領域検出器（ＬＲＤ）を含む前記位相検出器（ＰＤ）は、前記位相ロックループ回路が線形領域にあるか否かを示す前記第１の線形領域信号（ｕ_ＣＯＮ０）、及び前記第１の線形領域信号（ｕ_ＣＯＮ０）と前記周波数変更器の分周比が最後に増加されたか減少されたかを示す外部から供給される周波数指示信号とに基づいて周波数変更器の分周比を増加すべきか減少すべきかを示す前記第２の線形領域信号（ｕ_ＣＯＮ１）を生成し、及び
    コントローラ（ＤＲＣ）は、前記第１及び第２の線形領域信号（ｕ_ＣＯＮ０，ｕ_ＣＯＮ１）に基づき、前記周波数を変更した信号の周波数をある周波数調整量だけ調整し、前記周波数を変更した信号の周波数を所望の周波数に変えた後に前記位相検出器が前記線形領域に戻るようにする
    ことを特徴とするコントローラ。
19. 電圧制御発振器（ＶＣＯ）に適用される入力信号（ｕ_ＣＰ）に依存する周波数を有する発振信号（ｕ_ＶＣＯ）を生成する電圧制御発振器（ＶＣＯ）；
    前記発振信号（ｕ _ＶＣＯ ）の周波数を変更した信号（ｕ_ＤＩＶ）及び更なる信号の間の位相差に基づいて位相差信号（ｕ_ＰＤ）を用意する位相検出器（ＰＤ）；
    前記周波数を変更した信号（ｕ_ＤＩＶ）及び前記更なる信号を分析することで前記位相検出器が線形領域内にあるか否かを検出する線形領域検出器；
    を有する位相ロックループ回路において、前記発振信号（ｕ _ＶＣＯ ）を受信し、前記発振信号（ｕ _ＶＣＯ ）の周波数を変更した信号（ｕ_ＤＩＶ）を生成する周波数変更器を制御する方法であって：
    前記線形領域検出器を含む前記位相検出器（ＰＤ）は、前記位相ロックループ回路が線形領域にあるか否かを示す第１の線形領域信号（ｕ_ＣＯＮ０）、及び前記第１の線形領域信号（ｕ_ＣＯＮ０）と前記周波数変更器の分周比が最後に増加されたか減少されたかを示す外部から供給される周波数指示信号とに基づいて周波数変更器の分周比を増加すべきか減少すべきかを示す前記第２の線形領域信号（ｕ_ＣＯＮ１）を生成する段階；
    コントローラは前記第１及び第２の線形領域信号（ｕ_ＣＯＮ０，ｕ_ＣＯＮ１）を受信する段階；
    前記コントローラは、前記第１及び第２の線形領域信号（ｕ_ＣＯＮ０，ｕ_ＣＯＮ１）に基づき、前記周波数を変更した信号の周波数を調整し、前記周波数を変更した信号の周波数を所望の周波数に変えた後に前記位相検出器が前記線形領域に戻るようにする段階；
    を有することを特徴とする方法。

Images