KR910005242Y1 - Vtr의 다방식 신호 처리 회로 - Google Patents

Vtr의 다방식 신호 처리 회로 Download PDF

Info

Publication number
KR910005242Y1
KR910005242Y1 KR2019860013918U KR860013918U KR910005242Y1 KR 910005242 Y1 KR910005242 Y1 KR 910005242Y1 KR 2019860013918 U KR2019860013918 U KR 2019860013918U KR 860013918 U KR860013918 U KR 860013918U KR 910005242 Y1 KR910005242 Y1 KR 910005242Y1
Authority
KR
South Korea
Prior art keywords
color
output
inverter
signal processing
signal
Prior art date
Application number
KR2019860013918U
Other languages
English (en)
Other versions
KR880007213U (ko
Inventor
전진규
Original Assignee
삼성전자 주식회사
한형수
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 한형수 filed Critical 삼성전자 주식회사
Priority to KR2019860013918U priority Critical patent/KR910005242Y1/ko
Publication of KR880007213U publication Critical patent/KR880007213U/ko
Application granted granted Critical
Publication of KR910005242Y1 publication Critical patent/KR910005242Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N11/00—Colour television systems
    • H04N11/06—Transmission systems characterised by the manner in which the individual colour picture signal components are combined
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase
    • H04N9/78—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase for separating the brightness signal or the chrominance signal from the colour television signal, e.g. using comb filter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/90—Tape-like record carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Processing Of Color Television Signals (AREA)
  • Color Television Systems (AREA)

Abstract

내용 없음.

Description

VTR의 다방식 신호 처리 회로
본 고안의 회로도.
* 도면의 주요부분에 대한 부호의 설명
IC1 : 신호 처리용 집적 소자 IC2 : 칼라 프로세서
IC3 : 콤필터 VCO : 발진부
I1-I4 : 인버터 D1, D2 : 다이오드
R1-R10 : 저항 C1-C3 : 콘덴서
본 고안은 PAL 방식 칼라 처리용 칼라 프로세서를 이용하여 SECAM 방식 칼라를 겸용으로 처리할 수 있도록 한 VTR의 다방식 신호 처리 회로에 관한 것이다.
비데오 신호 처리 방식은 NTSC, PAL, SECAM 방식으로 구분되며 각 방식은 서로 신호 처리 방식이 상이하여 상호 호환성을 갖지 못하게 되므로 PAL 방식 VTR을 갖고 SECAM 방식 테이프를 재생시킬 수 없고 이와는 반대로 SECAM 방식 VTR을 갖고 PAL 방식 테이프를 재생시킬 수 없었다.
따라서 PAL 방식과 SECAM 방식을 사용하고 있는 독일 지역에서는 (서독 : PAL 방식, 동독 : SECAM방식)PAL 방식 VTR과 SECAM 방식 VTR을 구비하여야만 PAL 방식 테이프 및 SECAM 방식 테이프를 재생 및 녹화시킬 수 있는 불편이 있었다.
본 고안은 상기와 같은 점을 감안하여 PAL 방식 칼라 처리용 칼라 프로세서를 이용하여 SECAM 방식 칼라를 겸용으로 처리하게 하므로써 PAL 방식과 SECAM 방식 테이프를 동시에 재생 및 녹화시킬 수 있도록 하는 VTR의 다방식 신호 처리회로를 제공하고자 하는 것으로 신호 처리용 집적 소자에서 PAL 방식과 SECAM 방식을 판별하여 판별신호를 출력시키게 구성하고 상기 판별 신호를 이용하여 콤필터와 PAL 방식 칼라 프로세서의 구동을 제어하게 신호 제어 수단을 구성시킨 것이다.
이와 같이 PAL 방식과 SECAM 방식의 칼라를 하나의 VTR에서 처리하여 PAL 및 SECAM 방식의 테이프를 동시에 재생 및 녹화 시킬 수 있도록 하는 본 고안을 첨부 도면에 의거 상세히 설명하면 다음과 같다.
저항(R1)과 콘덴서(C1)를 통하여 인가되는 수평 동기 신호와 저항(R2)과 콘덴서(C2) 및 코일(L1)을 통하여 인가되는 칼라 신호를 판단하여 출력단자(P15)로 판별신호를 출력시키는 신호 처리용 집적 소자(IC1)와, 상기 신호 처리용 집적소자(IC1)의 판별 신호를 반전시키는 인버터(I1) (I2) (I3)와, 상기 인버터(I1)의 출력에 의하여 구동이 선택되고 칼라 신호 출력을 제어하는 콤필터(IC3)와, 상기 인버터(I2)의 출력에 의하여 구동이 선택되고 칼라 프로세서(IC2)에 발진 출력을 인가시키는 발진부(VCO)와, 상기 인버터(I3)의 출력에 의하여 구동되고 칼라 프로세서(IC2)의 칼라 킬러단 동작을 선택하는 다이오드(D1)와 콘덴서(C3) 및 저항(R10)과, 상기 인버터(I3)의 출력에 의하여 구동되고 칼라 프로세서(IC2)의 헤드 스위칭 펄스 입력을 선택하는 다이오드(D2)와 인버터(I4) 및 저항(R6) (R7)으로 구성되어 진다.
이와 같이 구성된 본 고안에서 먼저 PAL 방식에서의 동작을 살펴본다.
신호 처리용 집적소자(IC1)의 단자(P2)에 칼라 신호가 인가되어 지면 신호 처리용 집적소자(IC1)에서는 단자(P1)로 인가되는 수평동기 신호를 이용하여 칼라 버스트를 체크하게 되고 이에 따라 출력 단자(P15)로 판별신호를 출력시키게 된다.
따라서 PAL 방식에서는 신호 처리용 집적소자(IC1)의 출력단자(P15)로 로우레벨이 출력되게 되고 이는 인버터(I1) (I2) (I3)를 통하여 하이레벨 상태로 변환되게 되며 인버터(I1)의 출력이 하이레벨이 되면 콤필터(IC3)의 단자(92)에 하이레벨이 인가되어 콤필터(IC3)는 칼라 신호 입력을 지연시켜 출력단자(P3)로 출력시키게 되고 인버터(I2)의 출력이 하이레벨이 되면 4.433619 MHZ 발진부(VCO)가 구동하여 칼라 프로세서(IC2)의 단자(VCO)에 발진 출력을 인가시킴으로써 칼라 프로세서(IC2)의 자동 위상 조절 기능을 동작시키게 되고 인버터(I3)의 출력이 하이레벨이 되면 다이오드(D1)가 동작하지 못하여 칼라 프로세서(IC2)의 칼라킬러단이 동작하게 되는 한편 인버터(I4)를 통하여 로우레벨로 칼라 프로세서(IC2)의 헤드 스위칭 펄스입력단(HS)에 인가되므로 칼라 프로세서(IC2)에서는 다이오드(D2)를 통하여 인가되는 헤드 스위칭 펄스를 이용하여 위상 회전(PHASE ROTATE) 시키게 된다.
따라서 PAL 방식에서는 콤필터(IC3)가 정상 동작하게 되고 PAL 방식 신호 처리용 칼라 프로세서(IC2)의 단자(VCO)에 발진 출력이 인가되어 자동 위상 조절 기능이 동작됨과 동시에 칼라 킬러단이 동작하게 되고 헤드 스위칭 펄스를 이용해 위상 회전시키게 되므로 정상적인 PAL 방식 칼라를 처리하게 된다.
다음으로 SECAM 방식에서의 동작을 살펴보면 다음과 같다.
SECAM 방식 칼라 신호가 신호 처리용 집적소자(IC1)에 인가되면 출력단자(P15)로 하이레벨을 출력시키게 되고 이러한 신호 처리용 집적소자(IC1)의 출력단자(P15) 출력은 인버터(I1) (I2) (I3)에서 로우레벨로 변환된다.
인버터(I1)의 출력이 로우레벨이 되면 콤필터(IC3)의 단자(P2)가 접지 전위가 되어 콤필터(IC3)의 고유기능이 중단되므로 칼라 신호 입력은 지연되지 않고 곧바로 출력단자(P13)를 통하여 출력되게 된다.
그리고 인버터(I2)의 출력이 로우 레벨이 되면 4.433619 MHZ 발진부(VCO)의 동작이 중단되게 되고 이에 따라서 칼라 프로세서(IC2)의 단자(VCO)에 인가되는 발진 출력이 없게되어 SECAM 방식에서 동작하면 안되는 자동 위상 조절 기능을 중단시킨다.
또한 인버터(I3)의 출력이 로우레벨이 되면 다이오드(D1)가 동작하여 저항(R10)이 연결된 칼라 프로세서(IC2)의 칼라 킬러단 동작을 차단시키게 되는 한편 인버터(I3)의 로우레벨 출력은 다이오드(D2)를 동작시켜 헤드 스위칭 펄스 입력을 중단시킴과 동시에 인버터(I4)에서 하이 레벨로 변환되어 칼라 프로세서(IC2)의 헤드 스위칭 펄스 입력단을 하이레벨로 홀딩(HOLDING)시켜 주므로써 위상을 고정시켜 주게 된다.
즉 SECAM 방식 신호 처리시에는 상기된 바와 같이 콤필터(IC3)의 지연동작을 중단시키는 한편 PAL 방식 칼라 처리용 프로세서(IC2)의 발진 출력 입력단(VCO)과 칼라 킬러단(CKD) 및 헤드 스위칭 펄스 입력단(HS) 제어해 주므로써 SECAM 방식 칼라 신호를 처리할 수 있게 된다.
이상에서와 같이 본 고안은 PAL 방식과 SECAM 방식의 칼라 신호를 동시에 처리해 주므로써 하나의 VTR로 PAL 방식 테이프와 SECAM 방식 테이프를 동시에 재생 녹화시킬 수 있는 효과가 있는 것이다.

Claims (1)

  1. 수평 동기 신호와 칼라 신호를 입력받아 PAL 방식과 SECAM 방식 판별신호를 출력시키는 신호 처리용 집적소자(IC1)와, 상기 신호 처리용 집적소자(IC1)의 판별신호를 반전시키는 인버터(I1) (I2) (I3)와, 상기 인버터(I1)의 출력에 의하여 구동이 선택되고 칼라 프로세서(IC2)의 자동 위상 조절 기능을 제어하는 발진부(VCO)와, 상기 인버터(I3)의 출력에 의하여 구동되고 칼라 프로세서(IC2)의 칼라 킬러단 동작을 선택하는 다이오드(D1) 및 저항(R10)과, 상기 인버터(I3)의 출력에 의하여 구동되고 칼라 프로세서(IC2)의 헤드 스위칭 펄스 입력을 선택하는 다이오드(D2) 및 인버터(I4)로 구성된 VTR의 다방식 신호 처리 회로.
KR2019860013918U 1986-09-08 1986-09-08 Vtr의 다방식 신호 처리 회로 KR910005242Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019860013918U KR910005242Y1 (ko) 1986-09-08 1986-09-08 Vtr의 다방식 신호 처리 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019860013918U KR910005242Y1 (ko) 1986-09-08 1986-09-08 Vtr의 다방식 신호 처리 회로

Publications (2)

Publication Number Publication Date
KR880007213U KR880007213U (ko) 1988-05-31
KR910005242Y1 true KR910005242Y1 (ko) 1991-07-22

Family

ID=19255585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019860013918U KR910005242Y1 (ko) 1986-09-08 1986-09-08 Vtr의 다방식 신호 처리 회로

Country Status (1)

Country Link
KR (1) KR910005242Y1 (ko)

Also Published As

Publication number Publication date
KR880007213U (ko) 1988-05-31

Similar Documents

Publication Publication Date Title
EP0162443A2 (en) Multi-system television receiver
US4280149A (en) Equipment for preventing gaps between previously recorded and newly recorded information on an information carrier
KR950005598B1 (ko) 비디오 디스크 재생장치
KR910005242Y1 (ko) Vtr의 다방식 신호 처리 회로
US4562394A (en) Motor servo circuit for a magnetic recording and reproducing apparatus
US5040076A (en) Video disk player including signal switching synchronization
JPH0323746Y2 (ko)
JPH0722769Y2 (ja) ドロツプアウト補償回路
JP3212658B2 (ja) パルス信号発生回路
KR900010118Y1 (ko) Vcr의 무신호시 큐모드 자동절환회로
JPS62112483A (ja) スチルビデオプレ−ヤ
KR900007365Y1 (ko) Vcr의 동기발생 및 자동정지회로
JPS6016151Y2 (ja) Ｖｔｒの再生回路
JP2591881B2 (ja) サンプル化ビデオ信号記録ディスク演奏装置
KR940004333Y1 (ko) Vtr등의 정지화재생장치
JPH051184Y2 (ko)
JP2642396B2 (ja) 磁気記録再生装置
JP2508819B2 (ja) 映像信号回路
JP2850324B2 (ja) 磁気記録再生装置
JPS59171284A (ja) Ｎｔｓｃビデオ信号用時間軸補正回路
JPH0369063A (ja) 光ディスク記録再生装置の時間軸制御装置
JPS6018091A (ja) カラ−バ−スト再挿入回路
JPS61140285A (ja) Ｖｔｒのサ−ボ回路
JPS6020361A (ja) フロツピデイスク装置
JPS60164944A (ja) 磁気記録再生装置のスロ−トラツキング装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 19970829

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee