JPS62190971A - フレ−ム同期信号分離装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、複合映像信号より分離された複合同期信号か
ら垂直同期信号及びフレーム同期信号を分離するための
フレーム同期信号分離装置に関するものである。

従来の技術 従来、垂直同期信号及びフレーム同期信号は、テレビジ
ョン受像機、ビデオテープレコーダなどの種々の映像機
器に使用されているが、一般的に垂直同期信号は垂直同
期信号と水平同期信号の繰り返し周波数が異なる事を利
用して垂直同期信号をアナログ的に分離し、フレーム同
期信号は垂直同期信号の前の等価パルスの数がＮＴＳＣ
方式では奇数フィールドで６個、偶数フィールドで７個
という違いを検出して得ていた。

第５図は、従来のフレーム同期信号分離装置の一例を示
す回路図である。５１は低域通過フィルタ（以下、ＬＰ
Ｆとする）、５２はレベル検出器、５３．５４は抵抗、
５５．５６はコンデンサ、５７は基準レベルＥを発生す
る電圧源、５８は所定の時間幅のパルスを出力するモノ
マルチ回路、５９はＤ端子に入力されるレベルをＣ端子
に人力される信号の立ち上がりで保持するＤ型フリップ
フロップ（以後、ＤＦＦとする）である。

以下、従来技術の動作を第５図、第６図を用いて説明す
る。入力端子Ａからは、正極性の複合同期信号ａがＬＰ
Ｆ５１供給される。ＬＰＦ５１は、例えば、抵抗５３．
５４及びコンデンサ５５゜５６がπ型に接続された回路
からなって積分作用をなし、適当な時定数により複合同
期信号を積分する。その結果、ＬＰＦ５１の出力信号と
して垂直同期信号の部分が水平同期信号の部分と比較し
て充分高いレベルとなった信号すを得る。

信号すは、波形整形機能を有するレベル検出器５２に供
給され、レベル検出器５２は予め電圧源５７により設定
された基準レベルＥ以上である時は、その出力レベルを
高レベル（以下、′Ｈ”という）とし、以下である時は
低レベル（以下”し”という）を出力する。従って、基
準レベルＥを適当な値に設定する事により、出力端子Ｂ
から、時間幅で３８（但し、Ｈは水平同期信号の繰り返
し周期）の垂直同期信号が得られる。

次に、フレーム同期信号ｅは、上記の構成で得られた垂
直同期信号で複合同期信号ａの立ち上がりで起動され０
．７５Ｈ程度の時間”　Ｈ”レベルであるパルス信号ｄ
を出力するモノマルチ回路５８の出力レベルをＤＦＦ５
９により保持することにより出力端子Ｃから得ていた。

（例えば、テレビジョン工学ハンドブック（１９６９）
１−発明が解決しようとする問題点 しかしながら、従来のフレーム同期信号分離装置におい
ては、ＬＰＦ５１の出力信号の立上りはＬＰＦ５１の時
定数で決まる傾斜を有しているため、レベル検出器５２
を介して得られる垂直同期信号ＣよりもＬＰＦ５１の時
定数と基準レベルによって決まる時間τだけ遅れた信号
となる。この時間遅れτは非常にわずかなものであるが
らテレビジョン受像機においては特に問題とはならない
が、ビデオテープレコーダにおいては記録する際の磁気
ヘッドの切り替えタイミングを複合映像信号に含まれる
垂直同期信号が用いられており、このタイミングを精度
良く設定するためには垂直同期信号の位相が安定である
必要がある。なぜなら、切り替えタイミングの設定は前
記時間遅れを考慮して所定の位置に調整されるため時間
遅れが発生しても特には問題とはならないが、変動する
と所定の位置で磁気ヘッドの切り替えをおこなう事が出
来なくなる。一方、再生時は各々の磁気ヘッドで再生さ
れた複合映像信号が所定の位置で継ぎあわせられるが磁
気ヘッドの切り替えタイミングが変動すると再生信号の
継目に欠落部が発生するため、画面上では、ノイズとな
る。

また、フレーム同期信号は、両面を編集する場合にフレ
ーム単位で編集されないと継目の画面が非常に見にくく
なり、時には画面の色がフラッシングする場合もある。

このため、前記時間遅れては一定に保持され、かつ、デ
ツキ間の互換性のためにはフレーム同期信号分離装置の
時間遅れτも一定でなければならない、しかし、実際に
は時定数、基準レベル等にバラツキが生ずるため、また
、温度変化や経年変化による変動は避けることができな
い。

従って、従来のフレーム同期信号分離装置は、分離され
た垂直同期信号の時間遅れにバラツキや変動する要因を
持つため分離されたフレーム同期信号も変動するという
欠点を有し、特に、ビデオテープレコーダには適したも
のではない。

更に、従来の装置は構成素子としてコンデンサを有する
ため、集積回路化をすることができず、又、部品点数の
増加、回路の小型化ができないという欠点も有していた
。

本発明は、前述した従来技術の欠点をなくしたフレーム
同期信号分離装置を提供するものである。

問題点を解決するための手段 前記問題点を解決するために本発明のフレーム同期信号
分離装置は、基準発振器出力を用いて複合同期信号に含
まれる水平同期信号と垂直同期信号で構成されるパルス
のデユーティ比の差を利用するものであり、複合同期信
号によりセット（あるいはりセント）され、入力される
クロックを計数することにより水平同期信号により起動
されその周期の前半（Ｏから０．５Ｈの間）まで”Ｈ″
レベルある第１のパルスと、周期の後半（０，５からＩ
Ｈの間）まで”■）“レベルである第２のパルスにより
、複合同期信号から垂直同期信号とフレーム同期信号を
ディジタル的に分離する様に構成した点に特徴がある。

作用 本発明は、複合同期信号が垂直同期信号とその前後３Ｈ
期間（以下、等価パルス期間という）を合わせた垂直ブ
ランキング期間では複合同期信号の周期が１／２になっ
ており、また、垂直同期信号期間と等価パルス期間では
波形デエーテイが反転している。従って、第１のパルス
の後縁が垂直同期信号期間では”夏１”レベル、その他
では″Ｌルヘルの時に発生していることを利用して垂直
同期信号を、また、垂直同期信号の前縁が奇数フィール
ドでは第２のパルスの°Ｌ”レベルの期間、偶数フィー
ルドでは″Ｈ″レベルの期間で発生していることを利用
してフレーム同期信号を分離している。

実施例 以下、本発明の一実施例を図面を参照しながら説明する
。

第１図は、本発明によるフレーム同期信号分離装置の一
実施例を示すブロック図である。ｌは水平同期信号の２
倍の周波数で発振する基準発振器、２は垂直同期信号及
びフレーム同期信号を検出する同期信号検出回路である
。端子ＩＡは複合同期信号入力端子、端子ＩＢはクロッ
ク入力端子、端子ＩＣは垂直同期信号出力端子、端子ｌ
Ｄはフレーム同期信号出力端子である。

また、第４回出）は第１図における基準発振器ｌの具体
的な回路図であり、第４図（ａｌはその動作の説明に必
要な図である。

基準発振器１は、リセット及びプリセット値のロードが
可能なカウンタ４１、端子ｌＡより入力される複合同期
信号１ａによりカウンタ４１にプリセットされるプリセ
ット値ＮＰ、を持つデータ発生器４２、カウンタ４１の
出力Ｑ、〜Ｑ４からＮＤｌ、ＮＤをデコードするデコー
ド回路４３及びＮＤ、　、ＮＤパルスにより水平同期信
号の２倍の周波数の信号を出力するＤＦＦ４４で構成さ
れている。Ｗ１合同期信号１ａによりプリセントされる
プリセット値ＮＰ、を持つデータ発生器４２のデータは
カウンタ４１のデータ端子り、ＮＤ４に供給されており
、カウンタ４１の出力Ｑ１〜Ｑ４はデコード値ＮＤ、、
ＮＤを検出するデコード回路４３に接続され、デコード
回路４３はＮＤパルス、ＮＤ、パルスを発生する。ここ
では、入力クロックを水平同期信号周波数ｆＨ（ＮＴＳ
Ｃ：２９．９７＊５２５Ｈｚ、ＰＡＬ：２５＊６２５Ｈ
ｚ）の２０倍、ＮＤ−１０、ＮＰ、＝５、ＮＰ２−０、
ＮＤ、＝６としているため、カウンタ４１は４ビツトで
構成されている。

ＮＤパルスは、カウンタ４１のリセット端子及びＤＦＦ
４４のＣ端子に供給され、ＤＦＦ４４のリセット端子に
ＮＤ、パルスが供給されており、Ｄ端子は”Ｈ”レベル
に固定されている。

従って、基準発振器１は上述した構成により、複合同期
信号１ａの立ち上がりでＮＰ、（＝５）がプリセットさ
れ、カウンタは次のクロックで６を計数する。そして、
１０を計数するとＮＰ２（−０）のプリセットパルス（
リセットパルス）が発生し、カウンタは、次のクロック
で１を計数し、ＮＰ、のプリセットパルス（即ち、複合
同期信号の立ち上がり）が入力されるまでクロックを１
０個ずつ計数するため周期Ｔｅは、水平開！ｉｌ！信号
の１７２倍の周Ｕ（即ち、発振周波数２　＊ＦＨとなる
）になる、また、その出力のデユーティは、ＮＤ、　、
ＮＤパルスにより１：ｌになる。

同期信号検出回路２は、第２図のように構成されている
。２１，２４．２５はトグル（Ｔ）端子入力クロックの
立ち上がりで反転するＴ型フリップフロップ（以後、Ｔ
ＦＦとする）、２３．２７はＤＦＦ、２２は２人カアン
ドゲート（以後、ＡＮＤゲートとする）である、端子２
Ａは、２人力ＡＮＤゲート２２の入力端子、ＡＮＤゲー
ト２２の出力はＴＦＦ２１のＴ端子、ＴＦＦ２１の負出
力（Ｑ）端子出力（信号２ｂ）がＡＮＤゲート２２の一
方の入力端子に接続されている。

ＴＦＦ２１の正出力（Ｑ）端子はＤＦＦ２３のＣ端子、
端子ＩＡはＴＦＦ２１のリセット（Ｒ）端子、ＤＦＦ２
３のＤ端子、ＡＮＤ２６の入力端子に接続されている。

また、端子２Ａはインバータ（以後、ＩＮＶとする）２
日により反転された信号がＴ’Ｆ　Ｆ　２４のＴ端子に
接続されている。

ＴＦＦ２４のＣ端子はＴＦＦ２５のＴ端子、ＴＦＦ２５
のＣ端子（信号２Ｃ）はＤＦＦ２７のＤ端子、Ｃ端子は
ＡＮＤゲート２６の一方の端子に接続されている。端子
ｌＣは垂直同期信号、端子ＩＤはフレーム同期信号を出
力する。

以上のように構成されたフレーム同期信号分離装置の動
作について、以下第３図の波形図を用いて説明する。

まず、端子ＩＡから人力された複合同期信号ｌａにより
基準発振器１は、セットされるため所定の位相で水平同
期信号周波数の２倍の周波数である信号２ａを出力する
。奇数フィールドの場合、複合同期信号１ａの立ち上が
りによりリセットされたＴＦＦ２１Ｑｉ子は、リセット
されてから信号２ａの最初の立ち上がりまでゝＨ”レベ
ルを保持し、その後°Ｌ”レベルとなる。複合同期信号
１ａの立ち上がりから信号２ａの立ち下がりまでの時間
は基準発振器ｌの１周期以内であるため０゜５Ｈ以下と
なり、この信号２ｂの反転した信号（ＴＦＦ２１のＱ＠
子出出力の立ち上がりで複合同期信号１ａのレベルをＤ
ＦＦ２３で保持することにより３Ｈの間”Ｈ゛レベルあ
る垂直同期信号（ＩＣ）が得られる。ここで得られた垂
直同期信号は、本来の垂直同期信号より０．５Ｈ以内遅
れている事になるが、基準発振器１の出力信号の位相が
ディジタル的に決まり、また、水平同期信号の整数倍の
周波数であるため複合同期信号に対して固定位相となる
ため、フレーム同期信号に対して固定位相となり変動す
る事はない。

また、同様に基準発振器ｌの出力信号２ａはＩＮＶ２８
により反転してＴＦＦ２４に入力されているため、ＴＦ
Ｆ２５のＣ端子は複合同期信号ｌａによりリセットされ
Ｈ”レベルとなり２つ目の立ち上がりで１Ｌルベルとな
る信号２Ｃとなる。この信号のＨ”からＳＬルベルとな
るタイミングは複合同期信号Ｌａの立ち上がりから０．
５Ｈ（信号２ｂの立ち下がりから０．２５Ｈ遅れる）以
上離れる。ＡＮＤゲート２６は、複合同期信号１ａ力月
Ｈごとに入力されるように禁止するゲートである。従っ
て、この信号２ＣのレベルをＤＦＦ２７により垂直同期
信号ＩＣの立ち上がりで保持すると等価パルスが７個な
ので”Ｌ”レベルになる。

また、偶数フィールドでも同様にＴＦＦ２３により垂直
同期信号が得られる事は明らかである。

ＴＦＦ２５のＣ端子出力は、等価パルスが６個なので垂
直同期信号の立ち上がりで”Ｈ”レベルとなるためＤＦ
Ｆ２７で保持されるレベルは１Ｈルベルとなる。

このように、奇数フィールドでは”Ｌルーベル、偶数フ
ィールドでは”Ｈ”レベルを出力する様に構成されてい
る。

発明の詳細 な説明したように、本発明のフレーム同期信号分離装置
によれば、複合同期信号から温度変化や経時変化の影響
を受ける事なく、常に複合同期信号に対して一定位相関
係の垂直同期信号及びフレーム同期信号を分離すること
ができる。また、ディジタル回路で構成されているため
半導体上に集積化が容易であるため外付は部品を無くし
て小型化、量産化が実現できる。従って、従来技術にお
ける欠点を除いたフレーム同期信号分離装置を低コスト
で提供する事ができる。

また、本実施例では基準発振器の発振周波数を水平同期
信号の２倍としたが、これに限定される事はなく２以上
の自然数であっても第一のパルスの立ち下がりが複合同
期信号の立上りから０．　５Ｈ未満、第２のパルスの幅
が複合同期信号の立上りから０．５Ｈより大きくＩＨよ
り小さくなるように構成されていればよい。

本発明のフレーム同期信号分離装置は、複合同期信号が
瞬時欠落した場合に対しては記述していないが、垂直同
期信号やフレーム同期信号を検出するための信号を基準
発振器で複合同期信号に対して一定の周波数１位相とな
る４８号により作成しているため、複合同期信号が欠落
しても基準発振器は以前の情報で動作しているため信号
の欠落を検出することができ、その対策も周知の回路で
簡単に構成できる。

【図面の簡単な説明】

第１図は本発明によるフレーム同期信号骨Ｍ装置の一実
施例を示すブロック図、第２図は第１図の同期信号検出
回路の具体的な回路図、第３図は第１図の各部の信号を
示す波形図、第４図（ａｌは第１図の基準発振器の動作
説明図、第４図（ｂｌは基準発振器の具体的な回路図、
第５図は従来の垂直同期信号分離回路の一例を示す回路
図、第６図は第５図の各部の信号を示す波形図である。 ｌ・・・・・・基準発振器、２・・・・・・同期信号検
出回路。 代理人の氏名　弁理士　中尾敏男　はか１名第１図 第２図 第３図 第４図

Claims (2)

【特許請求の範囲】
1. （１）水平同期信号のＭ（Ｍは４以上の自然数）倍の周
   波数のクロックを入力することにより複合同期信号に対
   して所定の位相で水平同期信号のＮ（Ｎは２以上の自然
   数）倍の周波数を発振する基準発振器と、前記複合同期
   信号と前記基準発振器出力を用いて垂直同期信号及びフ
   レーム同期信号を検出する同期信号検出回路を具備する
   フレーム同期信号分離装置。
2. （２）基準発振器は、カウンタで構成され、所定の値を
   デコードしたデコードパルスにより第１のプリセット値
   を、複合同期信号により第２のプリセット値をプリセッ
   トするように構成されていることを特徴とする特許請求
   の範囲第（１）項記載のフレーム同期信号分離装置。