JPH04124990A - 周波数信号処理回路 - Google Patents
周波数信号処理回路Info
- Publication number
- JPH04124990A JPH04124990A JP2244649A JP24464990A JPH04124990A JP H04124990 A JPH04124990 A JP H04124990A JP 2244649 A JP2244649 A JP 2244649A JP 24464990 A JP24464990 A JP 24464990A JP H04124990 A JPH04124990 A JP H04124990A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- signal
- voltage
- receives
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 43
- 230000010363 phase shift Effects 0.000 claims abstract description 24
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 5
- 238000001514 detection method Methods 0.000 claims description 30
- 230000003111 delayed effect Effects 0.000 claims description 12
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 16
- 239000013078 crystal Substances 0.000 abstract description 10
- 238000005070 sampling Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 24
- 230000000694 effects Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 5
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 2
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100457002 Neosartorya fumigata (strain ATCC MYA-4609 / Af293 / CBS 101355 / FGSC A1100) mfsC gene Proteins 0.000 description 1
- 101100381996 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) BRO1 gene Proteins 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/82—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only
- H04N9/83—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal
- H04N9/84—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback the individual colour picture signal components being recorded simultaneously only the recorded chrominance signal occupying a frequency band under the frequency band of the recorded brightness signal the recorded signal showing a feature, which is different in adjacent track parts, e.g. different phase or frequency
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Television Signal Processing For Recording (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、周波数信号処理回路に関し、例えば家庭用
ＶＴＲ（ビディオ・テープ・レコーダ、以下同じ）にお
ける録画用の搬送波を形成する信号処理回路に利用して
有効な技術に関するものである。
ＶＴＲ（ビディオ・テープ・レコーダ、以下同じ）にお
ける録画用の搬送波を形成する信号処理回路に利用して
有効な技術に関するものである。
家庭用ＶＴＲの色信号は、ＦＭ変調された輝度信号の低
域周波数帯に帯域変換されて記録再生される。帯域変換
された色信号搬送波周波数が４０・１ ／ ８ Ｘ ｆ
Ｈ（ｆ ｏは水平同期周波数、以下同じ）となるＰＡ
Ｌ方式のＶＴＲにあっては、帯域変換に必要なキャリア
信号の周波数ｆＨはｆＳＣ＋４０・１／８Ｘｆｇ （
ｆＳＣはテレビジョン映像信号中における色副搬送波周
波数である。以下、同じ）である。ここで、４０・１／
８＝３２１／８である。
域周波数帯に帯域変換されて記録再生される。帯域変換
された色信号搬送波周波数が４０・１ ／ ８ Ｘ ｆ
Ｈ（ｆ ｏは水平同期周波数、以下同じ）となるＰＡ
Ｌ方式のＶＴＲにあっては、帯域変換に必要なキャリア
信号の周波数ｆＨはｆＳＣ＋４０・１／８Ｘｆｇ （
ｆＳＣはテレビジョン映像信号中における色副搬送波周
波数である。以下、同じ）である。ここで、４０・１／
８＝３２１／８である。
従来のＶＴＲ用信号処理回路において、このような周波
数ｆＳＣ＋４０・１ ／ ８ ｘ ｆ １４にされたキ
ャリア信号を形成するために、ｎＸ４０・１／８×１８
の信号を形成し、それをｎ分周して９０６ずつ位相差の
ある４相からなる４０ｆｏの信号を形成し、９０°差の
２つの信号をそれぞれローパスフィルタを通して２つの
周波数変換回路に入力し、一方にｒｓｃに対応した周波
数信号を形成する水晶発振回路から９０°差のある２信
号を上述の４０・１ ／ ８ ｘ ｆ ｕの信号に組み
合わせて周波数変換回路に入力し、２つの周波数変換回
路の出力信号を合成して発生する。このようなＶＴＲ用
信号処理回路に関しては、特開昭５７−１２３７８５号
公報がある。
数ｆＳＣ＋４０・１ ／ ８ ｘ ｆ １４にされたキ
ャリア信号を形成するために、ｎＸ４０・１／８×１８
の信号を形成し、それをｎ分周して９０６ずつ位相差の
ある４相からなる４０ｆｏの信号を形成し、９０°差の
２つの信号をそれぞれローパスフィルタを通して２つの
周波数変換回路に入力し、一方にｒｓｃに対応した周波
数信号を形成する水晶発振回路から９０°差のある２信
号を上述の４０・１ ／ ８ ｘ ｆ ｕの信号に組み
合わせて周波数変換回路に入力し、２つの周波数変換回
路の出力信号を合成して発生する。このようなＶＴＲ用
信号処理回路に関しては、特開昭５７−１２３７８５号
公報がある。
また、電圧制御型発振回路から分周して１相の４０・１
／８ＸｆＨ成分を発生し、ロウパスフィルタを通してｒ
ｓｃの信号と周波数変換した後に、ｆＳＣ＋４０・１
／ ８ Ｘ ｆ １１成分のみを取り出して、９０°差
の４相信号を形成する回路がある。このような回路に関
しては、テレビジョン学会技術報告（Ｖｏｌ、１２．１
１ｋＬ１７、ｐｐ、１〜６７ＥＢＳ ’８Ｂ−８）があ
る。
／８ＸｆＨ成分を発生し、ロウパスフィルタを通してｒ
ｓｃの信号と周波数変換した後に、ｆＳＣ＋４０・１
／ ８ Ｘ ｆ １１成分のみを取り出して、９０°差
の４相信号を形成する回路がある。このような回路に関
しては、テレビジョン学会技術報告（Ｖｏｌ、１２．１
１ｋＬ１７、ｐｐ、１〜６７ＥＢＳ ’８Ｂ−８）があ
る。
この方式の信号処理回路は、第１０図のブロック図に示
されている。電圧制御型発振回路ＶＣＯにより形成され
た３２１ｆＨの発振周波数信号は、分周回路（１／３２
１）により分周されて位相比較回路に入力される。この
位相比較回路は、水平同期信号ｆＨとの位相比較動作（
周波数比較動作）を行う。この位相比較出力は、検波フ
ィルタＬＰＦにより直流化されて上記電圧制御型発振回
路ＶＣ○の発振制御信号として用いられ、上記■ＣＯの
発振出力が水平同期信号ｆＨに同期するよう制御される
。
されている。電圧制御型発振回路ＶＣＯにより形成され
た３２１ｆＨの発振周波数信号は、分周回路（１／３２
１）により分周されて位相比較回路に入力される。この
位相比較回路は、水平同期信号ｆＨとの位相比較動作（
周波数比較動作）を行う。この位相比較出力は、検波フ
ィルタＬＰＦにより直流化されて上記電圧制御型発振回
路ＶＣ○の発振制御信号として用いられ、上記■ＣＯの
発振出力が水平同期信号ｆＨに同期するよう制御される
。
また、上記電圧制御型発振回路ＶＣＯの出力信号は、分
周回路（１／８）により分周されて３２１／８（＝４０
・１／８）ｘｆＩ（に周波数低減され、ロウパスフィル
タＬＰＦを通して側周波数変換器に入力される。水晶発
振器から得られた色副搬送波信号ｆＳＣも上記側周波数
変換器に入力される。この側周波数変換器の出力からは
、ｆＳＣ＋４０・１／８ ×ｆＨとｆＳＣ−４０・１／
８ｘｆＨの両成分が得られる。バンドパスフィルタＢＰ
Ｆは、上記ｆＳＣ＋４０・１／８ＸｒＨのみを取り出し
て４相体号発生回路に伝える。４相体号発生回路は、π
／４の位相差を有する４相体号を形成し、その中から制
御信号１と２からなる位相推移制御信号より選択された
ものが、主周波数変換器に伝えられる。主周波数変換器
は、入力色信号における副搬送波周波数ｒｓｃを４０・
１／８ＸｆＨの周波数に変換して録画用の色信号を形成
する。
周回路（１／８）により分周されて３２１／８（＝４０
・１／８）ｘｆＩ（に周波数低減され、ロウパスフィル
タＬＰＦを通して側周波数変換器に入力される。水晶発
振器から得られた色副搬送波信号ｆＳＣも上記側周波数
変換器に入力される。この側周波数変換器の出力からは
、ｆＳＣ＋４０・１／８ ×ｆＨとｆＳＣ−４０・１／
８ｘｆＨの両成分が得られる。バンドパスフィルタＢＰ
Ｆは、上記ｆＳＣ＋４０・１／８ＸｒＨのみを取り出し
て４相体号発生回路に伝える。４相体号発生回路は、π
／４の位相差を有する４相体号を形成し、その中から制
御信号１と２からなる位相推移制御信号より選択された
ものが、主周波数変換器に伝えられる。主周波数変換器
は、入力色信号における副搬送波周波数ｒｓｃを４０・
１／８ＸｆＨの周波数に変換して録画用の色信号を形成
する。
これらの信号処理回路では、ｆＳＣと４０・１／８×ｆ
Ｈとを掛算する周波数変換回路と、矩形波の４０・１
／ ３ ｘ ｆ Ｈ信号に含まれる高調波を低減させる
ロウパスフィルタを有している。４ｏ・１／８ｘｆＨの
信号発生回路と周波数変換回路の出力からは、Ａｘ４Ｑ
・１／８ｘｆＨＢ≧２の整数）と、ｍｆｓＣ±ｎ ４０
・１／８Ｘ ｆＨ（ｍ≧１、ｎ≧２の整数）の不要信
号成分が発生してしまう。周波数変換回路の出力には、
バンドパスフィルタ等が設けられ、上記のような不要成
分を低減するようにしているが完全には除去できない。
Ｈとを掛算する周波数変換回路と、矩形波の４０・１
／ ３ ｘ ｆ Ｈ信号に含まれる高調波を低減させる
ロウパスフィルタを有している。４ｏ・１／８ｘｆＨの
信号発生回路と周波数変換回路の出力からは、Ａｘ４Ｑ
・１／８ｘｆＨＢ≧２の整数）と、ｍｆｓＣ±ｎ ４０
・１／８Ｘ ｆＨ（ｍ≧１、ｎ≧２の整数）の不要信
号成分が発生してしまう。周波数変換回路の出力には、
バンドパスフィルタ等が設けられ、上記のような不要成
分を低減するようにしているが完全には除去できない。
また、このような不要信号成分は、半導体集積回路上に
おいて電源線や接地線等を介して他の回路ブロックにク
ロストークし、信号のＳ／Ｎ劣化の原因になることが多
い。
おいて電源線や接地線等を介して他の回路ブロックにク
ロストークし、信号のＳ／Ｎ劣化の原因になることが多
い。
この発明の目的は、簡単な構成でＳ／Ｎの改善を図った
周波数信号処理回路を提供することにある。
周波数信号処理回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。
、本明細書の記述および添付図面から明らかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。
を簡単に説明すれば、下記の通りである。
すなわち、ＰＡＬ （又は８龍）方式におけるテレビジ
ョン色副搬送波周波数ｆ ｓｃと４０・１／８（又は４
７・１／４）倍にされた水平同期周波数ｆＮとを加算し
た周波数又はその整数倍にはソ”対応したフリーラン周
波数を持つ電圧制御型発振回路の発振出力信号を分周す
るとともに互いに位相が９０°異なる４相体号を形成し
、上記色副搬送波周波数ｆ ｓｃに対して位相がπ／４
（又はπ／２）ずつ異なる８（又は４）通りの周波数
信号を形成し、上記８（又は４）通りの周波数信号の中
から水平同期信号ｒＨの１周期毎にπ／４（又はπ／２
）ずつ位相が順次遅れた信号を選択して電圧制御型発振
回路により形成されたそれに対応する周波数信号とを減
算し、この減算出力信号を水平同期周波数ｆＨに対応し
た周波数まで分周して録画すべき映像信号中に含まれる
水平同期信号と位相検波し、それに基づき上記電圧制御
型発振回路の制御信号を形成する。
ョン色副搬送波周波数ｆ ｓｃと４０・１／８（又は４
７・１／４）倍にされた水平同期周波数ｆＮとを加算し
た周波数又はその整数倍にはソ”対応したフリーラン周
波数を持つ電圧制御型発振回路の発振出力信号を分周す
るとともに互いに位相が９０°異なる４相体号を形成し
、上記色副搬送波周波数ｆ ｓｃに対して位相がπ／４
（又はπ／２）ずつ異なる８（又は４）通りの周波数
信号を形成し、上記８（又は４）通りの周波数信号の中
から水平同期信号ｒＨの１周期毎にπ／４（又はπ／２
）ずつ位相が順次遅れた信号を選択して電圧制御型発振
回路により形成されたそれに対応する周波数信号とを減
算し、この減算出力信号を水平同期周波数ｆＨに対応し
た周波数まで分周して録画すべき映像信号中に含まれる
水平同期信号と位相検波し、それに基づき上記電圧制御
型発振回路の制御信号を形成する。
上記した手段によれば、分周動作によってキャリア信号
ｆＣを形成するものであるから掛算動作を行う周波数変
換器が不要となり、それに伴い高調波の発生が防止でき
るとともにそれを除去するフィルタが不要になって回路
の簡素化が実現できる。
ｆＣを形成するものであるから掛算動作を行う周波数変
換器が不要となり、それに伴い高調波の発生が防止でき
るとともにそれを除去するフィルタが不要になって回路
の簡素化が実現できる。
第１図には、この発明が適用されたＶＴＲ用信号処理回
路の一実施例のブロック図が示されている。特に制限さ
れないが、同図におけるフィルタ回路や発振回路等を構
成するための外付部品を除く、主要な各回路ブロックは
、公知の半導体集積回路の製造技術によって、単結晶シ
リコンのような１個の半導体基板上において形成される
。
路の一実施例のブロック図が示されている。特に制限さ
れないが、同図におけるフィルタ回路や発振回路等を構
成するための外付部品を除く、主要な各回路ブロックは
、公知の半導体集積回路の製造技術によって、単結晶シ
リコンのような１個の半導体基板上において形成される
。
本願発明者においては、ＰＡＬ方式のテレビジョンでの
色副搬送波周波数ｆＳＣが１１３５ｆ＋＋／４ ＋ ２
５ Ｈｚ （ｆ ｏ ＝ １５６２５ Ｈｚ ）であ
ること、上述の４０・１ ／ ８ ｘ ｆ ｏの周波数
に変換する方式のＶＴ、Ｒにおいて必要なキャリア信号
周波数ｆＣがｆＨ。＋４０・１／８×ｆ）Ｉであること
に着目し、直接的に上記キャリア信号周波数ｆＣが次式
（１）により得られることを見い出した。
色副搬送波周波数ｆＳＣが１１３５ｆ＋＋／４ ＋ ２
５ Ｈｚ （ｆ ｏ ＝ １５６２５ Ｈｚ ）であ
ること、上述の４０・１ ／ ８ ｘ ｆ ｏの周波数
に変換する方式のＶＴ、Ｒにおいて必要なキャリア信号
周波数ｆＣがｆＨ。＋４０・１／８×ｆ）Ｉであること
に着目し、直接的に上記キャリア信号周波数ｆＣが次式
（１）により得られることを見い出した。
ｆＣ ＝ｆＳＣ＋４０・１／８ＸｆＨ
−１１３５ｆ ）１ ／ ４４２５ Ｈｚ＋３２１ｆＨ
／８ −１２９５．５ ｆ １１ ／ ４ ＋ ２５ Ｈｚ
・・・（１１そして、この信号ｆＨの２Ｎ（Ｎは正の整
数）倍の周波数を電圧制御型発振回路で形成し、ＰＬＬ
ループにより水平同期信号に同期させることを考えた。
／８ −１２９５．５ ｆ １１ ／ ４ ＋ ２５ Ｈｚ
・・・（１１そして、この信号ｆＨの２Ｎ（Ｎは正の整
数）倍の周波数を電圧制御型発振回路で形成し、ＰＬＬ
ループにより水平同期信号に同期させることを考えた。
このようにすることにより、４０・ｌ／８×ｆＨの高調
波成分の発生もなく、掛算回路による周波数変換回路も
不要でキャリア信号ｆＣを形成することができる。
波成分の発生もなく、掛算回路による周波数変換回路も
不要でキャリア信号ｆＣを形成することができる。
電圧制御型発振回路（以下、単にＶＣＯという）は、特
に制限されないが、キャリア信号「。
に制限されないが、キャリア信号「。
の２倍の周波数には＼対応したフリーラン周波数を持つ
ようにされる。
ようにされる。
このＶＣＯの出力信号は、分周回路により１／２に分周
されて、この分周動作によって上述のような周波数のキ
ャリア信号ｆＣが形成される。分周回路は、特に制限さ
れないが、後述するようなＥＣＬ構成のスルーラッチ回
路が用いられることにより、分周動作ととともに互いに
９０６の位相差を持つような４相体号を形成する。
されて、この分周動作によって上述のような周波数のキ
ャリア信号ｆＣが形成される。分周回路は、特に制限さ
れないが、後述するようなＥＣＬ構成のスルーラッチ回
路が用いられることにより、分周動作ととともに互いに
９０６の位相差を持つような４相体号を形成する。
このように分周と位相シフト動作が行われた４つのキャ
リア信号ｆＣは、ヘッド切換信号と水平同期信号により
スイッチ制御されるスイッチ回路により１つが選ばれて
周波数変換回路に入力される。
リア信号ｆＣは、ヘッド切換信号と水平同期信号により
スイッチ制御されるスイッチ回路により１つが選ばれて
周波数変換回路に入力される。
このキャリア信号ｆＣを正確に録画信号に含まれる水平
同期信号に同期させるために、次のＰＬＬループが設け
られる。
同期信号に同期させるために、次のＰＬＬループが設け
られる。
上記分周回路により分周された１つの分周出力は、Ｄ型
フリップフロップ回路（以下、単にＤＦＦという）のク
ロック端子Ｃに供給される。このＤＦＦのデータ端子り
には、水晶発振回路により形成された約４．４３ＭＨｚ
の色副搬送波ｒｓｃに対応した周波数が供給される。こ
のＤＦＦは、高い方の周波数である約５．０６ＭＨｚに
されるキャリア信号ｆＣの立ち上がりエツジに同期して
、低い方の周波数である約４．４３ＭＨｚＯ色副搬波ｆ
ＳＣに対応した信号を取り込むことにより、出力端子Ｑ
から両者の位相差、言い換えるならば、周波数差に対応
した出力信号を得ることができる。すなわち、このＤＦ
Ｆによる減算動作は、次式（２）により表される。
フリップフロップ回路（以下、単にＤＦＦという）のク
ロック端子Ｃに供給される。このＤＦＦのデータ端子り
には、水晶発振回路により形成された約４．４３ＭＨｚ
の色副搬送波ｒｓｃに対応した周波数が供給される。こ
のＤＦＦは、高い方の周波数である約５．０６ＭＨｚに
されるキャリア信号ｆＣの立ち上がりエツジに同期して
、低い方の周波数である約４．４３ＭＨｚＯ色副搬波ｆ
ＳＣに対応した信号を取り込むことにより、出力端子Ｑ
から両者の位相差、言い換えるならば、周波数差に対応
した出力信号を得ることができる。すなわち、このＤＦ
Ｆによる減算動作は、次式（２）により表される。
ｆＣ ｆＳＣ”５．０６ ４．４３−２５９１
ｆ Ｈ／ ８ ＋ ２５ Ｈｚ２２７０ ｆ Ｈ／
８ ２５ Ｈｚ−３２１ｆＮ／８（；０．６３ＭＨｚ
） −・ １２）上記のような周波数２５９１ｆＨ
／８のキャリア信号を分周回路により８／２５９１分周
するようにしてもよいが、この場合には８／２５９１の
ような端数の分周動作が必要なり、回路が複雑になると
ともに回路規模が大きくなる。これに対して、上記のよ
うなりＦＦによる周波数減算回路を用いることより、Ｐ
ＬＬループ内の分周回路の大幅な簡素化が可能になるも
のである。
ｆ Ｈ／ ８ ＋ ２５ Ｈｚ２２７０ ｆ Ｈ／
８ ２５ Ｈｚ−３２１ｆＮ／８（；０．６３ＭＨｚ
） −・ １２）上記のような周波数２５９１ｆＨ
／８のキャリア信号を分周回路により８／２５９１分周
するようにしてもよいが、この場合には８／２５９１の
ような端数の分周動作が必要なり、回路が複雑になると
ともに回路規模が大きくなる。これに対して、上記のよ
うなりＦＦによる周波数減算回路を用いることより、Ｐ
ＬＬループ内の分周回路の大幅な簡素化が可能になるも
のである。
それ故、ＰＬＬループ内に設けられる分周回路は１／４
０．１２５ （８／３２１）の分周動作を行うことに
より、水平同期信号ｆＨに対応した周波数信号を形成す
る。
０．１２５ （８／３２１）の分周動作を行うことに
より、水平同期信号ｆＨに対応した周波数信号を形成す
る。
しかし、１／４０．１２５のような分周動作を行う分周
回路を形成することができない。そこで、上記減算出力
を８回に１回の割合でサンプリングして位相比較を行う
ようにすることも考えられるが、ＰＬＬ動作が安定性に
欠けるという問題が生じる。
回路を形成することができない。そこで、上記減算出力
を８回に１回の割合でサンプリングして位相比較を行う
ようにすることも考えられるが、ＰＬＬ動作が安定性に
欠けるという問題が生じる。
そこで、この実施例では、水晶発振回路により形成れた
色副搬送波信号ｒｓｃを移相回路に供給して、ここでπ
／４ずつ位相が異なる８通りの信号を形成し、切換回路
によりそのうちの１つを選らんで上記フリップフロップ
回路ＤＦＦに供給する。
色副搬送波信号ｒｓｃを移相回路に供給して、ここでπ
／４ずつ位相が異なる８通りの信号を形成し、切換回路
によりそのうちの１つを選らんで上記フリップフロップ
回路ＤＦＦに供給する。
切換回路は、特に制限されないが、分離された水平同期
信号ｆＨを遅延回路に供給して遅延した信号を受ける切
換信号発生回路により形成された切り換え信号により、
水平同期信号ｆＨのサンプリング期間以外で、かつ１水
平期間に１回の割り合いでπ／４の位相進みとなる信号
を選んで出力させる。つまり、π／４ずつ８回にわたっ
て位相進みの信号を選択させるようにすることより、４
０回の計数（分周）動作により等価的に４０・１／８の
分周動作を行わせるようにするものである。
信号ｆＨを遅延回路に供給して遅延した信号を受ける切
換信号発生回路により形成された切り換え信号により、
水平同期信号ｆＨのサンプリング期間以外で、かつ１水
平期間に１回の割り合いでπ／４の位相進みとなる信号
を選んで出力させる。つまり、π／４ずつ８回にわたっ
て位相進みの信号を選択させるようにすることより、４
０回の計数（分周）動作により等価的に４０・１／８の
分周動作を行わせるようにするものである。
このようにして、８個分（８周期分）の水平同期信号ｆ
Ｈに対して８／３２１分周を行わせることができる。
Ｈに対して８／３２１分周を行わせることができる。
第２Ａ図には、上記のような切換回路の動作を説明する
ための波形図が示されている。また、第２Ｂ図には、上
記移相回路によりπ／４ずつ位相が異なるように形成さ
れるＡ〜Ｈからなる８通りの周波数信号が示されている
。
ための波形図が示されている。また、第２Ｂ図には、上
記移相回路によりπ／４ずつ位相が異なるように形成さ
れるＡ〜Ｈからなる８通りの周波数信号が示されている
。
第２Ａ図において、最初の水平同期信号から第２番目の
水平同期信号ｆＨまでの周期は、４０・１ ／ ８ Ｘ
ｆ Ｎである。それ故、水晶発振回路により形成され
た色副搬送波ｆＣｓ（信号Ａ）のみを用いた場合のＤＦ
Ｆの出力を１／４０分周したのでは、分周出力ｆＩｌ・
のように４０・１ ／ ８ ｘ ｆ ）Ｉ成分のπ／４
だけ位相が進んだ信号となって同期しなくなる。そこで
、１／４０分周動作の途中で信号Ａから４０・１／８Ｘ
ｆＨ成分のπ／４だけ進んだ信号Ｂに切り換えて分周動
作を行なわせる。
水平同期信号ｆＨまでの周期は、４０・１ ／ ８ Ｘ
ｆ Ｎである。それ故、水晶発振回路により形成され
た色副搬送波ｆＣｓ（信号Ａ）のみを用いた場合のＤＦ
Ｆの出力を１／４０分周したのでは、分周出力ｆＩｌ・
のように４０・１ ／ ８ ｘ ｆ ）Ｉ成分のπ／４
だけ位相が進んだ信号となって同期しなくなる。そこで
、１／４０分周動作の途中で信号Ａから４０・１／８Ｘ
ｆＨ成分のπ／４だけ進んだ信号Ｂに切り換えて分周動
作を行なわせる。
このように信号ＡからＢに切り換えることにより、分周
出力ｆＤが第２番目の水平同期信号ｆＨと位相が一致す
るものとなる。
出力ｆＤが第２番目の水平同期信号ｆＨと位相が一致す
るものとなる。
以下、同様にして第２番目から第３番目の水平同期信号
ｆＨまでの周期で信号Ｂからπ／４だけ進んだ信号Ｃに
切り換えて分周動作を行なわせる。
ｆＨまでの周期で信号Ｂからπ／４だけ進んだ信号Ｃに
切り換えて分周動作を行なわせる。
同図では分周出力ｆＨの前半と後半のそれぞれの半周期
で移相回路により形成された８通りの信号Ａ−Ｈのうち
、切換回路により選ばれる信号が示されている。
で移相回路により形成された８通りの信号Ａ−Ｈのうち
、切換回路により選ばれる信号が示されている。
このような移相回路により形成された出力信号の切り換
えにより、第２Ｃ図に示すように、π／４だけ位相が遅
れた周波数減算出力を得ることができる。同図では、移
相回路により形成された信号ＡとＢを用いた場合のそれ
ぞれの減算出力ｆＨ−Ａと、ｆＨ−Ｂとが代表として例
示的に示されている。すなわち、キャリア信号ｆＣの正
のエツジ（立ち上がりエツジ）により、上記移相回路に
より形成した信号Ａを取り込んだ場合と、信号Ｂを取り
込んだ場合とでは、その位相差（周波数差）に対応した
出力信号が得られるとともに上記のようにπ／４だけ位
相が遅れた信号を形成することができる。これにより、
水平同期信号ｆＨに同期した分周出力を得ることができ
るから、各水平同期信号ｆＨの到来毎に位相比較動作が
行われることになる。
えにより、第２Ｃ図に示すように、π／４だけ位相が遅
れた周波数減算出力を得ることができる。同図では、移
相回路により形成された信号ＡとＢを用いた場合のそれ
ぞれの減算出力ｆＨ−Ａと、ｆＨ−Ｂとが代表として例
示的に示されている。すなわち、キャリア信号ｆＣの正
のエツジ（立ち上がりエツジ）により、上記移相回路に
より形成した信号Ａを取り込んだ場合と、信号Ｂを取り
込んだ場合とでは、その位相差（周波数差）に対応した
出力信号が得られるとともに上記のようにπ／４だけ位
相が遅れた信号を形成することができる。これにより、
水平同期信号ｆＨに同期した分周出力を得ることができ
るから、各水平同期信号ｆＨの到来毎に位相比較動作が
行われることになる。
この分周出力信号と録両側子Ｒから供給される録画信号
中に含まれる水平同期信号ｆＨとは位相検波回路に供給
されて、位相比較動作が行われる。
中に含まれる水平同期信号ｆＨとは位相検波回路に供給
されて、位相比較動作が行われる。
なお、上記水平同期信号ｆＨは、図示しない同期分離回
路を通して形成される信号である。この位相検波回路で
の位相比較動作により、位相差（周波数差）に対応した
検波信号が形成され、ロウパスフィルタＬＰＦＩにより
直流化されて録画モードのときに録画側ＲＥＣに接続れ
るスイッチＳＷ２を介して上記ＶＣＯの制御端子に供給
される。
路を通して形成される信号である。この位相検波回路で
の位相比較動作により、位相差（周波数差）に対応した
検波信号が形成され、ロウパスフィルタＬＰＦＩにより
直流化されて録画モードのときに録画側ＲＥＣに接続れ
るスイッチＳＷ２を介して上記ＶＣＯの制御端子に供給
される。
このようなＰＬＬループにより、引き込み特性を犠牲に
することなく、上記録画される映像信号中に含まれる水
平同期信号ｆＨに正確に同期したキャリア信号ｆＣを形
成することができる。
することなく、上記録画される映像信号中に含まれる水
平同期信号ｆＨに正確に同期したキャリア信号ｆＣを形
成することができる。
上記録両側子Ｒから供給される映像信号中の色副搬送波
は、録画モードのときに録画側ＲＥＣに接続れるスイッ
チＳＷＩを介して周波数変換回路に入力され、ここで上
記キャリア信号と合成されてその差分に対応した約６２
９ＫＨｚに周波数変換される。このように帯域変換され
た色信号は、ロウパスフィルタＬＰＦ３を介して録画用
アンプの入力端子ＲＡに伝えられる。
は、録画モードのときに録画側ＲＥＣに接続れるスイッ
チＳＷＩを介して周波数変換回路に入力され、ここで上
記キャリア信号と合成されてその差分に対応した約６２
９ＫＨｚに周波数変換される。このように帯域変換され
た色信号は、ロウパスフィルタＬＰＦ３を介して録画用
アンプの入力端子ＲＡに伝えられる。
同図には、再生用の信号処理回路も合わせて描かれてい
る。
る。
再生モードでは、上記の場合とは逆の周波数変換動作が
行われる。再生モードのときにはスイッチＳＷＩは再生
端子ＰＢ側に接続される。周波数変換回路は、上記約５
．０６ＭＨｚのキャリア信号と約６２９ＫＨｚに帯域変
換された色信号とを合成して、その差分に対応した約４
．４３ＭＨｚに周波数変換される。このように帯域変換
された色信号は、バンドパスフィルタ（以下、単にＢＰ
Ｆという）を通して色副搬送波成分が取り出されて位相
検波回路に入力にされる。この位相検波回路は、上記水
晶発振回路により形成された４、４３ＭＨｚの基準周波
数信号との位相比較動作を行う。この位相比較動作によ
り、位相差（周波数差）に対応した検波信号は、ロウパ
スフィルタＬＰＦ２により直流化され、再生モードのと
きに再生側ＰＢに接続れるスイッチＳＷ２を介して上記
ＶＣＯの制御端子に供給される。このようなＰＬＬルー
プにより、再生モードのときには水晶発振回路により形
成された基準周波数信号に正確に同期したキャリア信号
を形成することができる。なお、この再生モードでは、
切換回路は水晶発振回路により形成された４、４３ＭＨ
ｚの基準周波数信号をそのまま固定的に出力させる。
行われる。再生モードのときにはスイッチＳＷＩは再生
端子ＰＢ側に接続される。周波数変換回路は、上記約５
．０６ＭＨｚのキャリア信号と約６２９ＫＨｚに帯域変
換された色信号とを合成して、その差分に対応した約４
．４３ＭＨｚに周波数変換される。このように帯域変換
された色信号は、バンドパスフィルタ（以下、単にＢＰ
Ｆという）を通して色副搬送波成分が取り出されて位相
検波回路に入力にされる。この位相検波回路は、上記水
晶発振回路により形成された４、４３ＭＨｚの基準周波
数信号との位相比較動作を行う。この位相比較動作によ
り、位相差（周波数差）に対応した検波信号は、ロウパ
スフィルタＬＰＦ２により直流化され、再生モードのと
きに再生側ＰＢに接続れるスイッチＳＷ２を介して上記
ＶＣＯの制御端子に供給される。このようなＰＬＬルー
プにより、再生モードのときには水晶発振回路により形
成された基準周波数信号に正確に同期したキャリア信号
を形成することができる。なお、この再生モードでは、
切換回路は水晶発振回路により形成された４、４３ＭＨ
ｚの基準周波数信号をそのまま固定的に出力させる。
第８図には、上記１／２分周動作と４相体号を形成する
分周回路の一実施例の具体的回路図が示されている。
分周回路の一実施例の具体的回路図が示されている。
この実施例では、ＥＣＬ構成の２つのスルーラッチ回路
ＦＦ１．ＦＦ２を用いて分周動作を行うとともに４相出
力信号を形成する。
ＦＦ１．ＦＦ２を用いて分周動作を行うとともに４相出
力信号を形成する。
コレクタとベースとが交差接続されたトランジスタＱ６
とＱ７はラッチ回路を構成する。これら差動トランジス
タＱ６．Ｑ７のコレクタとコレクタがそれぞれ共通接続
された入力差動トランジスタＱ５とＱ８が設けられる。
とＱ７はラッチ回路を構成する。これら差動トランジス
タＱ６．Ｑ７のコレクタとコレクタがそれぞれ共通接続
された入力差動トランジスタＱ５とＱ８が設けられる。
上記の共通化されたコレクタには、負荷抵抗Ｒ１，Ｒ２
がそれぞれ設けられる。上記ラッチ形態の差動トランジ
スタＱ６、Ｑ７と入力差動トランジスタＱ５．Ｑ８のそ
れぞれの共通エミッタには、差動トランジスタＱ１、Ｑ
２を介して定電流源Ｉｏが設けられる。このような回路
により、第１のスルーラッチ回路ＦＦ１が構成される。
がそれぞれ設けられる。上記ラッチ形態の差動トランジ
スタＱ６、Ｑ７と入力差動トランジスタＱ５．Ｑ８のそ
れぞれの共通エミッタには、差動トランジスタＱ１、Ｑ
２を介して定電流源Ｉｏが設けられる。このような回路
により、第１のスルーラッチ回路ＦＦ１が構成される。
上記の第１のスルーラッチ回路ＦＦＩと同様にランチ形
態の差動トランジスタＱＩＯ，Ｑｌｌ、入力差動トラン
ジスタＱ９．Ｑ１２、コレクタ負荷抵抗Ｒ３，Ｒ４及び
定電流源Ｉｏとその切り換え差動トランジスタＱ３．Ｑ
４とにより第２のスルーラッチ回路ＦＦ２が構成される
。これら２つのスルーラッチ回路ＦＦＩとＦＦ２の入力
差動トランジスタＱ５．Ｑ８とＱ９．Ｑ１２のベースは
、互いに他方のスルーラッチ回路ＦＦ２．ＦＦＩの出力
信号が交差的に供給される。
態の差動トランジスタＱＩＯ，Ｑｌｌ、入力差動トラン
ジスタＱ９．Ｑ１２、コレクタ負荷抵抗Ｒ３，Ｒ４及び
定電流源Ｉｏとその切り換え差動トランジスタＱ３．Ｑ
４とにより第２のスルーラッチ回路ＦＦ２が構成される
。これら２つのスルーラッチ回路ＦＦＩとＦＦ２の入力
差動トランジスタＱ５．Ｑ８とＱ９．Ｑ１２のベースは
、互いに他方のスルーラッチ回路ＦＦ２．ＦＦＩの出力
信号が交差的に供給される。
そして、上記電流切り換え動作を行う差動トランジスタ
Ｑｌ、Ｑ２とＱ３．Ｑ４のベースに、分周される入力信
号が互いに逆相にされるよう入力される。すなわち、入
力端子ＩＮＩは、第１のスルーランチ回路ＦＦＩに対し
てスルー人力動作を行わせるトランジスタＱ１のベース
に接続され、第２のスルーラッチ回路ＦＦ２に対してラ
ッチ動作を行わせるトランジスタＱ３のベースに接続さ
れる。入力端子ＩＮ２は、第１のスルーラッチ回路ＦＦ
Ｉに対してラッチ動作を行わせるトランジスタＱ２のベ
ースに接続され、第２のスルーラッチ回路ＦＦ２に対し
てスルー人力動作を行わせるトランジスタＱ４のベース
に接続される。
Ｑｌ、Ｑ２とＱ３．Ｑ４のベースに、分周される入力信
号が互いに逆相にされるよう入力される。すなわち、入
力端子ＩＮＩは、第１のスルーランチ回路ＦＦＩに対し
てスルー人力動作を行わせるトランジスタＱ１のベース
に接続され、第２のスルーラッチ回路ＦＦ２に対してラ
ッチ動作を行わせるトランジスタＱ３のベースに接続さ
れる。入力端子ＩＮ２は、第１のスルーラッチ回路ＦＦ
Ｉに対してラッチ動作を行わせるトランジスタＱ２のベ
ースに接続され、第２のスルーラッチ回路ＦＦ２に対し
てスルー人力動作を行わせるトランジスタＱ４のベース
に接続される。
この入力端子ＩＮＩとｌＮ２には、上記分周されるべき
入力信号が供給される。発振出力信号がダブルエンドの
出力形態のきには入力端子ＩＮＩとｌＮ２に互いに逆相
の入力信号が供給され、発振出力信号がシングルエンド
の出力形態のきには入力端子ＩＮＩ （又はｌＮ２）
に発振出力が供給され、入力端子ＩＮ２ （又はＩＮＩ
）に発振出力信号の中点電位が供給される。
入力信号が供給される。発振出力信号がダブルエンドの
出力形態のきには入力端子ＩＮＩとｌＮ２に互いに逆相
の入力信号が供給され、発振出力信号がシングルエンド
の出力形態のきには入力端子ＩＮＩ （又はｌＮ２）
に発振出力が供給され、入力端子ＩＮ２ （又はＩＮＩ
）に発振出力信号の中点電位が供給される。
この実施例では、位相が互いに９０°ずつ異なる４相体
号として、上記２つのスルーラッチ回路ＦＦＩ、ＦＦ２
に設けられた負荷抵抗Ｒ１〜Ｒ４により形成される４つ
の信号がトランジスタＱ１３〜Ｑ１６と定電流ｆｉｌｏ
からなるエミッタフォロワ回路を介して出力される。
号として、上記２つのスルーラッチ回路ＦＦＩ、ＦＦ２
に設けられた負荷抵抗Ｒ１〜Ｒ４により形成される４つ
の信号がトランジスタＱ１３〜Ｑ１６と定電流ｆｉｌｏ
からなるエミッタフォロワ回路を介して出力される。
なお、同図において定電流源の回路記号■０は、同じ定
電流を流すという限定された意味ではなく、−船釣に定
を流源を表すものであることに注意されたい。
電流を流すという限定された意味ではなく、−船釣に定
を流源を表すものであることに注意されたい。
この実施例回路の動作を第９図に示した動作波形図を参
照して説明する。
照して説明する。
同図には、入力端子ＩＮＩにシングルエンドの発振信号
が供給され、入力端子ＩＮ２にはその中点電位が基準電
圧として供給される。
が供給され、入力端子ＩＮ２にはその中点電位が基準電
圧として供給される。
入力端子ＩＮＩに供給される発振信号が基準となる中点
電圧に対してロウレベルの期間、トランジスタＱ２とＱ
４がオン状態にされる。トランジスタＱ２のオン状態に
より、第１のスルーラッチ回路ＦＦＩでは、ランチ形態
の差動トランジスタＱ６．Ｑ７に定電流源ＩＯの定電流
が流れ、それ以前に取り込んだ人力信号を保持している
。例えば、トランジスタＱ６がオン状態なら負荷抵抗Ｒ
１に定電流がながれそれに対応した出力端子０ＵＴ４が
ロウレベルとなる。トランジスタＱ７がオフ状態のとき
には、それに対応した出力端子０ＵＴ１がハイレベルに
なっている。
電圧に対してロウレベルの期間、トランジスタＱ２とＱ
４がオン状態にされる。トランジスタＱ２のオン状態に
より、第１のスルーラッチ回路ＦＦＩでは、ランチ形態
の差動トランジスタＱ６．Ｑ７に定電流源ＩＯの定電流
が流れ、それ以前に取り込んだ人力信号を保持している
。例えば、トランジスタＱ６がオン状態なら負荷抵抗Ｒ
１に定電流がながれそれに対応した出力端子０ＵＴ４が
ロウレベルとなる。トランジスタＱ７がオフ状態のとき
には、それに対応した出力端子０ＵＴ１がハイレベルに
なっている。
上記トランジスタＱ４のオン状態により、第２のスルー
ランチ回路ＦＦ２では、入力差動トランジスタＱ９．Ｑ
１２が動作状態にされる。上記のように第１のスルーラ
ッチ回路ＦＦＩのトランジスタＱ７のオフ状態に対応し
たハイレベルの出力信号を受ける入力トランジスタＱ９
がオン状態になり、トランジスタＱ６のオン状態に対応
したロウレベルの出力信号を受ける入力トランジスタＱ
１２がオフ状態になっている。これにより、ｆｔ荷低抵
抗Ｒ３定電流が流れてロウレベルの出力信号が形成され
、負荷抵抗Ｒ４には定電流が流れないから電源電圧Ｖｃ
ｃのようなハイレベルが形成される。それ故、出力端子
０ＵＴ２の出力信号はロウレベルとなり、出力端子０Ｕ
Ｔ３はハイレベルになっている。
ランチ回路ＦＦ２では、入力差動トランジスタＱ９．Ｑ
１２が動作状態にされる。上記のように第１のスルーラ
ッチ回路ＦＦＩのトランジスタＱ７のオフ状態に対応し
たハイレベルの出力信号を受ける入力トランジスタＱ９
がオン状態になり、トランジスタＱ６のオン状態に対応
したロウレベルの出力信号を受ける入力トランジスタＱ
１２がオフ状態になっている。これにより、ｆｔ荷低抵
抗Ｒ３定電流が流れてロウレベルの出力信号が形成され
、負荷抵抗Ｒ４には定電流が流れないから電源電圧Ｖｃ
ｃのようなハイレベルが形成される。それ故、出力端子
０ＵＴ２の出力信号はロウレベルとなり、出力端子０Ｕ
Ｔ３はハイレベルになっている。
入力端子ＩＮＩに供給される発振信号が基準となる中点
電圧に対してハイレベルに変化すると、トランジスタＱ
２と０４がオフ状態に、トランジスタＱｌと０３がオン
状態に切り換えられる。トランジスタＱ３のオン状態に
より、第２のスルーラッチ回路ＦＦ２では、ラッチ形態
の差動トランジスタＱＩＯ，Ｑｌｌに定電流源ＩＯの定
電流が流れ、それ以前に取り込んだ入力信号を保持する
。
電圧に対してハイレベルに変化すると、トランジスタＱ
２と０４がオフ状態に、トランジスタＱｌと０３がオン
状態に切り換えられる。トランジスタＱ３のオン状態に
より、第２のスルーラッチ回路ＦＦ２では、ラッチ形態
の差動トランジスタＱＩＯ，Ｑｌｌに定電流源ＩＯの定
電流が流れ、それ以前に取り込んだ入力信号を保持する
。
すなわち、上記入力トランジスタＱ９のオン状態に応じ
てトランジスタＱ１０がオン状態に、入力トランジスタ
Ｑ１２のオフ状態に応じてトランジスタＱｌｌがオフ状
態にラッチされる。これにより、出力端子０ＵＴ２はロ
ウレベルのままに維持され、出力端子０ＵＴ３はハイレ
ベルのままに維持される。
てトランジスタＱ１０がオン状態に、入力トランジスタ
Ｑ１２のオフ状態に応じてトランジスタＱｌｌがオフ状
態にラッチされる。これにより、出力端子０ＵＴ２はロ
ウレベルのままに維持され、出力端子０ＵＴ３はハイレ
ベルのままに維持される。
上記トランジスタＱ１のオン状態により、第１のスルー
ラッチ回路ＦＦＩでは、入力差動トランジスタＱ５．Ｑ
６が動作状態にされる。上記のように第２のスルーラッ
チ回路ＦＦ２においてトランジスタＱｌｌのオフ状態に
対応したハイレベルの出力信号を受ける入力トランジス
タＱ８がオン状態になり、トランジスタＱＩＯのオン状
態に対応したロウレベルの出力信号を受ける入力トラン
ジスタＱ５がオフ状態にされる。これにより、負荷抵抗
Ｒ１に代わって負荷抵抗Ｒ２に定電流が流れるようにな
り上記の保持信号が反転する。すなわち、出力端子０Ｕ
Ｔ４の出力信号はロウレベルからハイレベルに変化し、
出力端子０ＵＴＩはハイレベルからロウレベルに変化す
る。
ラッチ回路ＦＦＩでは、入力差動トランジスタＱ５．Ｑ
６が動作状態にされる。上記のように第２のスルーラッ
チ回路ＦＦ２においてトランジスタＱｌｌのオフ状態に
対応したハイレベルの出力信号を受ける入力トランジス
タＱ８がオン状態になり、トランジスタＱＩＯのオン状
態に対応したロウレベルの出力信号を受ける入力トラン
ジスタＱ５がオフ状態にされる。これにより、負荷抵抗
Ｒ１に代わって負荷抵抗Ｒ２に定電流が流れるようにな
り上記の保持信号が反転する。すなわち、出力端子０Ｕ
Ｔ４の出力信号はロウレベルからハイレベルに変化し、
出力端子０ＵＴＩはハイレベルからロウレベルに変化す
る。
入力端子ＩＮＩに供給される発振信号が基準となる中点
電圧に対して再びロウレベルに変化すると、トランジス
タＱ１とＱ３がオフ状態に、トランジスタＱ２とＱ４が
オン状態に切り換えられる。
電圧に対して再びロウレベルに変化すると、トランジス
タＱ１とＱ３がオフ状態に、トランジスタＱ２とＱ４が
オン状態に切り換えられる。
トランジスタＱ２のオン状態により、第１のスルーラッ
チ回路ＦＦＩでは、ラッチ形態の差動トランジスタＱ６
．Ｑ７に定電流源１ｏの定電流が流れ、それ以前に取り
込んだ入力信号を保持する。
チ回路ＦＦＩでは、ラッチ形態の差動トランジスタＱ６
．Ｑ７に定電流源１ｏの定電流が流れ、それ以前に取り
込んだ入力信号を保持する。
すなわち、上記入力トランジスタＱ８のオン状態に応じ
てトランジスタＱ７がオン状態に、入力トランジスタＱ
５のオフ状態に応じてトランジスタＱ６がオフ状態にラ
ッチされる。これにより、出力端子０ＵＴ４はロウレベ
ルのままに維持され、出力端子０ＵＴＩはハイレベルの
ままに維持される。
てトランジスタＱ７がオン状態に、入力トランジスタＱ
５のオフ状態に応じてトランジスタＱ６がオフ状態にラ
ッチされる。これにより、出力端子０ＵＴ４はロウレベ
ルのままに維持され、出力端子０ＵＴＩはハイレベルの
ままに維持される。
上記トランジスタＱ３のオン状態により、第２のスルー
ラッチ回路ＦＦ２では、入力差動トランジスタＱ９．Ｑ
ＩＯが動作状態にされる。上記のように第１のスルーラ
ンチ回路ＦＦ１においてトランジスタＱ６のオフ状態に
対応したハイレベルの出力信号を受ける入力トランジス
タＱ１２がオン状態になり、トランジスタＱ７のオン状
態に対応したロウレベルの出力信号を受ける入力トラン
ジスタＱ９がオフ状態にされる。これにより、負荷抵抗
Ｒ３に代わって負荷抵抗Ｒ４に定電流が流れるようにな
り上記の保持信号が反転する。すなわち、出力端子０Ｕ
Ｔ２の出力信号はロウレベルからハイレベルに変化し、
出力端子０ＵＴ３はハイレベルからロウレベルにｉ化す
る。
ラッチ回路ＦＦ２では、入力差動トランジスタＱ９．Ｑ
ＩＯが動作状態にされる。上記のように第１のスルーラ
ンチ回路ＦＦ１においてトランジスタＱ６のオフ状態に
対応したハイレベルの出力信号を受ける入力トランジス
タＱ１２がオン状態になり、トランジスタＱ７のオン状
態に対応したロウレベルの出力信号を受ける入力トラン
ジスタＱ９がオフ状態にされる。これにより、負荷抵抗
Ｒ３に代わって負荷抵抗Ｒ４に定電流が流れるようにな
り上記の保持信号が反転する。すなわち、出力端子０Ｕ
Ｔ２の出力信号はロウレベルからハイレベルに変化し、
出力端子０ＵＴ３はハイレベルからロウレベルにｉ化す
る。
以下、同様な動作の繰り返しにより、入力信号ＩＮＩの
発振周波数に対して２倍の周期を持つ、言い換えるなら
ば、１／２分周された出力信号０ＵＴＩ〜０ＵＴ４を形
成することができるやまた、同図から明らかなように、
２つのスルーラッチ回路ＦＦＩ、ＦＦ２の４つの出力信
号は、立ち上がりでみると、０ＵＴ４に対して０ＵＴ２
の位相が９０°遅れ、この０ＵＴ２に対して０ＵＴＩの
位相が９０°遅れ、この０ＵＴＩに対して０ＵＴ３の位
相が９０″遅れるという４つの出力信号を形成すること
ができる。
発振周波数に対して２倍の周期を持つ、言い換えるなら
ば、１／２分周された出力信号０ＵＴＩ〜０ＵＴ４を形
成することができるやまた、同図から明らかなように、
２つのスルーラッチ回路ＦＦＩ、ＦＦ２の４つの出力信
号は、立ち上がりでみると、０ＵＴ４に対して０ＵＴ２
の位相が９０°遅れ、この０ＵＴ２に対して０ＵＴＩの
位相が９０°遅れ、この０ＵＴＩに対して０ＵＴ３の位
相が９０″遅れるという４つの出力信号を形成すること
ができる。
このようなＥＣＬ構成のスルーラッチ回路からなる分周
回路を用いることにより、簡単な構成で分周動作と位相
シフト動作とを合わせ持つ複合機能回路を実現できる。
回路を用いることにより、簡単な構成で分周動作と位相
シフト動作とを合わせ持つ複合機能回路を実現できる。
第３図には、この発明が適用されたＶＴＲ用の信号処理
回路の他の一実施例のブロック図が示されている。同図
には、録画モードでのブロック図が示されている。それ
故、再生モードで使用する回路や切り換えスイッチは省
略されている。
回路の他の一実施例のブロック図が示されている。同図
には、録画モードでのブロック図が示されている。それ
故、再生モードで使用する回路や切り換えスイッチは省
略されている。
この実施例では、移相回路によりπ／４ずつ位相が異な
るように形成された４つの出力信号に対応して、上記減
算動作を行う４つのフリップフロップ回路ＤＦＦＩ〜Ｄ
ＦＦ４を設ける。そして、各フリップフロ、ツブ回路Ｄ
ＦＦの反転出力を用いることにより、π／４づつ位相が
異なるようにされた８通りの減算出力をそれぞれ形成し
、切換回路により、順次切り換えて１／４０分周して水
平同期信号ｆＨに同期した分周出力を形成するようにす
るものである。この切り換えタイミングは、第２Ｃ図に
おいて、２つの減算出力のレベルが同じであるときに行
う必要があることはいうまでもないであろう。
るように形成された４つの出力信号に対応して、上記減
算動作を行う４つのフリップフロップ回路ＤＦＦＩ〜Ｄ
ＦＦ４を設ける。そして、各フリップフロ、ツブ回路Ｄ
ＦＦの反転出力を用いることにより、π／４づつ位相が
異なるようにされた８通りの減算出力をそれぞれ形成し
、切換回路により、順次切り換えて１／４０分周して水
平同期信号ｆＨに同期した分周出力を形成するようにす
るものである。この切り換えタイミングは、第２Ｃ図に
おいて、２つの減算出力のレベルが同じであるときに行
う必要があることはいうまでもないであろう。
第４図には、この発明が適用されたＶＴＲ用の信号処理
回路の更に他の一実施例のブロック図が示されている。
回路の更に他の一実施例のブロック図が示されている。
同図においても、上記第３図と同様に録画モードにおけ
るブロック図が示されている。
るブロック図が示されている。
この実施例では、水晶発振回路は、２倍の色副搬送波信
号２ｆｉｅを形成する。そして、移相回路によりπ／２
ずつ位相が異なるように形成された２つの出力信号に対
応して、上記減算動作を行う２つのフリップフロップ回
路ＤＦＦＩ、ＤＦＦ２を設ける。そして、上記のような
２倍の色副搬送波信号２ｆＳＣに対応して、各フリップ
フロップ回路ＤＦＦＩ、ＤＦＦ２にはＶＣＯにより形成
された２倍のキャリア信号２ｆＣが供給される。
号２ｆｉｅを形成する。そして、移相回路によりπ／２
ずつ位相が異なるように形成された２つの出力信号に対
応して、上記減算動作を行う２つのフリップフロップ回
路ＤＦＦＩ、ＤＦＦ２を設ける。そして、上記のような
２倍の色副搬送波信号２ｆＳＣに対応して、各フリップ
フロップ回路ＤＦＦＩ、ＤＦＦ２にはＶＣＯにより形成
された２倍のキャリア信号２ｆＣが供給される。
フリップフロップ回路ＤＦＦＩ、ＤＦＦ２の非反転出力
及び反転出力からそれぞれ形成されたπ／２ずつ位相が
異なるようにされた周波数減算出力は、上記のように周
波数が２倍にされていることに対応して分周回路により
１／２分周される。
及び反転出力からそれぞれ形成されたπ／２ずつ位相が
異なるようにされた周波数減算出力は、上記のように周
波数が２倍にされていることに対応して分周回路により
１／２分周される。
そして、その分周出力とインバータ回路Ｎ１〜Ｎ４によ
り反転（π／２だけ位相を異ならせる）されることによ
り、全体でπ／４ずつ位相が異なる８通りの周波数減算
信号を形成して切換回路に供給するものである。
り反転（π／２だけ位相を異ならせる）されることによ
り、全体でπ／４ずつ位相が異なる８通りの周波数減算
信号を形成して切換回路に供給するものである。
第５図には、この発明が適用されたＶＴＲ用の信号処理
回路の更に他の一実施例のブロック図が示されている。
回路の更に他の一実施例のブロック図が示されている。
同図においも、上記第３図と同様に録画モードでのブロ
ック図が示されている。
ック図が示されている。
この実施例においては、移相回路にキャリア信号２ｆＣ
が供給され、そこでπ／２だけ位相が異なるように形成
された２つの出力信号に対応して、上記減算動作を行う
２つのフリップフロップ回路ＤＦＦ１．ＤＦＦ２を設け
る。そして、上記のような２倍の色副搬送波信号２ｆＨ
ｃを各フリップフロップ回路ＤＦＦ１．ＤＦＦ２をデー
タ端子に共通に供給する。この周波数減算出力を用いた
π／４ずつ位相が異なる信号を形成する回路は、前記第
４図の実施例と同様であるのでその説明を省略する。
が供給され、そこでπ／２だけ位相が異なるように形成
された２つの出力信号に対応して、上記減算動作を行う
２つのフリップフロップ回路ＤＦＦ１．ＤＦＦ２を設け
る。そして、上記のような２倍の色副搬送波信号２ｆＨ
ｃを各フリップフロップ回路ＤＦＦ１．ＤＦＦ２をデー
タ端子に共通に供給する。この周波数減算出力を用いた
π／４ずつ位相が異なる信号を形成する回路は、前記第
４図の実施例と同様であるのでその説明を省略する。
第６図には、この発明が適用されたＶＴＲ用の信号処理
回路の更に他の一実施例のブロック図が示されている。
回路の更に他の一実施例のブロック図が示されている。
同図は、前記第４図の実施例の変形例であり、周波数減
算信号によりπ／４ずつ位相差を有する８相の信号を形
成するのに、第４図の実施例では５０％デユーティの信
号で発生するものである。これに対して、この実施例で
は２５％デユーティの信号とし、切換回路ではπの位相
差を持つ２倍号を同時に出力し、セット／リセットのフ
リップフロップ回路５ＲＦＦのセット人力Ｓ及びリセッ
ト人力Ｒにそれぞれ入力して波形整形をするものである
。このような動作のために、前記同様な１／２分周回路
、インバータ回路Ｎ１〜Ｎ４及び８個のアンドゲート回
路０１〜Ｇ８が用いられる。
算信号によりπ／４ずつ位相差を有する８相の信号を形
成するのに、第４図の実施例では５０％デユーティの信
号で発生するものである。これに対して、この実施例で
は２５％デユーティの信号とし、切換回路ではπの位相
差を持つ２倍号を同時に出力し、セット／リセットのフ
リップフロップ回路５ＲＦＦのセット人力Ｓ及びリセッ
ト人力Ｒにそれぞれ入力して波形整形をするものである
。このような動作のために、前記同様な１／２分周回路
、インバータ回路Ｎ１〜Ｎ４及び８個のアンドゲート回
路０１〜Ｇ８が用いられる。
第７図には、この発明が通用された８能力式のＶＴＲ用
信号処理回路の他の一実施例のブロック図が示されてい
る。同図の限されないが、同図におけるフィルタ回路や
発振回路等を構成するための外付部品を除く、主要な各
回路ブロックは、公知の半導体集積回路の製造技術によ
って、単結晶シリコンのような１個の半導体基板上にお
いて形成される。
信号処理回路の他の一実施例のブロック図が示されてい
る。同図の限されないが、同図におけるフィルタ回路や
発振回路等を構成するための外付部品を除く、主要な各
回路ブロックは、公知の半導体集積回路の製造技術によ
って、単結晶シリコンのような１個の半導体基板上にお
いて形成される。
８能力式のテレビジョンでは変換周波数が４７・ｌ／４
ｘｆＨ４である。それ故、分周回路は１／４７分周する
ように構成し、その前段に設けられるＤＦＦを用いた周
波数減算回路により、ｆＨ／４の位相遅れを生じさせる
ために、移相回路によりπ／２ずつ位相が異なる４通り
の信号を形成するものである。これにより、前記ＰＡＬ
方式の場合と同様にしてＰＬＬループを動作させること
ができる。Ｂｆｌ方式においても、上記第３図ないし第
６図に示したような変形例を採ることができる。
ｘｆＨ４である。それ故、分周回路は１／４７分周する
ように構成し、その前段に設けられるＤＦＦを用いた周
波数減算回路により、ｆＨ／４の位相遅れを生じさせる
ために、移相回路によりπ／２ずつ位相が異なる４通り
の信号を形成するものである。これにより、前記ＰＡＬ
方式の場合と同様にしてＰＬＬループを動作させること
ができる。Ｂｆｌ方式においても、上記第３図ないし第
６図に示したような変形例を採ることができる。
上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、 （１）ＰＡＬ（又は８１皇）方式におけるテレビジョン
色副搬送波周波数ｆ ｓｃと４０−１／８（又は４７・
ｌ／４）倍にされた水平同期周波数ｆＨとを加算した周
波数又はその整数倍には！′対応したフリーラン周波数
を持つ電圧制御型発振回路の発振出力信号を分周すると
ともに互いに位相が９０″異なる４相体号を形成し、上
記色副搬送波周波数ｆ ｓｃに対して位相がπ／４（又
はπ／２）ずつ異なる８ （又は４）通りの周波数信号
を形成し、上記８（又は４）通りの周波数信号の中から
水平同期信号ｆＮの１周期毎にπ／４（又はπ／２）ず
つ位相が順次遅れた信号を選択して電圧制御型発振回路
により形成されたそれに対応する周波数信号とを減算し
、この減算出力信号を水平同期周波数ｆＨに対応した周
波数まで分周して録画すべき映像信号中に含まれる水平
同期信号と位相検波し、それに基づき上記電圧制御型発
振回路の制御信号を形成することにより、分周動作によ
り周波数変換動作のためのキャリア信号を形成できるか
ら、従来技術のように高調波の発生がなく、それを除去
するためのフィルタ回路が不要にできるとともに、他の
回路ブロックへの悪影響をなくすことができるという効
果が得られる。
る。すなわち、 （１）ＰＡＬ（又は８１皇）方式におけるテレビジョン
色副搬送波周波数ｆ ｓｃと４０−１／８（又は４７・
ｌ／４）倍にされた水平同期周波数ｆＨとを加算した周
波数又はその整数倍には！′対応したフリーラン周波数
を持つ電圧制御型発振回路の発振出力信号を分周すると
ともに互いに位相が９０″異なる４相体号を形成し、上
記色副搬送波周波数ｆ ｓｃに対して位相がπ／４（又
はπ／２）ずつ異なる８ （又は４）通りの周波数信号
を形成し、上記８（又は４）通りの周波数信号の中から
水平同期信号ｆＮの１周期毎にπ／４（又はπ／２）ず
つ位相が順次遅れた信号を選択して電圧制御型発振回路
により形成されたそれに対応する周波数信号とを減算し
、この減算出力信号を水平同期周波数ｆＨに対応した周
波数まで分周して録画すべき映像信号中に含まれる水平
同期信号と位相検波し、それに基づき上記電圧制御型発
振回路の制御信号を形成することにより、分周動作によ
り周波数変換動作のためのキャリア信号を形成できるか
ら、従来技術のように高調波の発生がなく、それを除去
するためのフィルタ回路が不要にできるとともに、他の
回路ブロックへの悪影響をなくすことができるという効
果が得られる。
（２）周波数減算回路としてＤ型フリソプフロフプ回路
を用いることにより、簡単な回路によりＰＬＬループが
構成できるという効果が得られる。
を用いることにより、簡単な回路によりＰＬＬループが
構成できるという効果が得られる。
両者の差分の周波数信号を得ることができるという効果
が得られる。
が得られる。
以上本発明者によりなされた発明を実施例に基づき具体
的に説明したが、本願発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、録画モード用と
再生モード用のＰＬＬループを構成する位相検波回路と
ロウパスフィルタを共通化するものであってもよい。こ
の場合には、位相検波回路としては広い周波数範囲で動
作する回路を用い、その入力部に切り換えスイッチを設
ければよい。例えば、第１図の実施例回路と他の付属的
回路とを１つの半導体集積回路により構成するもの他、
同図の実施例回路が複数の半導体集積回路から構成され
てもよい。
的に説明したが、本願発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、録画モード用と
再生モード用のＰＬＬループを構成する位相検波回路と
ロウパスフィルタを共通化するものであってもよい。こ
の場合には、位相検波回路としては広い周波数範囲で動
作する回路を用い、その入力部に切り換えスイッチを設
ければよい。例えば、第１図の実施例回路と他の付属的
回路とを１つの半導体集積回路により構成するもの他、
同図の実施例回路が複数の半導体集積回路から構成され
てもよい。
上記のようなＶＣＯと水晶発振回路の周波数の設定は、
上記キャリア信号や色副搬送波信号にそれぞれ対応して
整数倍の信号にするものであってもよい。この場合には
、それに見合った分周回路を挿入することにより周波数
を対応させればよい。
上記キャリア信号や色副搬送波信号にそれぞれ対応して
整数倍の信号にするものであってもよい。この場合には
、それに見合った分周回路を挿入することにより周波数
を対応させればよい。
この発明は、ＶＴＲ用の周波数信号処理回路の他、各種
周波数信号処理回路として広く利用することができる。
周波数信号処理回路として広く利用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、ＰＡＬ （又は８龍）方式におけるテレビ
ジョン色副搬送波周波数ｆ ｓｃと４０・１／８ （又
は４７・１／４）倍にされた水平同期周波数ｆＨとを加
算した周波数又はその整数倍には＼対応したフリーラン
周波数を持つ電圧制御型発振回路の発振出力信号を分周
するとともに互いに位相が９０″異なる４相体号を形成
し、上記色副搬送波周波数ｆ ｓｃに対して位相がπ／
４（又はπ／２）ずつ異なる８ （又は４）通りの周波
数信号を形成し、上記８ （又は４）通りの周波数信号
の中から水平同期信号ｆＨの１周期毎にπ／４（又はπ
／２）ずつ位相が順次遅れた信号を選択して電圧制御型
発振回路により形成されたそれに対応する周波数信号と
を減算し、この減算出力信号を水平同期周波数ｆＨに対
応した周波数まで分周して録画すべき映像信号中に含ま
れる水平同期信号と位相検波し、それに基づき上記電圧
制御型発振回路の制御信号を形成することにより、分周
動作により周波数変換動作のためのキャリア信号を形成
できるから、従来技術のように高調波の発生がなく、そ
れを除去するためのフィルタ回路が不要にできるととも
に、他の回路ブロックへの悪影響をなくすことができる
。
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、ＰＡＬ （又は８龍）方式におけるテレビ
ジョン色副搬送波周波数ｆ ｓｃと４０・１／８ （又
は４７・１／４）倍にされた水平同期周波数ｆＨとを加
算した周波数又はその整数倍には＼対応したフリーラン
周波数を持つ電圧制御型発振回路の発振出力信号を分周
するとともに互いに位相が９０″異なる４相体号を形成
し、上記色副搬送波周波数ｆ ｓｃに対して位相がπ／
４（又はπ／２）ずつ異なる８ （又は４）通りの周波
数信号を形成し、上記８ （又は４）通りの周波数信号
の中から水平同期信号ｆＨの１周期毎にπ／４（又はπ
／２）ずつ位相が順次遅れた信号を選択して電圧制御型
発振回路により形成されたそれに対応する周波数信号と
を減算し、この減算出力信号を水平同期周波数ｆＨに対
応した周波数まで分周して録画すべき映像信号中に含ま
れる水平同期信号と位相検波し、それに基づき上記電圧
制御型発振回路の制御信号を形成することにより、分周
動作により周波数変換動作のためのキャリア信号を形成
できるから、従来技術のように高調波の発生がなく、そ
れを除去するためのフィルタ回路が不要にできるととも
に、他の回路ブロックへの悪影響をなくすことができる
。
第１図は、この発明が適用されたＶＴＲ用信号処理回路
の一実施例を示すブロック図、第２Ａ図は、ＰＬＬ回路
と切換回路の動作の一例を説明するための波形図、 第２Ｂ図は、移相回路の動作の一例を説明するための波
形図、 第２Ｃ図は、周波数減算動作の一例を説明するための波
形図、 第３図は、この発明が適用されたＶＴＲ用信号処理回路
の他の一実施例を示すブロック図、第４図は、この発明
が適用されたＶＴＲ用信号処理回路の更に他の一実施例
を示すブロック図、第５図は、この発明が適用されたＶ
ＴＲ用信号処理回路の更に他の一実施例を示すブロック
図、第６図は、この発明が適用されたＶＴＲ用信号処理
回路の更に他の一実施例を示すブロック図、第７図は、
この発明が適用された８ｍｍ方式のＶＴＲ用信号処理回
路の一実施例を示すブロック図、第８図は、上記分周回
路の一実施例を示す回路図、 第９図は、その動作を説明するための波形図、第１０図
は、従来技術の一例を説明するためのブロック図である
。 ＶＣＯ・・電圧制御型発振回路、ＤＦＦ・・Ｄ型フリッ
プフロップ回路、ＬＰＦＩ−ＬＰＦ３・・ロウパスフィ
ルタ、ＳＷ１〜ＳＷ２・・スイッチ、ＢＰＦ・・バンド
パスフィルタ、ＤＦＦ、ＤＦＦＩ〜ＤＦＦ４・・Ｄ型フ
リップフロップ回路（周波数減算回路）、Ｎ１−Ｎ４・
・インバータ回路、０１〜Ｇ８・・ゲート回路、ＦＦ１
．ＦＦ２・・スルーラッチ回路。
の一実施例を示すブロック図、第２Ａ図は、ＰＬＬ回路
と切換回路の動作の一例を説明するための波形図、 第２Ｂ図は、移相回路の動作の一例を説明するための波
形図、 第２Ｃ図は、周波数減算動作の一例を説明するための波
形図、 第３図は、この発明が適用されたＶＴＲ用信号処理回路
の他の一実施例を示すブロック図、第４図は、この発明
が適用されたＶＴＲ用信号処理回路の更に他の一実施例
を示すブロック図、第５図は、この発明が適用されたＶ
ＴＲ用信号処理回路の更に他の一実施例を示すブロック
図、第６図は、この発明が適用されたＶＴＲ用信号処理
回路の更に他の一実施例を示すブロック図、第７図は、
この発明が適用された８ｍｍ方式のＶＴＲ用信号処理回
路の一実施例を示すブロック図、第８図は、上記分周回
路の一実施例を示す回路図、 第９図は、その動作を説明するための波形図、第１０図
は、従来技術の一例を説明するためのブロック図である
。 ＶＣＯ・・電圧制御型発振回路、ＤＦＦ・・Ｄ型フリッ
プフロップ回路、ＬＰＦＩ−ＬＰＦ３・・ロウパスフィ
ルタ、ＳＷ１〜ＳＷ２・・スイッチ、ＢＰＦ・・バンド
パスフィルタ、ＤＦＦ、ＤＦＦＩ〜ＤＦＦ４・・Ｄ型フ
リップフロップ回路（周波数減算回路）、Ｎ１−Ｎ４・
・インバータ回路、０１〜Ｇ８・・ゲート回路、ＦＦ１
．ＦＦ２・・スルーラッチ回路。
Claims (1)
- 【特許請求の範囲】 １、ＰＡＬ方式におけるテレビジョン色副搬送波周波数
ｆ＿Ｓ＿Ｃと４０・１／８倍にされた水平同期周波数ｆ
＿Ｈとを加算した周波数又はその整数倍にほゞ対応した
フリーラン周波数を持つ電圧制御型発振回路と、上記色
副搬送波周波数ｆ＿Ｓ＿Ｃに対して位相がπ／４ずつ異
なる８通りの周波数信号を形成する移相回路と、上記８
通りの周波数信号の中から水平同期信号ｆ＿Ｈの１周期
毎にπ／４ずつ位相が順次進んだ信号を選択する切換回
路と、この切換回路により選択された信号と電圧制御型
発振回路により形成されたそれに対応する周波数信号と
を減算する減算回路と、この減算回路の出力信号を受け
て水平同期周波数ｆ＿Ｈに対応した周波数まで周波数を
低減させる分周回路と、この分周回路の出力信号と録画
すべき映像信号中に含まれる水平同期信号とを受ける位
相検波回路と、この位相検波出力を受けて、上記電圧制
御型発振回路の制御端子に供給される制御電圧を形成す
るロウパスフィルタ回路とを備えてなることを特徴とす
る周波数信号処理回路。 ２、ＰＡＬ方式におけるテレビジョン色副搬送波周波数
ｆ＿Ｓ＿Ｃと４０・１／８倍にされた水平同期周波数ｆ
＿Ｈとを加算した周波数ｆ＿Ｃ又はその整数倍にほゞ対
応したフリーラン周波数を持つ電圧制御型発振回路と、
上記周波数ｆ＿Ｃに対して位相がπ／４ずつ異なる８通
りの周波数信号を形成する移相回路と、上記８通りの周
波数信号の中から水平同期信号ｆ＿Ｈの１周期毎にπ／
４ずつ位相が順次遅れた信号を選択する切換回路と、こ
の切換回路により選択された信号と上記色副搬送波周波
数ｆ＿Ｓ＿Ｃとを減算する減算回路と、この減算回路の
出力信号を受けて水平同期周波数ｆ＿Ｈに対応した周波
数まで周波数を低減させる分周回路と、この分周回路の
出力信号と録画すべき映像信号中に含まれる水平同期信
号とを受ける位相検波回路と、この位相検波出力を受け
て、上記電圧制御型発振回路の制御端子に供給される制
御電圧を形成するロウパスフィルタ回路とを備えてなる
ことを特徴とする周波数信号処理回路。 ３、ＰＡＬ方式におけるテレビジョン色副搬送波周波数
ｆ＿Ｓ＿Ｃと４０・１／８倍にされた水平同期周波数ｆ
＿Ｈとを加算した周波数又はその整数倍にほゞ対応した
フリーラン周波数を持つ電圧制御型発振回路と、上記色
副搬送波周波数ｆ＿Ｓ＿Ｃに対して位相がπ／４ずつ異
なる８通りの周波数信号を形成する移相回路と、上記８
通りの周波数信号と電圧制御型発振回路により形成され
たそれに対応する周波数信号とを減算する減算回路と、
上記８通りの減算出力の中から水平同期信号ｆ＿Ｈの１
周期毎に減算出力成分のπ／４ずつ位相が順次遅れた信
号を選択する切換回路と、この切換回路により選択され
た信号を受けて水平同期周波数ｆ＿Ｈに対応した周波数
まで周波数を低減させる分周回路と、この分周回路の出
力信号と録画すべき映像信号中に含まれる水平同期信号
とを受ける位相検波回路と、この位相検波出力を受けて
、上記電圧制御型発振回路の制御端子に供給される制御
電圧を形成するロウパスフィルタ回路とを備えてなるこ
とを特徴とする周波数信号処理回路。 ４、ＰＡＬ方式におけるテレビジョン色副搬送波周波数
ｆ＿Ｓ＿Ｃと４０・１／８倍にされた水平同期周波数ｆ
＿Ｈとを加算した周波数又はその整数倍にほゞ対応した
フリーラン周波数を持つ電圧制御型発振回路と、上記色
副搬送波周波数ｆ＿Ｓ＿Ｃの２倍の周波数２ｆ＿Ｓ＿Ｃ
に対して位相がπ／２ずつ異なる４通りの周波数信号を
形成する移相回路と、上記４通りの周波数信号と電圧制
御型発振回路により形成されたそれに対応する周波数信
号とを減算する減算回路と、各減算回路の出力を１／２
分周する分周回路と、該分周回路から得られる４通りの
位相の異なる出力の中から水平同期信号ｆ＿Ｈの１周期
毎にπ／４に相当した位相の遅れた信号を順次選択する
切換回路と、この切換回路により選択された信号を受け
て水平同期周波数ｆ＿Ｈに対応した周波数まで周波数を
低減させる分周回路と、この分周回路の出力信号と録画
すべき映像信号中に含まれる水平同期信号とを受ける位
相検波回路と、この位相検波出力を受けて、上記電圧制
御型発振回路の制御端子に供給される制御電圧を形成す
るロウパスフィルタ回路とを備えてなることを特徴とす
る周波数信号処理回路。 ５、ＰＡＬ方式におけるテレビジョン色副搬送波周波数
ｆ＿Ｓ＿Ｃと４０・１／８倍にされた水平同期周波数ｆ
＿Ｈとを加算した周波数ｆ＿Ｃ又はその整数倍にほゞ対
応したフリーラン周波数を持つ電圧制御型発振回路と、
２倍の周波数２ｆ＿Ｃに対して位相がπ／２ずつ異なる
４通りの周波数信号を形成する移相回路と、上記４通り
の周波数信号と上記色副搬送波周波数ｆ＿Ｓ＿Ｃとを減
算する減算回路と、各減算回路の出力を１／２分周する
分周回路と、該分周回路から得られる８通りの位相が異
なる出力の中から水平同期信号ｆ＿Ｈの１周期毎にπ／
４に相当する位相の遅れた信号を順次選択する切換回路
と、この切換回路により選択された信号を受けて水平同
期周波数ｆ＿Ｈに対応した周波数まで周波数を低減させ
る分周回路と、この分周回路の出力信号と録画すべき映
像信号中に含まれる水平同期信号とを受ける位相検波回
路と、この位相検波出力を受けて、上記電圧制御型発振
回路の制御端子に供給される制御電圧を形成するロウパ
スフィルタ回路とを備えてなることを特徴とする周波数
信号処理回路。 ６、８ｍｍ方式におけるテレビジョン色副搬送波周波数
ｆ＿Ｓ＿Ｃと４７・１／４倍にされた水平同期周波数ｆ
＿Ｈとを加算した周波数又はその整数倍にほゞ対応した
フリーラン周波数を持つ電圧制御型発振回路と、上記色
副搬送波周波数ｆ＿Ｓ＿Ｃに対して位相がπ／２ずつ異
なる４通りの周波数信号を形成する移相回路と、上記４
通りの周波数信号の中から水平同期信号ｆ＿Ｈの１周期
毎にπ／２ずつ位相が順次遅れた信号を選択する切換回
路と、この切換回路により選択された周波数信号と電圧
制御型発振回路により形成されたそれに対応する周波数
信号とを減算する減算回路と、この減算回路の出力信号
を受けて水平同期周波数ｆ＿Ｈに対応した周波数まで周
波数を低減させる分周回路と、この分周回路の出力信号
と録画すべき映像信号中に含まれる水平同期信号とを受
ける位相検波回路と、この位相検波出力を受けて、上記
電圧制御型発振回路の制御端子に供給される制御電圧を
形成するロウパスフィルタ回路とを備えてなることを特
徴とする周波数信号処理回路。 ７、上記減算回路は、上記電圧制御型発振回路により形
成された周波数信号がクロック端子に供給され、上記色
副搬送波周波数信号がデータ端子に入力されたＤ型フリ
ップフロップ回路により構成されるものであることを特
徴とする特許請求の範囲第１、第２、第３、第４、第５
又は第６項記載の周波数信号処理回路。 ８、上記切換回路は、水平同期信号ｆ＿Ｈを遅延した信
号を受ける切換信号発生回路により選択制御が行われる
ものであることを特徴とする特許請求の範囲第１、第２
、第３、第４、第５、第６又は第７項記載の周波数信号
処理回路。 ９、第１の周波数信号とＸ・１／Ｙ倍にされた同期周波
数とを加算した周波数にほゞ対応したフリーラン周波数
を持つ電圧制御型発振回路と、上記第１の周波数信号に
対して位相がπ／Ｙずつ異なるＹ通りの周波数信号を形
成する移相回路と、上記Ｙ通りの周波数信号の中から同
期信号の１周期毎にπ／Ｙずつ位相が順次進んだ信号を
選択する切換回路と、この切換回路により選択された周
波数信号がデータ端子に供給され、上記電圧制御型発振
回路により形成されたそれに対応する周波数信号がクロ
ック端子に供給されたＤ型フリップフロップ回路と、フ
リップフロップ回路の出力信号を受けて１／Ｘの分周動
作を行う分周回路と、この分周回路の出力信号と同期信
号とを受ける位相検波回路と、この位相検波出力を受け
て、上記電圧制御型発振回路の制御端子に供給される制
御電圧を形成するロウパスフィルタ回路とを備えてなる
ことを特徴とする周波数信号処理回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2244649A JPH04124990A (ja) | 1990-09-15 | 1990-09-15 | 周波数信号処理回路 |
| EP19910308294 EP0476922B1 (en) | 1990-09-15 | 1991-09-11 | Circuit for processing the frequency of a signal for a video cassette recorder |
| DE1991629571 DE69129571T2 (de) | 1990-09-15 | 1991-09-11 | Schaltung zum Verarbeiten der Frequenz eines Signals in einem Videorecorder |
| KR1019910015952A KR100236878B1 (ko) | 1990-09-15 | 1991-09-13 | 주파수신호처리회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2244649A JPH04124990A (ja) | 1990-09-15 | 1990-09-15 | 周波数信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04124990A true JPH04124990A (ja) | 1992-04-24 |
Family
ID=17121890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2244649A Pending JPH04124990A (ja) | 1990-09-15 | 1990-09-15 | 周波数信号処理回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0476922B1 (ja) |
| JP (1) | JPH04124990A (ja) |
| KR (1) | KR100236878B1 (ja) |
| DE (1) | DE69129571T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3323611B2 (ja) * | 1993-06-25 | 2002-09-09 | 株式会社日立製作所 | Ｖｔｒ用周波数変換装置 |
| DE69515380T2 (de) * | 1994-06-30 | 2000-10-26 | Sanyo Electric Co | Fernseh-Signal-Wiedergabe-Anlage für Farbsignale |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5636290A (en) * | 1979-09-03 | 1981-04-09 | Matsushita Electric Ind Co Ltd | Recording and reproducing device with image pickup function |
| JPS57123785A (en) * | 1981-01-23 | 1982-08-02 | Hitachi Ltd | Carrier signal generating circuit |
| DE3731767C2 (de) * | 1987-09-22 | 1993-10-21 | Thomson Brandt Gmbh | Videorecorder für die Aufzeichnung von PAL-Fernsehsignalen |
| JPH0720264B2 (ja) * | 1988-09-19 | 1995-03-06 | 三洋電機株式会社 | ビデオテープレコーダ |
-
1990
- 1990-09-15 JP JP2244649A patent/JPH04124990A/ja active Pending
-
1991
- 1991-09-11 EP EP19910308294 patent/EP0476922B1/en not_active Expired - Lifetime
- 1991-09-11 DE DE1991629571 patent/DE69129571T2/de not_active Expired - Fee Related
- 1991-09-13 KR KR1019910015952A patent/KR100236878B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100236878B1 (ko) | 2000-02-01 |
| EP0476922B1 (en) | 1998-06-10 |
| EP0476922A3 (en) | 1993-06-16 |
| DE69129571D1 (de) | 1998-07-16 |
| DE69129571T2 (de) | 1999-02-25 |
| EP0476922A2 (en) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3847908B2 (ja) | 信号処理装置及びクロック発生装置 | |
| JP3323611B2 (ja) | Ｖｔｒ用周波数変換装置 | |
| JPH04124990A (ja) | 周波数信号処理回路 | |
| JP2680348B2 (ja) | 磁気記録装置及び再生装置 | |
| JPH0491594A (ja) | Ｖｔｒ用信号処理回路と周波数減算回路 | |
| JPS63226192A (ja) | 色信号処理装置 | |
| JP3435446B2 (ja) | Ｖｔｒ用信号処理回路 | |
| JP3081350B2 (ja) | 色信号用タイムベースコレクタ回路 | |
| JPH0342789Y2 (ja) | ||
| JPH0350963A (ja) | 同期信号再生回路 | |
| JP2508443B2 (ja) | サンプリングレ−ト変換回路のクロック同期回路 | |
| JP3083211B2 (ja) | カラー映像信号処理回路 | |
| JPH058630B2 (ja) | ||
| JPS6193794A (ja) | 色信号処理装置 | |
| JPH04356890A (ja) | 色信号処理装置 | |
| JPS62164269A (ja) | 磁気記録再生装置 | |
| WO1998019464A1 (fr) | Systeme utilisant un processeur de signaux pour magnetoscope video a bande | |
| JPS5843953B2 (ja) | カラ−映像信号の記録再生方法 | |
| JPS6292685A (ja) | ビデオ信号処理装置 | |
| JPH0276418A (ja) | 再生装置 | |
| JPS639297A (ja) | 巡回型雑音低減装置 | |
| JPS61219287A (ja) | 映像信号再生装置 | |
| JPH02188088A (ja) | キャリア信号発生回路及び映像信号記録再生装置 | |
| JPH03185994A (ja) | Ｖｔｒの色信号処理回路 | |
| JPS63227190A (ja) | 自動周波数制御装置 |