JPH0342789Y2 - - Google Patents
Info
- Publication number
- JPH0342789Y2 JPH0342789Y2 JP12275181U JP12275181U JPH0342789Y2 JP H0342789 Y2 JPH0342789 Y2 JP H0342789Y2 JP 12275181 U JP12275181 U JP 12275181U JP 12275181 U JP12275181 U JP 12275181U JP H0342789 Y2 JPH0342789 Y2 JP H0342789Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- counter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Description
【考案の詳細な説明】
本考案は放送方式の異る映像信号を扱うVTR
におけるAFC（自動周波数制御）回路に関する。
におけるAFC（自動周波数制御）回路に関する。
ヘリカルスキヤン式低域変換形VTRにおいて
は、記録時にクロマ信号のサブキヤリア周波数
（NTSC方式では3.58MHz、CCIR方式では4.43M
Hz）を例えば688KHzに低域変換し、再生時に元
の周波数に高域変換するようにしている。このよ
うな周波数変換を行う周波数変換器では、所定周
波数のVCO（電圧制御発振器）の出力とサブキヤ
リア発振器の出力との和の周波数を周波数変換の
キヤリアとして用いるようにしている。この場
合、VCOは記録信号又は再生信号から抜き取ら
れた水平同期信号と同期される。この同期をとる
ために斯種VTRにはクロマAFC回路が設けられ
ている。第１図はNTSC信号を扱うVTRに設け
られる従来のAFC回路を示し、第２図はCCIR信
号を扱うVTRに設けられる従来のAFC回路を示
す。
は、記録時にクロマ信号のサブキヤリア周波数
（NTSC方式では3.58MHz、CCIR方式では4.43M
Hz）を例えば688KHzに低域変換し、再生時に元
の周波数に高域変換するようにしている。このよ
うな周波数変換を行う周波数変換器では、所定周
波数のVCO（電圧制御発振器）の出力とサブキヤ
リア発振器の出力との和の周波数を周波数変換の
キヤリアとして用いるようにしている。この場
合、VCOは記録信号又は再生信号から抜き取ら
れた水平同期信号と同期される。この同期をとる
ために斯種VTRにはクロマAFC回路が設けられ
ている。第１図はNTSC信号を扱うVTRに設け
られる従来のAFC回路を示し、第２図はCCIR信
号を扱うVTRに設けられる従来のAFC回路を示
す。
第１図において、入力端子１には記録信号又は
再生信号から抜き取られた水平同期信号HDNが
加えられ、この信号は位相比較器２の一方の比較
端子に加えられる。VCO３は2.75MHzで発振し
ており、この発振出力は１／４分周器４及び１／35分周 器５に加えられる。分周器５の出力は位相比較器
２の他方の比較端子に加えられて上記信号NDN
と位相比較される。この比較出力はローパスフイ
ルタ６を通じてVCO３の発振周波数を制御する。
この結果、分周器４より信号NDNに同調された
688KHzの信号が得られる。この信号は加算器７
で端子８に加えられる3.58MHzのサブキヤリア信
号ScNと加算され、4.27MHzのキヤリア信号SNと
なつて後段の周波数変換器（図示せず）に供給さ
れる。
再生信号から抜き取られた水平同期信号HDNが
加えられ、この信号は位相比較器２の一方の比較
端子に加えられる。VCO３は2.75MHzで発振し
ており、この発振出力は１／４分周器４及び１／35分周 器５に加えられる。分周器５の出力は位相比較器
２の他方の比較端子に加えられて上記信号NDN
と位相比較される。この比較出力はローパスフイ
ルタ６を通じてVCO３の発振周波数を制御する。
この結果、分周器４より信号NDNに同調された
688KHzの信号が得られる。この信号は加算器７
で端子８に加えられる3.58MHzのサブキヤリア信
号ScNと加算され、4.27MHzのキヤリア信号SNと
なつて後段の周波数変換器（図示せず）に供給さ
れる。
第２図においては、入力端子１には水平同期信
号HDCが加えられ、また5.5MHzのVCO９が用い
られる。このVCO９の出力は１／８分周器１０、 １／351分周器１１及び１／353分周器１２に加えられ る。この分周器１１，１２の出力はスイツチ回路
１３の接点Ａ，Ｂに夫夫加えられる。スイツチ回
路１３は端子１４に加えられる、CCIR信号のＡ
フイールド、Ｂフイールドを判別する判別信号
SABで１フイールド毎に接点Ａ，Ｂが切換えられ、
分周器１１，１２の出力を選択して位相比較器２
に加える。この結果、分周器１０より信号HDC
に同期した688KHzの信号が得られる。この信号
は加算器７に加えられて、端子８に加えられる
4.43Hzのサブキヤリア信号SCCと加算され、所定
周波数のキヤリア信号SCとなつて後段の周波数変
換器に供給される。
号HDCが加えられ、また5.5MHzのVCO９が用い
られる。このVCO９の出力は１／８分周器１０、 １／351分周器１１及び１／353分周器１２に加えられ る。この分周器１１，１２の出力はスイツチ回路
１３の接点Ａ，Ｂに夫夫加えられる。スイツチ回
路１３は端子１４に加えられる、CCIR信号のＡ
フイールド、Ｂフイールドを判別する判別信号
SABで１フイールド毎に接点Ａ，Ｂが切換えられ、
分周器１１，１２の出力を選択して位相比較器２
に加える。この結果、分周器１０より信号HDC
に同期した688KHzの信号が得られる。この信号
は加算器７に加えられて、端子８に加えられる
4.43Hzのサブキヤリア信号SCCと加算され、所定
周波数のキヤリア信号SCとなつて後段の周波数変
換器に供給される。
上述したように従来のVTRでは、NTSC信号
を扱う場合のAFC回路とCCIR信号を扱う場合の
AFC回路とでは回路構成が異るため互換性がな
い。このためICの同一チツプ上に構成すること
ができず、製造工程の様々な面で甚だ不便であつ
た。
を扱う場合のAFC回路とCCIR信号を扱う場合の
AFC回路とでは回路構成が異るため互換性がな
い。このためICの同一チツプ上に構成すること
ができず、製造工程の様々な面で甚だ不便であつ
た。
本考案は上記の問題を解決するためのもので、
以下本考案の実施例を第３図と共に説明する。
尚、第３図においては第１図及び第２図と対応部
分には同一符号を付してある。
以下本考案の実施例を第３図と共に説明する。
尚、第３図においては第１図及び第２図と対応部
分には同一符号を付してある。
本考案はVCOとして5.5MHzのVCO９を用い、
この発振出力１／８分周器１０に加えると共に、プ ログラマブルカウンタ１５でカウントするように
している。また入力端子１には信号HDN又は
HDCが加えられる。上記カウンタ１５は、実質
的に70進カウンタ１６、117進カウンタ１７、119
進カウンタ１８、３進カウンタ１９、アンドゲー
ト２０及びスイツチ回路２１，２２で構成されて
いる。スイツチ２１は端子２３に加えられる方式
判別信号SNCにより、NTSC方式の場合に接点Ｎ
に閉ざされ、CCIR方式の場合に接点Ｃに閉ざさ
れる。スイツチ２２は点におけるアンドゲート
２０の出力で接点Ａ，Ｂを切換えられる。アンド
ゲート２０には点におけるカウンタ１９の出力
と、端子２４に加えられる前記信号SABが加えら
れる。尚、信号SABはＢフイールドで「Ｈ」（高レ
ベル）となるものとする。スイツチ２５は接点
Ｎ，Ｃを切換えられることにより、端子２６，２
７に夫々加えられる前記信号SCN，SCCを選択する
もので、信号SNCにより切換えられる。
この発振出力１／８分周器１０に加えると共に、プ ログラマブルカウンタ１５でカウントするように
している。また入力端子１には信号HDN又は
HDCが加えられる。上記カウンタ１５は、実質
的に70進カウンタ１６、117進カウンタ１７、119
進カウンタ１８、３進カウンタ１９、アンドゲー
ト２０及びスイツチ回路２１，２２で構成されて
いる。スイツチ２１は端子２３に加えられる方式
判別信号SNCにより、NTSC方式の場合に接点Ｎ
に閉ざされ、CCIR方式の場合に接点Ｃに閉ざさ
れる。スイツチ２２は点におけるアンドゲート
２０の出力で接点Ａ，Ｂを切換えられる。アンド
ゲート２０には点におけるカウンタ１９の出力
と、端子２４に加えられる前記信号SABが加えら
れる。尚、信号SABはＢフイールドで「Ｈ」（高レ
ベル）となるものとする。スイツチ２５は接点
Ｎ，Ｃを切換えられることにより、端子２６，２
７に夫々加えられる前記信号SCN，SCCを選択する
もので、信号SNCにより切換えられる。
上記構成によれば、入力ビデオ信号がNTSC方
式の場合はVCO９の出力がカウンタ１６で分周
され、この分周出力がスイツチ２１の接点Ｎを通
じて位相比較器２に加えられて信号HDNと比較
される。これと共に加算器７に信号SCNが加えら
れる。以上により第１図と実質的に等価なAFC
回路が形成され、分周器１０の688KHzの出力が
加算器７に加えられることにより出力端子に信号
SNが得られる。
式の場合はVCO９の出力がカウンタ１６で分周
され、この分周出力がスイツチ２１の接点Ｎを通
じて位相比較器２に加えられて信号HDNと比較
される。これと共に加算器７に信号SCNが加えら
れる。以上により第１図と実質的に等価なAFC
回路が形成され、分周器１０の688KHzの出力が
加算器７に加えられることにより出力端子に信号
SNが得られる。
入力ビデオ信号がCCIR方式の場合は、Ａフイ
ールドでは信号SABは「Ｌ」（低レベル）で点の
出力も「Ｌ」となつており、スイツチ２２は接点
Ａ側に閉ざされている。従つてVCO９の出力は
117分周されてスイツチ２２，２１を介して位相
比較器２に加えられる。信号HDCと位相比較さ
れる。Ｂフイールドでは信号SABが「Ｈ」になる
と共に、スイツチ２２の出力がカウンタ１９に加
えられることにより、点に第４図ａに示すパル
スが得られる。従つて点に第４図ｂに示すパル
スが得られ、このパルスの「Ｈ」の期間でスイツ
チ２２が接点Ｂに切換えられる。この結果、
VCO９の出力に対して117分周が２回行われた後
119分周が１回行われる動作が繰り返される。即
ち117×２＋119＝353分周が行われる。この353分
周出力はスイツチ２１の接点Ｃを通じて位相比較
器２に加えられて信号HDCと位相比較される。
以上により第２図と実質的に等価なAFC回路が
形成され、出力端子に信号SCが得られる。
ールドでは信号SABは「Ｌ」（低レベル）で点の
出力も「Ｌ」となつており、スイツチ２２は接点
Ａ側に閉ざされている。従つてVCO９の出力は
117分周されてスイツチ２２，２１を介して位相
比較器２に加えられる。信号HDCと位相比較さ
れる。Ｂフイールドでは信号SABが「Ｈ」になる
と共に、スイツチ２２の出力がカウンタ１９に加
えられることにより、点に第４図ａに示すパル
スが得られる。従つて点に第４図ｂに示すパル
スが得られ、このパルスの「Ｈ」の期間でスイツ
チ２２が接点Ｂに切換えられる。この結果、
VCO９の出力に対して117分周が２回行われた後
119分周が１回行われる動作が繰り返される。即
ち117×２＋119＝353分周が行われる。この353分
周出力はスイツチ２１の接点Ｃを通じて位相比較
器２に加えられて信号HDCと位相比較される。
以上により第２図と実質的に等価なAFC回路が
形成され、出力端子に信号SCが得られる。
以上述べたように本考案は、入力ビデオ信号の
方式に応じてプログラマブルカウンタの分周比を
変えるようにしたので、単一のAFC回路の構成
でNTSC、CCIR両方式の信号を扱うことができ
る。従つて、非常に使いやすく且つ小型にできる
利点が得られる。
方式に応じてプログラマブルカウンタの分周比を
変えるようにしたので、単一のAFC回路の構成
でNTSC、CCIR両方式の信号を扱うことができ
る。従つて、非常に使いやすく且つ小型にできる
利点が得られる。
第１図は従来のNTSC方式によるAFC回路の
回路系統図、第２図は従来のCCIR方式による
AFC回路の回路系統図、第３図は本考案の実施
例を示す回路系統図、第４図は第３図の要部の出
力波形図である。なお図面に用いられた符号にお
いて、 ２……位相比較器、３……VCO、１６……70
進カウンタ、１７……117進カウンタ、１８……
119進カウンタ、である。
回路系統図、第２図は従来のCCIR方式による
AFC回路の回路系統図、第３図は本考案の実施
例を示す回路系統図、第４図は第３図の要部の出
力波形図である。なお図面に用いられた符号にお
いて、 ２……位相比較器、３……VCO、１６……70
進カウンタ、１７……117進カウンタ、１８……
119進カウンタ、である。
Claims (1)
- 【実用新案登録請求の範囲】 １ 略5.5MHzの中心周波数を有する電圧制御発
振器と、この電圧制御発振器の出力を分周する
プログラマブルカウンタと、このカウンタ出力
と入力水平同期信号を位相比較しこの比較出力
で上記電圧制御発振器を制御するようになす位
相比較器とが設けられ、上記プログラマブルカ
ウンタはNTSC方式のビデオ信号が入力された
とき70分周するように成され、CCIR方式のビ
デオ信号が入力されたとき117分周するように
成された周波数制御装置。 ２ CCIR方式のビデオ信号が入力されたとき、
上記電圧制御発振器の出力を、一方のフイール
ドにおいて117分周し、他方のフイールドにお
いて117分周を２回に対し、119分周を１回行な
うように上記プログラマブルカウンターを制御
するようにした実用新案登録請求の範囲第１項
記載の周波数制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12275181U JPS58104066U (ja) | 1981-08-19 | 1981-08-19 | 周波数制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12275181U JPS58104066U (ja) | 1981-08-19 | 1981-08-19 | 周波数制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58104066U JPS58104066U (ja) | 1983-07-15 |
| JPH0342789Y2 true JPH0342789Y2 (ja) | 1991-09-06 |
Family
ID=30101322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12275181U Granted JPS58104066U (ja) | 1981-08-19 | 1981-08-19 | 周波数制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58104066U (ja) |
-
1981
- 1981-08-19 JP JP12275181U patent/JPS58104066U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58104066U (ja) | 1983-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5394197A (en) | Low-band conversion chrominance signal processing apparatus and method therefor | |
| JPH0342789Y2 (ja) | ||
| JPH0720264B2 (ja) | ビデオテープレコーダ | |
| US4490750A (en) | Apparatus for reproducing a video signal | |
| EP0145310A2 (en) | Motor servo circuit for a magnetic recording and reproducing apparatus | |
| EP0476922B1 (en) | Circuit for processing the frequency of a signal for a video cassette recorder | |
| JPS6022668Y2 (ja) | Ａｆｃ回路 | |
| JPS6412156B2 (ja) | ||
| JP2900455B2 (ja) | Ｖｔｒの色信号処理回路 | |
| JPS6359597B2 (ja) | ||
| JPH03185994A (ja) | Ｖｔｒの色信号処理回路 | |
| JP3066037B2 (ja) | フェイズロックドループ回路 | |
| JP3282441B2 (ja) | 映像信号処理装置 | |
| JP2512479B2 (ja) | 色信号処理装置 | |
| JPS6193794A (ja) | 色信号処理装置 | |
| JPS61189779A (ja) | 映像信号処理装置 | |
| JPS6132876B2 (ja) | ||
| JPS57164407A (en) | Pll oscillating circuit | |
| JPH0253996B2 (ja) | ||
| JPS6050100B2 (ja) | Ａｆｃ回路 | |
| JPS63110894A (ja) | 再生装置 | |
| JPH0560719B2 (ja) | ||
| JPH0326088A (ja) | 磁気記録再生装置 | |
| JPS59138124A (ja) | 分周回路 | |
| JPH0918892A (ja) | 色信号処理装置 |