DE69129571T2 - Schaltung zum Verarbeiten der Frequenz eines Signals in einem Videorecorder - Google Patents

Description

• Die vorliegende Erfindung betrifft eine Frequenzsignalverarbeitung und insbesondere eine Technik, die zur Anwendung auf eine Signalverarbeitungsschaltung eines Heim-Videokassetten-Bandrecorders (VTR oder VCR) zum Erzeugen eines zur Bandumwandlung eines aufzuzeichnenden oder wiederzugebenden Farbsignals erforderlichen Trägersignals geeignet ist.
• Ein Farbsignal eines Heim-VCRs wird aufgezeichnet, nachdem das Frequenzband des Farbsignals in ein unteres Frequenzband eines FM-modulierten Luminanzsignals umgewandelt worden ist. Bei einem VCR eines PAL-Systems, bei dem die Trägerfrequenz des umgewandelten Farbsignals des unteren Bands 40 1/8 · fH oder 40,125 fH beträgt (wobei fH ein horizontales Synchronisationssignal ist), ist die Frequenz eines zur Bandumwandlung erforderlichen Trägersignals fSC + 40,125 fH (wobei fSC eine Farbhilfsträgerfrequenz eines Fernsehvideosignals ist). Der zahlenmäßige Wert 40,125 ist durch 321/8 gegeben.
• Eine herkömmliche VCR-Signalverarbeitungsschaltung, die ein Trägersignal fSC + 40,125 fH erzeugt, ist in JP-A-57-123785 offenbart. Bei der offenbarten Schaltung wird n · 40,125 fH durch geteilt, um ein Vierphasensignal zu erzeugen, das vier Signale 40,125 fH beinhaltet, deren Phasen um 90º voneinander verschieden sind. Zwei Signale 40,125 fH mit einer zwischen ihnen liegenden Phasendifferenz von 90º werden über Tiefpaßfllter (LPFs) an zwei Frequenzwandler angelegt. Weiterhin werden an die beiden Frequenzwandler zwei Signale angelegt, die durch einen Quarzoszillator mit fSC erzeugt werden und eine zwischen ihnen liegende Phasendifferenz von 90º aufweisen. Die Ausgaben der beiden Frequenzwandler werden synthetisiert, um ein Trägersignal fC + 40,125 fH zu erzeugen. Bei einer anderen Schaltung, die von den Erfindern im technischen Bericht des "Institute of Television Engineers of Japan (ITEJ)", Band 12, Nr. 17, S. 1 bis 6, TEBS' 88- 8, offenbart wurde, wird ein Signal von einem spannungsgesteuerten Oszillator (VCO) in der Frequenz geteilt, um eine monophasige oder einphasige Komponente 40,125 fH zu erzeugen. Nachdem die einphasige Komponente 40,125 fH durch ein LPF geführt und mit einem fSC-Signal in der Frequenz gewandelt wurde, wird nur eine Komponente fSC + 40,125 fH extrahiert, um ein Vierphasensignal zu erzeugen, das vier Signale mit einer Frequenz von fSC + 40,125 fH und einer Phasendifferenz von 90º beinhaltet. Eine Signalverarbeitungsschaltung dieses Typs ist im Blockdiagramm aus Fig. 10 der vorliegenden Anmeldung darge stellt. Ein durch einen spannungsgesteuerten Oszillator (VCO) 160 erzeugtes Signal mit einer Frequenz von 321 fH wird durch einen 1/321-Frequenzteiler 161 in der Frequenz geteilt und an einen Phasenvergleicher 162 angelegt, der die Phase (Frequenz) des Signals 321 fH mit derjenigen eines horizontalen Synchronisationssignals fH vergleicht. Das Ergebnis des Phasenvergleichs wird einem LPF 163 zugeführt, um ein Gleichspannungs-Steuersignal zum Steuern des VCOs 160 zu erzielen und dadurch die Oszillationsausgabe des VCOs 160 synchron mit dem horizontalen Synchronisationssignal fH zu steuern.
• Das Ausgangssignal des VCOs 160 wird durch einen 1/8-Frequenzteiler 164 in der Frequenz geteilt, um eine Frequenz von 321/8 (= 40,125) fH zu erzeugen, die dann über ein LPF 165 einem Hilfsfrequenzwandler 166 zugeführt wird. Ein von einem auf fSC fixierten Quarzoszillator 167 erhaltenes Farbhilfsträgersignal fSC wird ebenfalls dem Hilfsfrequenzwandler 166 zugeführt. Der Hilfsfrequenzwandler 166 gibt zwei Frequenzkomponenten fSC + 40,125 fH und fSC - 40,125 fH aus. Ein Bandpaßfilter (BPF) 168 extrahiert nur die Frequenzkomponente von fSC + 40,125 fH und führt sie einem Vierphasen-Signalgenerator 169 zu. Der Vierphasen-Signalgenerator 169 erzeugt ein Vierphasensignal, das vier Signale mit einer Phasendifferenz von π/2 beinhaltet. Eines der vier unter Verwendung eines Phasenverschiebungs-Steuersignals mit den Steuersignalen 1 und 2 ausgewählten Signale wird einem Hauptfrequenzwandler 170 zugeführt. Der Hauptfrequenzwandler 170 wandelt die Hilfsträgerfrequenz fSC eines eingegebenen Farbsignals in eine Frequenz von 40,125 fH um, um ein Aufzeichnungsfarbsignal zu erzeugen.
• Die obenerwähnte Signalverarbeitungsschaltung beinhaltet den Hilfsfrequenzwandler 166 zum Multiplizieren der Hilfsträgerfrequenz fSC mit 40,125 fH und das Tiefpaßfilter (LPF) 165 zum Verringern von Harmonischen des Signals 40,125 fH mit einer Rechteckwellenform. Die Ausgaben der Schaltungsanordnung 160 bis 164 zur Erzeugung des Signals 40,125 fH und des Frequenzwandlers 166 enthalten unnötige Signalkomponenten mit den Frequenzen · 40 fH ( ist eine ganze Zahl größer oder gleich 2) und · fSC ± n · 40,125 fH ( ist eine ganze Zahl größer oder gleich 1, und ist eine ganze Zahl größer oder gleich 2). Das LPF 165 ist auf der Ausgangsseite des 1/8-Frequenzteilers 166 vorgesehen, und das BPF 168 ist auf der Ausgangsseite des Hilfsfrequenzwandlers 166 vorgesehen, um diese unnötigen Signalkomponenten zu beseitigen. Eine vollständige Beseitigung der unerwünschten Signalkomponenten ist jedoch unmöglich. Weiterhin besteht die Befürchtung, daß die unnötigen Signalkomponenten über Versorgungsleitungen, Masseleitungen usw. zu einem anderen Schaltungsblock auf einer integrierten Schaltung übersprechen können, wodurch das Signal-Rausch-Verhältnis (S/N) verschlechtert wird.
• Eine bevorzugte Ausführungsform der vorliegenden Erfindung kann eine Frequenzsignal-Verarbeitungsschaltung für eine Videosignal-Aufzeichnungs- /Wiedergabevorrichtung vorsehen, durch die das Signal-Rausch-Verhältnis (S/N) verbessert wird, wobei eine einfache Schaltungsanordnung verwendet wird.
• Eine bevorzugte Ausführungsform der vorliegenden Erfindung kann eine Frequenzsignal-Verarbeitungsschaltung für ein VCR- oder ein VHS-PAL-System oder ein 8-mm-NTSC-Videosystem vorsehen, welches von unnötigen Harmonischen frei ist und leicht als eine integrierte Schaltung zu verwirklichen ist.
• Gemäß einer Erscheinungsform der vorliegenden Erfindung, die auf eine Videosignal-Aufzeichnungs-/Wiedergabevorrichtung eines Typs anwendbar ist, bei dem ein Farbsignal synchron mit einem horizontalen Synchronisationssignal in niedrigerfrequente Signale mit unterschiedlichen Phasen zum Aufzeichnen/Wiedergeben abwärtskonvertiert wird, ist eine Videosignal-Verarbeitungsschaltung zum Erzeugen eines Signals in der Art eines Farbträgersignals zur Frequenzwandlung und mit einem phasenverriegelten Schaltkreis vorgesehen.
• Die Signalverarbeitungsschaltung enthält
• einen spannungsgesteuerten Oszillator (VCO) mit einer Freilauffrequenz, die einer Summenfrequenz (fC) einer ersten Frequenz (fSC) und einer Synchronisationsfrequenz (fH) eines Synchronisationssignals, multipliziert mit (X ± 1/Y) (wobei X und Y vorbestimmte ganze Zahlen sind), im wesentlichen gleicht oder ein ganzzahliges Vielfaches davon ist, und
• einen phasenverriegelten Schaltkreis (PLL-Schaltung) zum Empfang eines ersten Eingangssignals (fC, 2fC) von dem VCO und eines zweiten Eingangssignals (fSC, 2fSC) von einem weiteren Oszillator, wobei das zweite Eingangssignal die erste Frequenz (fSC) oder eine Frequenz (2fSC), die zweimal so hoch ist wie die erste Frequenz, aufweist und wobei die PLL-Schaltung dafür eingerichtet ist, ein Steuersignal zur Lieferung an einen Steueranschluß des VCO auszugeben,
• wobei die PLL-Schaltung enthält:
• einen Phasenschieber, eine oder mehrere Subtraktionsschaltungen sowie einen Wähler, die zusammen dafür eingerichtet sind, nacheinander eine Reihe von Y-Subtraktionssignalen auszugeben, die jeweils eine einer Differenz zwischen der Summenfrequenz (fC) und der ersten Frequenz (fSC) entsprechende Frequenz und eine um 2 π/Y gegenüber dem vorhergehenden Signal in der Serie verzögerte Phase aufweisen,
• einen Frequenzteiler zum nacheinander erfolgenden Empfangen der Subtraktionssignale und zum Herunterteilen der Frequenz der Signale um 1/X;
• einen Phasendetektor zum Empfangen eines von dem Frequenzteiler ausgegebenen Signals und des Synchronisationssignals (fH) und
• ein Tiefpaßfilter zum Empfangen eines von dem Phasendetektor ausgegebenen Signals und zum Erzeugen des dem Steueranschluß des VCO zuzuführenden Steuersignals.
• Spielarten der PLL-Schaltung sind in den Ansprüchen 1-8 ausgeführt.
• Die erfindungsgemäße Schaltung kann folgendermaßen aufgebaut sein.
• Ein Ausgangssignal eines spannungsgesteuerten Oszillators (VCO) wird in der Frequenz geteilt, um ein Vierphasensignal zu erzeugen, das vier Arten von Signalen mit einer um 90º voneinander verschiedenen Phase aufweist. Der VCO weist eine Freilauffrequenz auf, die im wesentlichen einer Summe einer Fernseh-Farbhilfsträgerfrequenz fSC eines VHS-PAL-Systems oder eines 8-mm-NTSC-Videosystems und einer horizontalen Synchronisationsfrequenz fH, multipliziert mit 40,125 oder 47,25, oder einem ganzzahligen Vielfachen davon gleicht. Aus der Hilfsträgerfrequenz fSC werden acht oder vier Arten von Signalen mit der Hilfsträgerfrequenz fSC und einer um π/4 oder π/2 voneinander verschiedenen Phase erzeugt. Die acht oder vier Arten von Signalen werden nacheinander bei jeder Periode des horizontalen Synchronisationssignals fH ausgewählt; wobei die nacheinander ausgewählten acht oder vier Arten von Signalen jeweils eine um π/4 oder π/2 gegenüber der zuvor ausgewählten vorlaufende Phase aufweisen. Das ausgewählte Signal und das entsprechende Vierphasensignal werden in ein verzögertes Flip-Flop (D-FF) eingegeben, das wiederum eine Differenz zwischen den beiden eingegebenen Signalen bzw. ein Subtraktionsergebnis von diesen erzeugt. Dieses Subtraktionssignal wird zur horizontalen Synchronisationsfrequenz fH heruntergeteilt. Die Phase des erhaltenen in der Frequenz geteilten Signals wird durch einen Phasenvergleicher mit der Phase der horizontalen Synchronisationsfrequenz fH verglichen. Die Phasendifferenz zwischen diesen wird über ein Tiefpaßfilter zum VCO zurückgeführt. Die Ausgabe des VCO liefert ein Signal zum Verarbeiten eines zu verarbeitenden Objekts, wie ein Trägersignal für ein zu verarbeitendes Videosignal. Dies geschieht durch Frequenzteilen und Phasenumschalten zum Frequenzwandeln eines aufzuzeichnenden oder wiederzugebenden Farbsignals.
• Bei der obenbeschriebenen Schaltungsanordnung wird das Trägersignal fC durch Frequenzteilung erzeugt. Daher ist kein eine Multiplikationsoperation ausführender Hilfsfrequenzwandler erforderlich, so daß keine nicht notwendigen Harmonischen erzeugt werden, wodurch ein Bandpaßfllter überflüssig ist und sich eine vereinfachte Schaltung ergibt.
KURZBESCHREIBUNG DER ZEICHNUNG
• Die Fig. 1A und 1B sind Funktionsblockdiagramme eines VCR mit einer Trägersignal-Verarbeitungsschaltung für ein aufzuzeichnendes oder wiederzugebendes Farbsignal gemäß der vorliegenden Erfindung;
• Fig. 1C ist ein Blockdiagramm einer VCR-Signalverarbeitungsschaltung gemäß einer Ausführungsform der vorliegenden Erfindung;
• in Fig. 1D ist ein Prinzip des in Fig. 1C dargestellten Phasenschiebers veranschaulicht;
• in Fig. 2A sind zum Erklären der Arbeitsweise einer PLL-Schaltung und einer Wählschaltung verwendete Wellenformen dargestellt;
• in Fig. 2B sind zum Erklären der Arbeitsweise einer Phasenverschiebungsschaltung verwendete Wellenformen dargestellt;
• in Fig. 2C sind zum Erklären der Arbeitsweise der Frequenzsubtraktion verwendete Wellenformen dargestellt;
• Fig. 3 ist ein Blockdiagramm einer VCR-Signalverarbeitungsschaltung gemäß einer anderen Ausführungsform der vorliegenden Erfindung;
• Fig. 4 ist ein Blockdiagramm einer VCR-Signalverarbeitungsschaltung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
• Fig. 5 ist ein Blockdiagramm einer VCR-Signalverarbeitungsschaltung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
• Fig. 6 ist ein Blockdiagramm einer VCR-Signalverarbeitungsschaltung gemäß einer anderen Ausführungsform der vorliegenden Erfindung;
• Fig. 7 ist ein Blockdiagramm einer VCR-Signalverarbeitunggschaltung für eine 8-mm-Videokamera;
• Fig. 8 ist ein Schaltungsdiagramm zur Darstellung einer Ausführungsform des Frequenzteilers;
• in Fig. 9 sind zum Erklären der Arbeitsweise des Frequenzteilers verwendete Wellenformen dargestellt; und
• Fig. 10 ist ein Blockdiagramm einer herkömmlichen VCR-Signalverarbeitungsschaltung.
• Mehrere Ausführungsformen der vorliegenden Erfindung werden mit Bezug auf die begleitende Zeichnung beschrieben.
• Fig. 1A ist ein Schaltungsdiagramm zur Darstellung des Aufbaus eines Videosignal-Aufzeichnungssystems (Videosignal-Aufzeichnungsmodus) eines VCR gemäß einer Ausführungsform der vorliegenden Erfindung.
• In Fig. 1A bezeichnet eine Bezugszahl 1 einen Eingangsanschluß, an den ein aufzuzeichnendes Videosignal angelegt ist, eine Bezugszahl 2 ein Tiefpaßfilter (LPF), eine Bezugszahl 3 eine nichtlineare Verzerrungsschaltung, eine Bezugszahl 4 eine Vorverzerrungsschaltung, eine Bezugszahl 5 eine Frequenzmodulationsschaltung, eine Bezugszahl 6 ein Hochpaßfilter (HPF), eine Bezugszahl 7 ein Bandpaßfilter (BPF), eine Bezugszahl 8 einen Frequenzwandler, eine Bezugszahl 9 ein LPF, eine Bezugszahl 10 einen Addierer, eine Bezugszahl 11 einen Aufzeichnungssignalverstärker und eine Bezugszahl 12 einen Aufzeichnungsmagnetkopf. Bei einer Signalverarbeitungsschaltung für einen 8-mm-VCR ist zwischen dem BPF 7 und dem Frequenzwandler 8 eine Verzerrungsschaltung 27 zur Farbsynchronsignal-Verzerrung und zur Farbintensitätssignal-Verzerrung vorgesehen. Wie bei einer VHS-VCR-Schaltung wohlbekannt ist, durchläuft ein an den Anschluß 1 angelegtes von einem Videosignal abgetrenntes Luminanzsignal beim Aufzeichnungsvorgang die Schaltungsblöcke 2 bis 6 und wird einer nichtlinearen Verzerrung und einer FM-Modulation unterzogen. Andererseits durchläuft ein vom eingegebenen Videosignal abgetrenntes Farbsignal die Schaltungsblöcke 7 bis 9 und wird einer Umwandlung ins untere Band unterzogen. Das Luminanzsignal und das Farbsignal werden dann durch den Addierer 10 addiert und durch den Aufzeichnungskopf 12 auf einem Aufzeichnungsmedium aufgezeichnet.
• Fig. 1B ist ein Schaltungsblockdiagramm zur Darstellung des Aufbaus eines Wiedergabesystems (Wiedergabemodus) eines VCR gemäß einer Ausführungsform der vorliegenden Erfindung.
• In Fig. 1B bezeichnet eine Bezugszahl 14 einen Magnetkopf zur Wiedergabe eines aufgezeichneten Videosignals, eine Bezugszahl 15 einen Kopfsignalverstärker, eine Bezugszahl 16 ein HPF, eine Bezugszahl 17 einen Luminanzsignal-FM-Demodulator, eine Bezugszahl 18 eine Rückentzerrungsschaltung, eine Bezugszahl 19 eine nichtlineare Rückentzerrungsschaltung, eine Bezugszahl 20 eine Rauschunterdrückungsschaltung, eine Bezugszahl 21 ein LPF, eine Bezugszahl 22 einen Frequenzwandler, eine Bezugszahl 23 ein BPF, eine Bezugszahl 24 ein Kammfilter, eine Bezugszahl 25 einen Signaladdierer und eine Bezugszahl 26 einen Ausgangsanschluß, an dem ein wiedergegebenes Videosignal ausgegeben wird. Bei einem 8-mm-VCR-System ist zwischen dem Filter 24 und dem Signaladdierer 28 eine Farbintensitätssignal-Rückentzerrungsschaltung 28 vorgesehen. Beim Wiedergabevorgang wird ein durch den Wiedergabekopf 14 vom Aufzeichnungsmedium abgenommenes zusammengesetztes wiedergegebenes Signal durch den Verstärker 15 verstärkt. Danach wird das wiedergegebene Luminanz-FM-Signal durch die Schaltungsblöcke 16 bis 20 de moduliert und das horizontale Synchronisationssignal fH aus dem demodulierten Luminanzsignal extrahiert, wobei das Signal fH verwendet wird, wenn das Trägerfarbsignal erzeugt wird. Andererseits wird ein umgewandeltes Farbsignal des unteren Bands durch das LPF 21 aus dem wiedergegebenen Signal extrahiert und durch den Frequenzwandler 22 in seiner Frequenz in ein Farbsignal mit der Hilfsträgerfrequenz umgewandelt. Das erhaltene Farbsignal durchläuft das BPF 23 und das Kammfilter 24, um durch die Frequenzwandlung erzeugte unnötige Frequenzkomponenten zu beseitigen. Danach werden das Farbsignal und das Luminanzsignal durch den Addierer 25 addiert, um ein wiedergegebenes Videosignal zu erhalten, das dann am Ausgangsanschluß 26 ausgegeben wird.
• Die in den Fig. 1A und 1B beschriebene VCR-Farbsignal-Verarbeitungsschaltung kann in der im obenerwähnten technischen Bericht ITEJ der Erfinder offenbarten Weise als ein integrierter Schaltkreis verwirklicht werden. Ein solcher integrierter Schaltkreis für die Farbsignal-Verarbeitungsschaltung wird im wesentlichen auf einem Einchip- Halbleitersubstrat verwirklicht, wobei die Schaltungselemente das HPF 6 und den Verstärker 11 nicht enthalten. Ein Verfahren zum Integrieren solcher Schaltungselemente ist beispielsweise in der vom Anmelder am 19. Juni 1989 eingereichten japanischen Patentanmeldung 1-157491 und in der am 17. Januar 1990 eingereichten koreanischen Patentanmeldung 493/90 entsprechend US-5 323 242 offenbart.
• Fig. 1C ist ein Blockdiagramm einer VCR-Signalverarbeitungsschaltung gemäß einer Ausführungsform der vorliegenden Erfindung. Diese Schaltung wird als eine Trägersignal-Erzeugungsschaltung bezeichnet, die an die in den Fig. 1A und 1B dargestellten Frequenzwandler-Schaltungsblöcke 8 und 22 angeschlossen ist. Die in Fig. 1C dargestellten Hauptschaltungsblöcke, die extern vorgesehene Schaltungsblöcke, wie Filter und Oszillatoren, nicht enthalten, wenngleich dies nicht in ausschließendem Sinne so ist, können unter Verwendung einer bekannten Technik zur Herstellung von integrierten Halbleiterschaltkreisen auf einem einzelnen monolithischen Halbleitergrundkörper, wie einkristallinem Silicium, gebildet werden.
• Die Erfinder haben der folgenden Tatsache Rechnung getragen. Die Farbhilfsträgerfrequenz fSC für ein Fernsehen des PAL-Systems ist durch fSC = 1135 fH/4 + 25 Hz (horizontale Synchronisationsfrequenz fH = 15625 Hz, 25 Hz = fH/625 Hz) gegeben. Bei manchen VCRs ist die zur Frequenzwandlung zu 40,125 fH oder von 40,125 fH verwendete Trägersignalfrequenz fC durch fC = fSC + 40,125 fH gegeben. Die Trägerfrequenz ist daher durch die folgende Gleichung (1) gegeben.
• fC = fSC + 40,125 fH = 1135 fH/4 + fH/625 + 321 fH/8 = 1295,5 fH/4 + fH/625 ..... (1)
• Die Erfinder haben berücksichtigt, daß ein Signal, das 2N-mal (N ist eine positive ganze Zahl) so groß ist wie die Trägerfrequenz fC durch einen spannungsgesteuerten Oszillator erzeugt wird, und es wird durch einen PLL-Schaltkreis mit dem horizontalen Synchronisationssignal synchronisiert. Auf diese Weise kann das Trägersignal fC direkt ohne Erzeugen der Harmonischen von 40,125 fH und ohne Verwenden eines Frequenzwandlers mit einer Multiplikationsschaltung erhalten werden.
• Ein spannungsgesteuerter Oszillator (nachfolgend einfach als VCO bezeichnet) 31 ist so ausgelegt, daß seine Freilauffrequenz im wesentlichen doppelt so hoch ist wie die Trägerfrequenz fC, wenngleich dies nicht in ausschließendem Sinne so ist.
• Die Frequenz eines Ausgangssignals des VCO wird durch einen 1/2-Frequenzteiler 32 um 1/2 heruntergeteilt. Durch diese Frequenzteilung wird die Trägerfrequenz fC erzielt. Der Frequenzteiler 32 enthält eine später zu beschreibende Durchgangs-Zwischenspeicherschaltung von einem ECL-Typ, wenngleich dies nicht in ausschließendem Sinne so ist, und teilt das Eingangssignal in der Frequenz in vier Vierphasensignale mit einer um 90º voneinander verschiedenen Phase.
• Vier durch diesen Frequenzteilungs- und Phasenschiebevorgang erzeugte Trägersignale fC werden durch einen Schalterkreis 33, der synchron mit dem Kopfumschaltsignal und dem horizontalen Synchronisationssignal geschaltet wird, nacheinander ausgewählt und einem Frequenzwandler 34 zugeführt.
• Ein PLL-Schaltkreis ist vorgesehen, um das Trägersignal fC richtig mit dem im Aufzeichnungssignal R enthaltenen horizontalen Synchronisationssignal zu synchronisieren.
• Bei diesem PLL-Schaltkreis wird ein in der Frequenz geteiltes Signal vom Frequenzteiler 32 einem Taktanschluß C eines D-Flip-Flops (nachfolgend einfach als DFF bezeichnet) 35 zugeführt. Eine Farbhilfsträgerfrequenz fSC von etwa 4,43 MHz wird durch einen Quarzoszillator 30 erzeugt und einem Datenanschluß D des DFF 35 zugeführt. Der DFF 35 nimmt die Farbhilfsträgerfrequenz fSC von etwa 4,43 MHz synchron mit der ansteigenden Flanke der Trägerfrequenz von etwa 5,06 MHz ab. Daher kann an einem Ausgangsanschluß Q eine Phasendifferenz (Frequenzdifferenz) zwischen dieser höheren und dieser niedrigeren Frequenz erhalten werden. Eine solche Subtraktionsoperation durch das DFF 35 ist durch die folgende Gleichung (2) gegeben.
• fC - fSC = 5,06 MHz - 4,43 MHz = 2591 fH/8 + fH/625 - 2270 fH/8 - fH/625 = 321 fH/8 (= etwa 0,63 MHz) ..... (2)
• Die Trägerfrequenz 2591 fH/8 kann unter Verwendung eines Frequenzteilers um 8/2591 heruntergeteilt werden. In diesem Fall führt die Frequenzteilung um 8/2591 jedoch zu einer komplizierten und großen Schaltung. Gemäß der vorliegenden Ausführungsform ermöglicht eine Frequenzsubtraktionsschaltung oder der DFF 35 das erhebliche Vereinfachen des Frequenzteilers innerhalb des PLL-Schaltkreises. Eine Ausgabe des DFF 35 wird durch einen 1/40-Frequenzteiler 36 in seiner Frequenz um 1/40 geteilt und als eine Eingabe in einen Phasendetektor 37 eingegeben. In den anderen Eingang des Phasendetektors 37 wird das vom aufzuzeichnenden Aufzeichnungssignal R abgetrennte horizontale Synchronisationssignal fH eingegeben. Das Vergleichsergebnis wird über ein Tiefpaßfilter LPF 38 dem VCO 31 zugeführt.
• Ein innerhalb des PLL-Schaltkreises vorgesehener Frequenzteiler kann eine Ausgabe des VCO 31 mit einem Frequenzteilungsverhältnis von 1/40,125 (8/321) in ihrer Frequenz herunterteilen, um eine Frequenz zu erhalten, die im wesentlichen dem horizontalen Synchronisationssignal fH gleicht.
• Es wäre jedoch recht schwierig, einen Frequenzteiler zur Frequenzteilung um 1/40,125 zu verwirklichen, da eine komplizierte und große Schaltung erforderlich wäre. Es kann daran gedacht werden, daß die Subtraktionsausgabe jedes achte Mal abgetastet wird und daß die abgetastete Ausgabe einem Phasenvergleich unterzogen wird. Bei dieser Vorgehensweise tritt das Problem einer geringeren Stabilität der Arbeitsweise des PLL-Schaltkreises auf.
• Diese Probleme werden durch die vorliegende Ausführungsform gelöst. Das durch den Quarzoszillator 30 erzeugte Farbhilfsträgersignal fSC wird einem Phasenschieber 39 zugeführt, um acht Signale mit einer um π/4 voneinander verschiedenen Phase zu erzeugen. Die acht Signale werden durch einen Wähler 40 nacheinander ausgewählt und dem DFF 35 zugeführt.
• Für den Phasenschieber 39 kann die im obenerwähnten technischen Bericht ITEJ oder in der japanischen Patentanmeldung 1-6023 (JP-A-2-188087, offengelegt am 24. Juli 1990) beschriebene Schaltung verwendet werden. Beispielsweise wird bei Verwendung eines Eingangsvektorsignals ein weiteres um 45º verzögertes Vektorsignal erzeugt. Diese Vektorsignale werden dann verarbeitet, um Vektorsignale - , , - zu erhalten, wie in Fig. 1D dargestellt ist. Auf diese Weise können vier vierphasige Vektorsignale , , - und - erhalten werden.
• Der Wähler 40 wählt nach Empfang eines von einem Wählsignalgenerator 42 erzeugten Wählsignals nacheinander die Farbhilfsträgersignale mit einer um π/4 voneinander verschiedenen Phase, jeweils ein Signal für jeden Horizontalzeitraum, zu dem anderen Zeitraum als dem Abtastzeitraum des horizontalen Synchronisationssignals fH, aus. Der Wählsignalgenerator 42 erzeugt das Wählsignal in Reaktion auf das vom aufzuzeichnenden Aufzeichnungssignal R abgetrennte und von einer Verzögerungsschaltung 41 verzögerte horizontale Synchronisationssignal fH, wenngleich dies nicht in ausschließendem Sinne gilt. Durch nacheinander erfolgendes Auswählen der jeweils um π/4 in der Phase gegenüber dem vorherigen vorlaufenden acht Signale wird ein äquivalenter Frequenzteilungsvorgang um 40,125 durch vierzigmalige Zählvorgänge (Teilungsvorgänge) verwirklicht. Auf diese Weise kann eine Frequenzteilung von 8/321 unter Verwendung von Sätzen aus acht horizontalen Synchronisationssignalen fH oder von acht Horizontalzeiträumen verwirklicht werden.
• Beim Frequenzwandler 34 werden das Trägersignal fC vom Frequenzteiler 32 und das im Aufzeichnungssignal enthaltene Farbhilfsträgersignal synthetisiert, und das umgewandelte Signal des unteren Bands wird über ein LPF 43 einem aufzeichnenden Videoverstärker RA zugeführt.
• Beim PLL-Schaltkreis eines Wiedergabemodus wird ein wiederzugebendes Signal P über einen Anschluß PB eines Schalters SW1 in den Frequenzwandler 34 eingegeben. Das vom Frequenzwandler 34 ausgegebene Signal wird über ein Bandpaßfilter 44, einen Phasendetektor 45, ein Tiefpaßfilter LPF 46 und einen Schalter SW2 dem VCO 31 zugeführt. Die acht Farbhilfsträgersignale fSC vom Wähler 40 mit einer um π/4 voneinander verschiedenen Phase werden nacheinander einem Eingangsanschluß des Phasendetektors 45 zugeführt. Eine Ausgabe des VCO 31 wird dem 1/2-Frequenzteiler 32, dem Schalterkreis 33 und dem Frequenzwandler 34 zugeführt. Die Ausgabe des Frequenzwandlers wird, wie in Fig. 1B dargestellt ist, über das BPF 22 dem Ausgangsanschluß 26, dem Kammfilter 24 und der Farbintensitätssignal-Rückentzerrungsschaltung 28 zugeführt.
• Falls die Signalverarbeitungsschaltung aus Fig. 10 für ein NTSC-Luminanz- /Farbsignal-Einchip-VCO-Steuersystem zu verwenden ist, ist im Aufzeichnungsschaltkreis ein Schaltkreis zum Unterscheiden einer Ausgangsfrequenz des DFF 35 vorgesehen. Dieser Schaltkreis beinhaltet einen 1/12-Frequenzteiler 47 zum Teilen der im Aufzeichnungssignal R enthaltenen horizontalen Synchronisationsfrequenz fH, einen Frequenzunterscheidungszähler 48 und ein LPF 49. Der Diskriminator 48 erfaßt eine Frequenzdifferenz zwischen der Ausgabe des DFF 35 und der Ausgabe des Frequenzteilers 47 und erzeugt ein Frequenzdifferenz-Korrektursignal, das über das LPF 49 dem VCO 31 zugeführt wird.
• In Fig. 2A sind zum Erklären der Arbeitsweise des Wählers 40 verwendete Signalwellenformen dargestellt. In Fig. 2B sind acht Signale A bis H vom Phasenschieber 39 mit einer um π/4 voneinander verschiedenen Phase dargestellt.
• Mit Bezug auf Fig. 2A sei bemerkt, daß der Zeitraum zwischen dem ersten horizontalen Synchronisationssignal und dem zweiten 1/8fH beträgt. Falls ausschließlich das Farbhilfsträgersignal fSC (Signal A) vom Quarzoszillator 30 verwendet wird und die Ausgabe des DFF 35 um 1/40 in der Frequenz heruntergeteilt wird, wird das in der Frequenz geteilte Signal fD zu einem Signal mit einer derjenigen der Komponenten 40,125 fH des horizontalen Synchronisationssignals fH um π/4 vorgelaufenen Phase, so daß das in der Frequenz geteilte Signal fD nicht mit dem horizontalen Synchronisationssignal fH synchronisiert sein kann. Aus diesem Grunde werden der Phasenschieber 39 und der Wähler 40 verwendet. Während der Frequenzteilung um 1/40 wird das Signal A in das Signal B umgeschaltet, dessen Phase den Komponenten 40,125 fH des Signals A um π/4 vorläuft. Bei einer solchen Anordnung wird die Frequenzteilung um 1/40 richtig ausgeführt, wobei das zweite horizontale Synchronisationssignal fH im wesentlichen die gleiche Phase hat wie das in der Frequenz geteilte Signal fD.
• In ähnlicher Weise wird das Signal B während des Zeitraums zwischen dem zweiten und dem dritten horizontalen Synchronisationssignal fH in ein Signal C mit einer derjenigen des Signals B um π/4 vorlaufenden Phase umgeschaltet. In Fig. 2B sind die vom Phasenschieber 39 erzeugten und vom Wähler 40 ausgewählten acht Hilfsträgersignale A bis H während eines Zyklus des Frequenzteilungsvorgangs zum Erhalten der in der Frequenz geteilten Ausgabe fD dargestellt.
• Durch nacheinander erfolgendes Auswählen der Ausgaben des Phasenschiebers 39 können die um π/4 verzögerten Frequenzsubtraktionsausgaben erhalten werden, wie in Fig. 2C dargestellt ist. In Fig. 2C sind als Beispiel die Subtraktionsausgaben fC - A und fC - B dargestellt, wobei die Signale A und B durch den Phasenschieber 39 erzeugt werden. Insbesondere werden die vom Phasenschieber 39 erzeugten Signale A und B an den positiven Flanken (ansteigenden Flanken) des Trägersignals abgenommen, um ein der Phasendifferenz (Frequenzdifferenz) entsprechendes und in der Phase um π/4 verzögertes Ausgangssignal zu erhalten. Auf diese Weise kann eine mit dem horizontalen Synchronisationssignal fH synchrone in der Frequenz geteilte Ausgabe erhalten werden. Ein Phasenvergleich wird jedesmal dann ausgeführt, wenn die horizontale Synchronisationsfrequenz fH zugeführt wird.
• Das in der Frequenz geteilte Ausgangssignal und das im Aufzeichnungssignal R enthaltene horizontale Synchronisationssignal fH werden dem Phasendetektor 37 zum Phasenvergleich zugeführt. Das horizontale Synchronisationssignal fH wird vom Aufzeich nungssignal R durch einen Synchronisationssignaltrenner (nicht dargestellt) getrennt. Durch den Phasenvergleich des Phasendetektors 37 wird ein der Phasendifferenz (Frequenzdifferenz) entsprechendes Detektionssignal erzeugt. Das Detektionssignal wird durch das Tiefpaßfilter LPF 38 in ein Gleichspannungssignal umgewandelt und über den an die Aufzeichnungsseite (REC-Seite) angeschlossenen Schalter SW2 dem Steueranschluß des VCO 31 zugeführt. Mit dem obenbeschriebenen PLL-Schaltkreis kann das Trägersignal fC, das mit dem horizontalen Synchronisationssignal fH, welches im aufzuzeichnenden Aufzeichnungssignal enthalten ist, korrekt synchron ist, erzeugt werden, ohne die Ansprecheigenschaflen des PLL-Schaltkreises negativ zu beeinflussen.
• Das Farbhilfsträgersignal innerhalb des Aufzeichnungssignals R wird über den REC-Anschluß des Schalters SW1 dem Frequenzwandler 34 zugeführt, wo es mit dem Trägersignal synthetisiert wird, um das umgewandelte Farbsignal des unteren Bands des unteren Bands mit einer Frequenz von etwa 629 kHz entsprechend der Differenz zwischen dem Farbhilfsträgersignal und dem Trägersignal zu erhalten. Das umgewandelte Farbsignal des unteren Bands wird dann über das Tiefpaßfilter LPF 43 in den Aufzeichnungsverstärker RA eingegeben.
• In Fig. 1C ist auch die Signalverarbeitungsschaltung für den Wiedergabemodus dargestellt.
• Im Wiedergabemodus wird der Frequenzumwandlungsvorgang in umgekehrter Weise ausgeführt. Im Wiedergabemodus (Abspielmodus) ist der Schalter SW1 an die Seite des PB-Anschlusses angeschlossen. Der Frequenzwandler 34 synthetisiert das Trägersignal von etwa 5,06 MHz mit dem umgewandelten Farbsignal des unteren Bands von etwa 629 kHz, das in ein Signal mit einer Frequenz von etwa 4,43 MHz entsprechend der Frequenzdifferenz zwischen dem Trägersignal und dem umgewandelten Farbsignal des unteren Bands umzuwandeln ist. Das hinsichtlich seines Bandes umgewandelte Farbsignal wird durch das BPF 44 hindurchgeführt, um die Farbhilfsträgerkomponente zu extrahieren, die dann dem Phasendetektor 45 zugeführt wird. Dieser Phasendetektor vergleicht die Phase der Farbhilfsträgerkomponente mit derjenigen des Referenzfrequenzsignals von 4,43 MHz. Ein Detektionssignal mit einer Phasendifferenz (Frequenzdifferenz), welches durch den Phasenvergleich erhalten worden ist, wird dem LPF 45 zugeführt, um ein Gleichspannungssignal zu erhalten. Dieses Gleichspannungssignal wird dem Steueranschluß des VCO 31 über den Schalter SW2 zugeführt, der an den auf der Wiedergabeseite liegenden Anschluß PB angeschlossen ist. Es ist mit dem obenbeschriebenen PLL-Schaltkreis für den Wiedergabemodus möglich, das Trägersignal korrekt synchron mit dem vom Quarzoszillator 30 erzeugten Referenzfrequenzsignal zu erzeugen. In diesem Wiedergabemodus wählt der Wähler 40 das Referenzfrequenzsignal von 4,43 MHz direkt vom Quarzoszillator 30 aus.
• Fig. 8 ist ein Schaltungsdiagramm des 1/2-Frequenzteilers 32, der die 1/2- Frequenzteilung ausführt und die vier Vierphasensignale erzeugt. Diese Schaltung ist als Schaltung mit zwei Eingängen und vier vierphasigen Ausgängen für andere 1/2-Frequenzteiler 32 verwendbar, um bei anderen Ausführungsformen den Frequenzwandlern 34 vier Vierphasensignale zuzuführen.
• Bei dieser Schaltung werden zwei Durchgangs-Zwischenspeicherschaltungen mit einer ECL-Struktur verwendet, um die 1/2-Frequenzteilung auszuführen und das Vierphasensignal zu erzeugen.
• Transistoren Q6 und Q7, deren Kollektoren und Basen über Kreuz gekoppelt sind, bilden eine Zwischenspeicherschaltung. Jeder Kollektor der differentiellen Transistoren Q6 und Q7 ist an den Kollektor eines entsprechenden der differentiellen Eingangstransistoren Q5 und Q8 angeschlossen. Lasten R1 und R2 sind an die beiden gemeinsamen Kollektoren angeschlossen. Die gemeinsamen Emitter der differentiellen Transistoren Q6 und Q7 einer Zwischenspeicherverbindung und die differentiellen Eingangstransistoren Q5 und Q8 sind über differentielle Transistoren Q1 bzw. Q2 an eine Konstantstromquelle I0 angeschlossen. Diese Schaltungselemente bilden eine erste. Durchgangs-Zwischenspeicherschaltung FF1.
• Ähnlich wie die erste Durchgangs-Zwischenspeicherschaltung FF1 besteht eine zweite Durchgangs-Zwischenspeicherschaltung FF2 aus differentiellen Transistoren Q10 und Q11 einer Zwischenspeicherverbindung, differentiellen Eingangstransistoren Q9 und Q12, Kollektorlasten R3 und R4, einer Konstantstromquelle I0 und differentiellen Schalttransistoren Q3 und Q4. Den Basen der differentiellen Eingangstransistoren Q5 und Q8 der ersten Durchgangs-Zwischenspeicherschaltung FF1 werden die Ausgangssignale der zweiten Durchgangs-Zwischenspeicherschaltung FF2 in über Kreuz gekoppelter Weise zugeführt und umgekehrt.
• Den Basen der differentiellen Schalttransistoren Q1, Q2, Q3 und Q4 werden Signale entgegengesetzter Polaritäten zugeführt, die von einem in der Frequenz zu teilenden Signal erhalten werden. Insbesondere ist ein Eingangsanschluß IN1 an die Basis des Transistors Q1 angeschlossen, um einen durch den Eingang wirkenden Betrieb der ersten Durchgangs-Zwischenspeicherschaltung FF1 zu erzielen, und er ist an die Basis des Transistors Q3 angeschlossen, um einen Zwischenspeicherbetrieb für die zweite Durchgangs-Zwischenspeicherschaltung FF2 zu erzielen. Ein Eingangsanschluß IN2 ist an die Basis des Transistors Q2 angeschlossen, um einen Zwischenspeicherbetrieb für die erste Durchgangs-Zwischenspeicherschaltung FF1 zu erzielen, und er ist an die Basis des vierten Transistors Q4 angeschlossen, um einen durch den Eingang wirkenden Betrieb für die zweite Durchgangs- Zwischenspeicherschaltung FF2 zu erzielen.
• Von einem in der Frequenz zu teilenden Signal erhaltene Signale entgegengesetzter Polaritäten werden den Eingangsanschlüssen IN1 und IN2 zugeführt. Falls eine Oszillatorausgangsschaltung eine doppelendige Konfiguration aufweist, werden Signale entgegengesetzter Polaritäten den Eingangsanschlüssen IN1 und IN2 zugeführt. Falls eine Oszillatorausgangsschaltung eine einendige Konfiguration aufweist, wird eine Oszillatorausgabe dem Eingangsanschluß IN1 (oder IN2) zugeführt und ein Mittelpunktspotential der Oszillatorausgabe dem Eingangsanschluß IN2 (oder IN1) zugeführt.
• Bei dieser Schaltung werden die Signale an den Lastwiderständen R1 bis R4 der beiden Durchgangs-Zwischenspeicherschaltungen FF1 und FF2 Emitterfolgerschaltungen zugeführt, die aus Transistoren Q13 bis Q16 und Konstantstromquellen I0 bestehen, um vier Vierphasensignale mit einer um 90º voneinander verschiedenen Phase auszugeben.
• Es sei bemerkt, daß das gleiche Symbol I0, das für die Konstantstromquellen verwendet wird, nicht bedeuten soll, daß von jeder Konstantstromquelle der gleiche Strom zugeführt wird, sondern das Symbol I0 wird zur Bezeichnung einer allgemeinen Konstantstromquelle verwendet.
• Die Arbeitsweise der in Fig. 8 dargestellten speziellen Schaltung wird mit Bezug auf die in Fig. 9 dargestellten Wellenformen beschrieben.
• In Fig. 9 wird ein Signal von einem Oszillator eines einendigen Typs dem Eingangsanschluß IN1 zugeführt, und ein Mittelpunktspotential des Oszillatorausgangssignals wird dem Eingangsanschluß IN2 zugeführt.
• Während des Zeitraums, zu dem das dem Eingangsanschluß IN1 zugeführte Oszillatorausgangssignal niedriger ist als das Referenz-Mittelpunktspotential, werden die Transistoren Q2 und Q4 durchgeschaltet gehalten. Daher wird den differentiellen Transistoren Q6 und Q7 einer Zwischenspeicherverbindung bei der ersten Durchgangs-Zwischenspeicherschaltung FF1 ein konstanter Strom von der Konstantstromquelle I0 zugeführt, um das zwischengespeicherte Eingangssignal zu halten. Falls der Transistor Q6 beispielsweise durchgeschaltet ist, fließt der konstante Strom durch den Lastwiderstand R1, so daß der entsprechende Ausgangsanschluß OUT 4 einen niedrigen Pegel annimmt. Falls der Transistor Q7 gesperrt ist, nimmt der entsprechende Ausgangsanschluß OUT 1 einen hohen Pegel an.
• In der zweiten Durchgangs-Zwischenspeicherschaltung FF2 sind die differentiellen Eingangstransistoren Q9 und Q12 aktiviert, wenn der Transistor Q4 durchgeschaltet ist. Der Eingangstransistor Q9 wird dann durchgeschaltet, da er eine auf hohem Pegel liegende Ausgabe vom gesperrten Transistor Q7 in der ersten Durchgangs- Zwischenspeicherschaltung FF1 empfängt. Der Eingangstransistor Q12 wird andererseits gesperrt, da er eine auf niedrigem Pegel liegende Ausgabe vom durchgeschalteten Transi stor Q6 empfängt. Daher fließt ein konstanter Strom durch den Lastwiderstand R3. Es fließt kein konstanter Strom durch den Lastwiderstand R4, so daß ein hoher Pegel, beispielsweise eine Quellenspannung Vcc am Lastwiderstand R4 auftritt. Dementsprechend nimmt das Ausgangssignal am Ausgangsanschluß OUT 2 einen niedrigen Pegel an, und das Ausgangssignal am Ausgangsanschluß OUT 3 nimmt einen hohen Pegel an.
• Wenn das dem Eingangsanschluß IN1 zugeführte Oszillatorausgangssignal höher wird als das Referenz-Mittelpunktspotential, werden die Transistoren Q2 und Q4 gesperrt und die Transistoren Q1 und Q3 durchgeschaltet. Wenn der Transistor Q3 daher in der zweiten Durchgangs-Zwischenspeicherschaltung FF2 durchgeschaltet ist, wird den differentiellen Transistoren Q10 und Q11 in einer Zwischenspeicherverbindung ein konstanter Strom von der Konstantstromstelle I0 zugeführt, um das zwischengespeicherte Eingangssignal zu halten. Insbesondere wird der Transistor Q10 entsprechend dem Durchschaltzustand des Eingangstransistors Q9 in einen Durchschaltzustand gerastet, und der Transistor Q11 wird entsprechend dem Sperrzustand des Eingangstransistors Q12 in einen Sperrzustand gerastet. Daher wird der Ausgangsanschluß OUT 2 auf dem niedrigen Pegel gehalten und der Ausgangsanschluß OUT 3 auf dem hohen Pegel gehalten.
• In der ersten Durchgangs-Zwischenspeicherschaltung FF1 sind die differentiellen Eingangstransistoren Q5 und Q6 aktiviert, wenn der Transistor Q1 gesperrt ist. Der Eingangstransistor Q8 wird dann durchgeschaltet, da er eine auf hohem Pegel liegende Ausgabe vom gesperrten Transistor Q11 in der zweiten Durchgangs-Zwischenspeicherschaltung FF2 empfängt. Der Eingangstransistor Q5 wird andererseits gesperrt, da er eine auf niedrigem Pegel liegende Ausgabe vom durchgeschalteten Transistor Q10 empfängt. Daher fließt ein konstanter Strom durch den Lastwiderstand R2 statt durch den Lastwiderstand R1, wodurch die obenbeschriebenen zwischengespeicherten Signale umgekehrt werden. Insbesondere wechselt das Ausgangssignal am Ausgangsanschluß OUT 4 von einem niedrigen Pegel zu einem hohen Pegel, und das Ausgangssignal am Ausgangsanschluß OUT 1 wechselt von einem hohen Pegel zu einem niedrigen Pegel.
• Wenn das dem Eingangsanschluß IN1 zugeführte Oszillatorausgangssignal wieder niedriger wird als das Referenz-Mittelpunktspotential, werden die Transistoren Q1 und Q3 gesperrt und die Transistoren Q2 und Q4 durchgeschaltet. Wenn der Transistor Q2 daher in der ersten Durchgangs-Zwischenspeicherschaltung FF1 durchgeschaltet ist, wird den differentiellen Transistoren Q6 und Q7 in einer Zwischenspeicherverbindung ein konstanter Strom von der Konstantstromquelle I0 zugeführt, um das zwischengespeicherte Eingangssignal zu halten. Insbesondere wird der Transistor Q7 entsprechend dem Durchschaltzustand des Eingangstransistors Q8 in einen Durchschaltzustand gerastet, und der Transistor Q6 wird entsprechend dem Sperrzustand des Eingangstransistors Q5 in einen Sperrzu stand gerastet. Daher wird der Ausgangsanschluß OUT 4 auf dem niedrigen Pegel gehalten, und der Ausgangsanschluß OUT 1 wird auf dem hohen Pegel gehalten.
• In der zweiten Durchgangs-Zwischenspeicherschaltung FF2 sind die differentiellen Eingangstransistoren Q9 und Q10 aktiviert, wenn der Transistor Q3 durchgeschaltet ist. Der Eingangstransistor Q12 wird dann durchgeschaltet, da er eine auf hohem Pegel liegende Ausgabe vom gesperrten Transistor Q6 in der ersten Durchgangs- Zwischenspeicherschaltung FF1 empfängt. Der Eingangstransistor Q9 wird andererseits gesperrt, da er eine auf niedrigem Pegel liegende Ausgabe vom durchgeschalteten Transistor Q7 empfängt. Daher fließt ein konstanter Strom durch den Lastwiderstand R4 statt durch den Lastwiderstand R3, wodurch die obenbeschriebenen zwischengespeicherten Signale umgekehrt werden. Insbesondere wechselt das Ausgangssignal am Ausgangsanschluß OUT 2 von einem niedrigen Pegel zu einem hohen Pegel, und das Ausgangssignal am Ausgangsanschluß OUT 3 wechselt von einem hohen Pegel zu einem niedrigen Pegel.
• Es ist in der oben angegebenen Weise möglich, vier Signale von den Ausgangsanschlüssen OUT 1 bis OUT 4 auszugeben, deren Periode jeweils zweimal so lang ist wie die Periode der Oszillationsfrequenz des Eingangssignals IN1 und die mit anderen Worten jeweils durch Herunterteilen der Oszillationsfrequenz um 1/2 erhalten werden. Wie weiterhin aus Fig. 9 ersichtlich ist, geben die beiden Durchgangs-Zwischenspeicherschaltungen FF1 und FF2 vier Signale aus, wobei das Signal bei OUT 4 gegenüber dem Signal bei OUT 2 in der Phase um 90º verzögert ist, wobei das Signal bei OUT 1 gegenüber dem Signal bei OUT 2 in der Phase um 90º verzögert ist und wobei das Signal bei OUT 1 gegenüber dem Signal bei OUT 1 in der Phase um 90º verzögert ist.
• Die Verwendung eines solchen aus Durchgangs-Zwischenspeicherschaltungen mit einer ECL-Struktur bestehenden Frequenzteilers ermöglicht das Verwirklichen einer Schaltung mit einer einfachen Struktur, die sowohl die Frequenzteilungs- als auch die Phasenschiebefunktion aufweist.
• Fig. 3 ist ein Blockdiagramm einer Signalverarbeitungsschaltung für einen VCR gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. In Fig. 3 ist diese Schaltung als im Aufzeichnungsmodus verwendet dargestellt, wobei sie an einen Frequenzwandler angeschlossen ist, der einen Eingangsanschluß R1 und einen Ausgangsanschluß R0 aufweist, so daß die für den Wiedergabemodus verwendeten Schaltungselemente und Schalter fortgelassen sind. Bei dieser Schaltungsanordnung werden invertierte und nichtinvertierte Ausgaben von jedem DFF verwendet, um 8 Subtraktionsausgaben zu erzeugen, deren Phase um π/4 voneinander verschieden ist. Ein Wähler 60 wählt nacheinander die acht Subtraktionssignale aus, die dann um 1/40 in der Frequenz heruntergeteilt werden, um ein in der Frequenz geteiltes Signal zu erhalten, das im wesentlichen die gleiche Frequenz aufweist wie das horizontale Synchronisationssignal fH. Es ist offensichtlich, daß die Zeitsteuerung des Schaltens jedes Subtraktionssignals in Fig. 2C in ähnlicher Weise wie oben beschrieben vorgenommen werden muß. Die anderen Schaltungselemente 50 bis 54, 56 bis 58 und 61 bis 62 haben den gleichen Aufbau, wie mit Bezug auf Fig. 1C beschrieben wurde.
• Fig. 4 ist ein Blockdiagramm einer Signalverarbeitungsschaltung für einen VCR gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. In Fig. 3 sind die Hauptschaltungselemente dieser Schaltung in Blöcken dargestellt, die im Aufzeichnungsmodus verwendet werden.
• Bei dieser Ausführungsform erzeugt ein Quarzoszillator 70 eine Farbhilfsträgerfrequenz von 2 fSC. Es sind zwei DFFs 75-1 und 75-2 zum Ausführen der obenbeschriebenen Subtraktionsoperation entsprechend den beiden Ausgangssignalen eines Phasenschiebers 79 mit einer um π/2 voneinander verschiedenen Phase vorgesehen. Jedem der DFFs 75- 1 und 75-2 wird die Farbhilfsträgerfrequenz 2 fSC und das von einem VCO 71 erzeugte Trägersignal 2 fC zugeführt.
• Die Frequenzsubtraktionsausgaben mit einer um π/4 voneinander verschiedenen Phase, die von den nichtinvertierenden und den invertierenden Anschlüssen der DFFs 75-1 und 75-2 ausgegeben werden, werden durch einen entsprechenden der Frequenzteiler 90-1 und 90-4 um 1/2 in der Frequenz geteilt, da die Trägersignalfrequenz und die Farbhilfsträgerfrequenz, wie oben beschrieben, verdoppelt sind. Acht Frequenzsubtraktionssignale mit einer um π/4 voneinander verschiedenen Phase werden als die Ausgaben der 1/2- Frequenzteiler 90-1 bis 90-4 und die Ausgaben der Invertierer N1 bis N4, die die Ausgaben der 1/2-Frequenzteiler invertieren (die Phase von diesen um π/2 ändern) erzeugt (durch Ändern der Phase um π/2). Die acht Frequenzsubtraktionssignale werden einem Wähler 80 zugeführt. Die anderen Schaltungsblöcke 72 bis 74, 76n bis 78 und 80 bis 82 weisen einen ähnlichen Schaltungsaufbau auf, wie er mit Bezug auf die Fig. 3 und 4 beschrieben wurde.
• Fig. 5 ist ein Blockdiagramm einer Signalverarbeitungsschaltung für einen VCR gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. Auch in Fig. 5 sind die Hauptschaltungselemente dieser Schaltung in Blöcken dargestellt, die im Aufzeichnungsmodus verwendet werden.
• Bei dieser Ausführungsform wird ein Trägersignal 2 fC einem Phasenschieber 109 zugeführt, um zwei Trägersignale mit einer um π/2 voneinander verschiedenen Phase zu erzeugen. Es sind zwei DFFs 105-1 und 105-2 zum Ausführen der obenbeschriebenen Substraktionsoperation entsprechend den beiden Trägersignalen vorgesehen. Ein Farbhilfsträgersignal 2 fSC wird jedem Datenanschluß der DFFs 105-1 und 105-2 zugeführt. Schaltungen 115-1 bis 115-4, N1 bis N4 und 110 zum Erzeugen von acht Frequenzsubtrak tionssignalen mit einer um π/4 voneinander verschiedenen Phase gleichen denen der in Fig. 4 dargestellten Ausführungsform, so daß auf ihre Beschreibung verzichtet wird.
• Fig. 6 ist ein Blockdiagramm einer Signalverarbeitungsschaltung für einen VCR gemäß einer weiteren Ausführungsform der vorliegenden Erfindung. Diese Ausführungsform ist eine Modifikation der in Fig. 4 dargestellten Ausführungsform. Durch Erzeugen von acht Frequenzsubtraktionssignalen mit einer um π/4 voneinander verschiedenen Phase erzeugt die in Fig. 4 dargestellte Ausführungsform die Frequenzsubtraktionssignale, welche jeweils ein Tastverhältnis von 50% haben. Im Gegensatz dazu erzeugt die in Fig. 6 dargestellte Ausführungsform die Frequenzsubtraktionssignale, die jeweils ein Tastverhältnis von 25% haben. Ein Wähler 120 wählt gleichzeitig zwei Frequenzsubtraktionssignale mit einer Phasendifferenz von π. Die ausgewählten beiden Signale werden an den Setzeingang S und den Rücksetzeingang R eines setzbaren/rücksetzbaren Flip-Flops (SRFF) 121 angelegt, um eine Wellenformung durchzuführen. Für die obenbeschriebenen Arbeitsweisen sind ähnlich wie bei der obigen Ausführungsform 1/2-Frequenzteiler 90-1 bis 90-4 und Invertierer N1 bis N4 sowie UND-Gatter G1 bis G8 vorgesehen.
• Fig. 7 ist ein Blockdiagramm zur Darstellung einer Signalverarbeitungsschaltung für einen 8-mm-NTSC-VCR gemäß einer Ausführungsform der vorliegenden Erfindung. Die in Fig. 7 dargestellten Hauptschaltungsblöcke, die extern vorgesehene Schaltungsblöcke, wie Filter und Oszillatoren, nicht enthalten, wenngleich dies nicht in ausschließendem Sinne so ist, können unter Verwendung einer bekannten Technik zur Herstellung von integrierten Halbleiterschaltkreisen auf einem einzelnen monolithischen Halbleitergrundkörper, wie einkristallinem Silicium, gebildet werden.
• Die in Fig. 7 dargestellte grundsätzliche Schaltungsanordnung ähnelt insbesondere hinsichtlich der Schaltungsblöcke 130 bis 143 der mit Bezug auf Fig. 1C beschriebenen. Das umgewandelte Farbsignal des unteren Bands weist jedoch eine Trägerfrequenz von 47,25 fH auf, die vom PAL-System verschieden ist. Daher ist ein Frequenzteiler 136 so aufgebaut, daß er ein Eingangssignal in der Frequenz um 1/47 herunterteilt. Eine aus einem DFF hergestellte Frequenzsubtraktionsschaltung 135, die an der vordersten Stufe des Frequenzteilers 136 vorgesehen ist, erzeugt eine fH/4-Phasenverzögerung. Ein Phasenschieber 139 erzeugt vier Trägersignale mit einer um π/2 voneinander verschiedenen Phase. Es wird für Fachleute auf diesem Gebiet der Technik verständlich, daß die in Fig. 8 dargestellte Schaltung als der Phasenschieber 139 verwendet werden kann. Bei der obenbeschriebenen Schaltungsanordnung kann der PLL-Schaltkreis ebenso wie beim PAL-System verwirklicht sein. Weiterhin können bei einem 8-mm-VCR die in den Fig. 3 bis 6 dargestellten Modifikationen verwendet werden.
• Die vorteilhaften Wirkungen der obenbeschriebenen Ausführungsformen sind die folgenden.
• (1) Eine Trägersignal-Verarbeitungsschaltung gemäß der vorliegenden Erfindung beinhaltet einen phasenverriegelten Schaltkreis und ist folgendermaßen aufgebaut. Ein Ausgangssignal eines spannungsgesteuerten Oszillators (VCO) wird in der Frequenz geteilt, um ein Vierphasensignal zu erzeugen, das vier Signale beinhaltet, deren Phase um 90º voneinander verschieden ist. Der VCO weist eine Freilauffrequenz auf, die im wesentlichen eine Summe einer Fernseh-Farbhilfsträgerfrequenz fSC eines VHS-PAL-Systems (oder eines 8- mm-NTSC-Videokamerasystems) und einer mit 40,125 (oder 47,25) multiplizierten horizontalen Synchronisationsfrequenz fH oder ein ganzzahliges Vielfaches hiervon ist. Acht (oder vier) Signale mit der Hilfsträgerfrequenz fSC und einer um π/4 (oder π/2) voneinander verschiedenen Phase werden aus der Hilfsträgerfrequenz fSC erzeugt. Die acht (oder vier) Signale werden nacheinander in jeder Periode des horizontalen Synchronisationssignals fH ausgewählt, wobei die nacheinander ausgewählten acht (oder vier) Signale gegenüber dem zuvor ausgewählten jeweils eine um π/4 (oder π/2) vorlaufende Phase aufweisen. Das ausgewählte Signal und das entsprechende Vierphasensignal vom VCO werden einer Subtraktionsoperation unterzogen. Dieses Subtraktionssignal wird in der Frequenz derart geteilt, daß seine Frequenz im wesentlichen der horizontalen Synchronisationsfrequenz fH gleicht. Die Phase des erhaltenen in der Frequenz geteilten Signals wird mit der Phase der horizontalen Synchronisationsfrequenz fH verglichen. Entsprechend dem Phasenvergleichssignal wird ein Steuersignal für den VCO erzeugt. In der obenangegebenen Weise kann das zur Frequenzwandlung verwendete Trägersignal direkt durch Frequenzteilung erzeugt werden, ohne einen Frequenzteiler mit einer Multiplikationsschaltung zu verwenden. Hierdurch werden anders als bei einer herkömmlichen Schaltung keine unnötigen Harmonischen erzeugt, wodurch Filter zum Beseitigen solcher unnötiger Harmonischer überflüssig sind und nachteilige Wirkungen auf andere Schaltungen verhindert sind.
• (2) Ein D-Flip-Flop wird als die Frequenzsubtraktionsschaltung zum Ausführen einer Subtraktionsoperation zwischen der Trägerfrequenz und der Farbhilfsträgerfrequenz verwendet. Daher kann ein PLL-Schaltkreis so verwirklicht werden, daß er eine einfache Schaltungsanordnung hat.
• Wenngleich die vorliegende Erfindung mit Bezug auf die bevorzugten Ausführungsformen detailliert beschrieben wurde, sei bemerkt, daß sie nicht auf diese beschränkt ist, sondern daß verschiedene Modifikationen möglich sind, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Beispielsweise können die beiden Sätze aus einem Phasendetektor und einem Tiefpaßfilter, welche die PLL-Schaitkreise für die in den Fig. 1A und 1B dargestellten Aufzeichnungs- und Wiedergabemodi bilden, durch einen einzigen Satz aus dem Phasendetektor und dem Tiefpaßfilter ersetzt werden, der für die beiden Modi zu verwenden ist. In diesem Fall wird dafür gesorgt, daß die Betriebsfrequenz des Phasendetektors einen größeren Bereich hat, und es wird auf der Eingangsseite des Phasendetektors ein Schalter vorgesehen. Die in den Fig. 1A bis 1C dargestellte Schaltungsausführungsform kann als ein einziger integrierter Halbleiterschaltkreis zusammen mit seinen peripheren Schaltkreisen oder als mehrere integrierte Halbleiterschaltkreise ausgeführt sein.
• Die Frequenz des VCOs oder des Quarzoszillators kann auf eine gewünschte Frequenz eingestellt sein, die ein ganzzahliges Vielfaches derjenigen des Trägersignals oder des Farbhilfsträgersignals ist. In diesem Fall wird ein geeigneter Frequenzteiler verwendet.
• Die vorliegende Erfindung ist nicht nur auf eine VCR-Signalverarbeitungsschaltung, sondern auch auf verschiedene andere Signalverarbeitungsschaltungen anwendbar.

Claims (11)

1. Signalverarbeitungsschaltung für eine Videosignal-Aufzeichnungs- /Wiedergabevorrichtung, aufweisend:

einen spannungsgesteuerten Oszillator (VCO) (31, 131) mit einer Freilauffrequenz, die ein ganzzahliges Vielfaches einer Summenfrequenz (fC) einer ersten Frequenz (fSC) und einer Synchronisationsfrequenz (fH) eines Synchronisationssignals, multipliziert mit X ± 1 /Y, wobei X und Y vorbestimmte ganze Zahlen sind, darstellt,

einen ersten Frequenzteiler (32, 132), dessen Eingabe eine Ausgabe des VCO (31, 131) ist, und

einen phasenverriegelten Schaltkreis (PLL-Schaltung) zum Empfang eines ersten Eingangssignals (fC) von dem ersten Frequenzteiler (32, 132) und eines zweiten Eingangssignals (fSC) von einem weiteren Oszillator (30, 130), wobei das erste Eingangssignal die genannte Summenfrequenz (fC) und das zweite Eingangssignal die erste Frequenz (fSC) darstellt und die PLL-Schaltung eingerichtet ist, ein Steuersignal zur Lieferung an einen Steueranschluß des VCO auszugeben,

wobei die PLL-Schaltung aufweist:

einen Phasenschieber (39, 139), um das zweite Eingangssignal (fSC) zu empfangen und Y Signale der ersten Frequenz (fSC) und einer Phasendifferenz von 2π/Y voneinander zu erzeugen,

einen Wähler (40, 140), um zu den einzelnen Perioden des horizontalen Synchronisationssignals (fH) die genannten Y Signale nacheinander auszuwählen, wobei die nacheinander ausgewählten Y Signale jeweils gegenüber dem zuvor relevant ausgewählten eine um 2π/Y vorlaufende Phase aufweisen,

eine Subtraktionsschaltung (35, 135), um eine Differenz zwischen dem von dem Wähler ausgewählten Signal und dem von dem ersten Frequenzteiler ausgegebenen ersten Eingangssignal (fC) zu berechnen, deren Phase der des gewählten Signals entspricht,

einen zweiten Frequenzteiler (36, 136), um nacheinander von der Subtraktionsschaltung (35, 135) ausgegebene Subtraktionssignale zu empfangen und in ihrer Frequenz jeweils durch X zu teilen,

einen Phasendetektor (37, 137) zum Empfang eines von dem zweiten Frequenzteiler (36, 136) ausgegebenen Signals und des Synchronisationssignals (fH), und

einen Tiefpaßfilter (38, 138) zum Empfang eines von dem Phasendetektor (37, 137) ausgegebenen Signals und zum Erzeugen des an den Steueranschluß des VCO (31, 131) zu liefernden Steuersignals.

2. Schaltung nach Anspruch 1, wobei der VCO (31) eine Freilauffrequenz aufweist, die ein ganzzahliges Vielfaches der Summenfrequenz einer PAL-Fernseh-Farbhilfsträgerfrequenz (fSC) und einer mit 40,125 mulitplizierten horizontalen Synchronisationsfrequenz (fH), mit X = 40 und 8.

Schaltung nach Anspruch 1, wobei der spannungsgesteuerte Oszillator (VCO) (131) eine Freilauffrequenz aufweist, die ein ganzzahliges Vielfaches einer Summenfrequenz einer Fernseh-Farbhilfsträgerfrequenz (fSC) und einer mit 47, 25 multiplizierten horizontalen Synchronisationsfrequenz (fH) darstellt, mit X = 47 und Y = 4.

4. Signalverarbeitungsschaltung für eine Videosignal-Aufzeichnungs- /Wiedergabevorrichtung, aufweisend:

einen spannungsgesteuerten Oszillator (VCO) mit einer Freilauffrequenz, die ein ganzzahliges Vielfaches einer Summenfrequenz einer PAL-Fernseh-Farbhilfsträgerfrequenz (fSC) und einer horizontalen Synchronisationsfrequenz (fH) eines Synchronisationssignals, multipliziert mit 40,125, darstellt,

einen ersten Frequenzteiler, dessen Eingabe eine Ausgabe des VCO ist, und

einen Phasenverriegelungsschaltkreis (PLL-Schaltung) zum Empfang eines ersten Eingangssignals (fC) von dem ersten Frequenzteiler und eines zweiten Eingangssignals (fSC) von einem weiteren Oszillator, wobei das erste Eingangssignal die Summenfrequenz (fC) und das zweite Eingangssignal die Farbhilfsträgerfrequenz (fSC) aufweist und die PLL- Schaltung so eingerichtet ist, daß sie ein Steuersignal zur Lieferung an einen Steueranschluß des VCO ausgibt,

wobei die PLL-Schaltung aufweist:

einen Phasenschieber, um das erste Eingangssignal (fC) zu empfangen und acht Signale der genannten Frequenz (fC) und einer um jeweils π/4 voneinander verschiedenen Phase zu erzeugen,

einen Wähler, um in den einzelnen Perioden des horizontalen Synchronisationssignals (fH) nacheinander die genannten acht Signale auszuwählen, wobei die nacheinander ausgewählten acht Signale jeweils gegenüber dem vorangehend ausgewählten Signal eine um π/4 verzögerte Phase aufweisen,

eine Subtraktionsschaltung, um eine Differenz zwischen dem von dem Wähler gewählten Signal (fC) und dem zweiten Eingangssignal mit der Farbhilfsträgerfrequenz (fSC) zu berechnen,

einen zweiten Frequenzteiler, um nacheinander von der Subtraktionsschaltung ausgegebene Subtraktionssignale zu empfangen und jedes der Signale in seiner Frequenz zu teilen, um ein Signal mit im wesentlichen der Synchronisationsfrequenz (fH) auszugeben,

einen Phasendetektor, um ein von dem zweiten Frequenzteiler ausgegebenes Signal und das Synchronisationssignal (fH) zu empfangen, und

einen Tiefpaßfilter zum Empfang eines von dem Phasendetektor ausgegebenen Signals und zum Erzeugen des an den Steueranschluß des VCO zu liefernden Steuersignals.

5. Signalverarbeitungsschaltung für eine Videosignal-Aufzeichnungs- /Wiedergabevorrichtung, aufweisend:

einen spannungsgesteuerten Oszillator (VCO) (51) mit einer Freilauffrequenz, die ein ganzzahliges Vielfaches einer Summenfrequenz einer PAL-Fernseh-Farbhilfsträgerfrequenz (fSC) und einer Synchronisationsfrequenz (fH) eines Synchronisationssignals, multipliziert mit 40.125, darstellt,

einen ersten Frequenzteiler (52), dessen Eingabe eine Ausgabe des VCO darstellt und

einen phasenverriegelten Schaltkreis (PLL-Schaltung) zum Empfang eines ersten Eingangssignals (fC) von dem ersten Frequenzteiler (52) und eines zweiten Eingangssignals (fSC) von einem weiteren Oszillator (50), wobei das erste Eingangssignal die Summenfrequenz (ta) und das zweite Eingangssignal die Farbhilfsträgerfrequenz (fSC) aufweist und die PLL-Schaltung so eingerichtet ist, daß sie ein an einen Steueranschluß des VCO (51) zu lieferndes Steuersignal ausgibt,

wobei die PLL-Schaltung aufweist:

einen Phasenschieber (59), um das zweite Eingangssignal (fSC) zu empfangen und vier Signale mit der Farbhilfsträgerfrequenz (fSC) und einer jeweils um π/4 voneinander verschiedenen Phase zu erzeugen,

vier Substraktionsschaltungen (55-1-55-4), um jeweils eine Differenz zwischen einem entsprechenden der vier Signale und dem von dem ersten Frequenzteiler (52) erzeugten ersten Eingangssignal (fC) zu berechnen und zwei Ausgangssignale mit um π voneinander verschiedener Phase zu erzeugen,

einen Wähler (60), um aufeinanderfolgend in den einzelnen Perioden des horizontalen Synchronisationssignals (fH) die acht Ausgangssignale der Subtraktionsschaltung auszuwählen, wobei die aufeinanderfolgend ausgewählten acht Signale jeweils gegenüber dem zuvor ausgewählten eine um π/4 verzögerte Phase aufweisen,

einen zweiten Frequenzteiler (56) zum aufeinanderfolgenden Empfang der von dem Wähler (60) ausgewählten Subtraktionssignale und zum Teilen der Frequenz jedes der Signale, um ein Signal mit im wesentlichen der Synchronisationsfrequenz (fH) auszugeben,

einen Phasendetektor (57) zum Empfang eines von dem zweiten Frequenzteiler (56) ausgegebenen Signals und des horizontalen Synchronisationssignals (fH), und

einen Tiefpaßfilter (58) zum Empfang eines von dem Phasendetektor (57) ausgegebenen Signals und zum Erzeugen des an den Steueranschluß des VCO (51) zu liefernden Steuersignals.

6. Signalverarbeitungsschaltung für eine Videosignal-Aufzeichnungs- /Wiedergabevorrichtung, aufweisend:

einen spannunggesteuerten Oszillator (VCO) (71) mit einer Freilauffrequenz, die ein ganzzahliges Vielfaches einer Summenfrequenz einer PAL-Fernseh-Farbhilfsträgerfrequenz fSC und einer mit 40.125 multiplizierten, horizontalen Synchronisationsfrequenz fH darstellt, und

einen phasenverriegelten Schaltkreis (PLL-Schaltung), zum Empfang eines ersten Eingangssignals (2fC) von dem VCO (71) und eines zweiten Eingangssignals (2fSC) von einem weiteren Oszillator (70), wobei das erste Eingangssignal eine zweimal so hohe Frequenz wie die Summenfrequenz und das zweite Eingangssignal eine zweimal so hohe Frequenz (2fSC) wie die Farbhilfsträgerfrequenz aufweist und die PLL-Schaltung eingerichtet ist, ein an einen Steueranschluß des VCO (71) zu lieferndes Steuersignal auszugeben, wobei die PLL-Schaltung aufweist:

einen Phasenschieber (79), um das zweite Eingangssignal (2fSC) zu empfangen und zwei Signale mit zweimal so hoher Frequenz (2fSC) wie die Farbhilfsträgerfrequenz (fSC) und um π/2 voneinander verschiedener Phase zu erzeugen,

zwei Subtraktionsschaltungen (75-1, 75-2), um jeweils eine Differenz zwischen einem entsprechenden der beiden Signale und dem von dem VCO (71) erzeugten ersten Eingangssignal (2fC) zu berechnen und zwei Signale mit um π/2 voneinander verschiedener Phase auszugeben,

vier Frequenzteiler-Schaltungen (90-1-90-4 und N1 - N4), um entsprechende von den beiden Subtraktionsschaltungen ausgegebene Signale in ihrer Frequenz durch 2 zu dividieren und jeweils zwei Ausgangssignale mit um π voneinander verschiedener Phase zu liefern,

einen Wähler (80), um aufeinanderfolgend in den einzelnen Perioden des horizontalen Synchronisationssignals (fH) die acht Ausgangssignale der vier Frequenzteilerschaltun gen auszuwählen, wobei die aufeinanderfolgend ausgewählten acht Signale jeweils gegenüber dem zuvor ausgewählten relevanten eine um π/4 verzögerte Phase aufweisen,

einen Frequenzteiler (76), um nacheinander von dem Wähler (80) ausgewählte Subtraktionssignale zu empfangen und jeweils in ihrer Frequenz zu teilen, um ein Signal mit im wesentlichen der Synchronisationsfrequenz (fH) auszugeben,

einen Phasendetektor (77) zum Empfang eines von dem Frequenzteiler (76) ausgegebenen Signals und des Synchronisationssignals (fH), und

einen Tiefpaßfilter (78) zum Empfang eines von dem Phasendetektor (77) ausgegebenen Signals und zum Erzeugen des an den Steueranschluß des VCO (71) zu liefernden Steuersignals.

7. Schaltung nach Anspruch 6, wobei der Wähler (120) eingerichtet ist, in jeder Periode des horizontalen Synchronisationssignals (fH) jeweils zwei Signale von den Frequenzteilerschaltungen (90-1-90-4, N1 - N4 und G1 - G8) auszuwählen, wobei die beiden ausgewählten Signale jeweils eine Phasendifferenz von π aufweisen, und wobei der Wähler außerdem ein setz-/rücksetzbares Flip-Flop (SRFF) (121) aufweist, über das ein Signal an den Frequenzteiler (76) ausgegeben wird, wobei die zwei ausgewählten Signale entsprechenderweise auf den Setz- und den Rücksetzeingang des SRFF gegeben werden.

8. Signalverarbeitungsschaltung für eine Videosignal-Aufzeichnungs- /Wiedergabevorrichtung, aufweisend:

einen spannungsgesteuerten Oszillator (VCO) (101) mit einer Freilauffrequenz, die ein ganzzahliges Vielfaches einer Summenfrequenz (fC) einer PAL-Fernseh-Farbhilfsträgerfrequenz (fSC) und, mit 40,125 multipliziert, einer horizontalen Synchronisationsfrequenz (fH) eines Synchronisationssignals darstellt, und

einen phasenverriegelten Schaltkreis (PLL-Schaltung) zum Empfang eines ersten Eingangssignals (2fC) von dem VCO (101) und eines zweiten Eingangssignals (2fSC) von einem weiteren Oszillator (100), wobei das erste Eingangssignal die zweifache Frequenz der Summenfrequenz und das zweite Eingangssignal eine zweimal so hohe Frequenz (2fSC) wie die Farbhilfsträgerfrequenz aufweist und die PLL-Schaltung eingerichtet ist, ein an einen Steueranschluß des VCO (101) zu lieferndes Steuersignal auszugeben,

wobei die PLL-Schaltung aufweist:

einen Phasenschieber (109), um das erste Eingangssignal (2fC) zu empfangen und zwei Signale mit zweimal so hoher Frequenz (2fC) wie die genannte Summenfrequenz (fC) und mit einer um π/2 voneinander verschiedenen Phase zu erzeugen,

zwei Subtraktionsschaltungen. (105-1, 105-2), um jeweils eine Differenz zwischen einem entsprechenden der beiden Signale und dem genannten zweiten Eingangssignal (2fSC) mit einer doppelt so hohen Frequenz wie der Farbhilfsträgerfrequenz (fSC) zu berechnen und zwei Ausgangssignale mit um π/2 voneinander verschiedener Phase zu liefern,

vier Frequenzteilerschaltungen (115-1-115-4 und N1 - N4), um entsprechende von den beiden Subtraktionsschaltungen ausgegebene Signale in ihrer Frequenz durch 2 zu dividieren, wobei die Frequenzteilerschaltungen jeweils zwei Ausgangssignale mit um π/2 voneinander verschiedener Phase ausgeben,

einen Wähler (110), um in den einzelnen Perioden des horizontalen Synchronisationssignals (fH) aufeinanderfolgend die acht Ausgangssignale der vier Frequenzteilerschaltungen auszuwählen, wobei die aufeinanderfolgend ausgewählten acht Signale jeweils gegenüber dem zuvor ausgewählten eine um π/4 verzögerte Phase aufweisen,

einen Frequenzteiler (106), um aufeinanderfolgend die von dem Wähler (110) gewählten Subtraktionssignale zu empfangen und jeweils in ihrer Frequenz zu teilen, um ein Signal mit im wesentlichen der Synchronisationsfrequenz (fH) auszugeben,

einen Phasendetektor (107), um ein von dem Frequenzteiler (106) ausgegebenes Signal und das Synchronisationssignal (fH) zu empfangen, und

einen Tiefpaßfilter (108), um ein von dem Phasendetektor (107) ausgegebenes Signal zu empfangen und das an den Steueranschluß des VCO (101) zu liefernde Steuersignal zu erzeugen.

9. Schaltung nach einem der Ansprüche 1 bis 8, wobei die bzw. jede Subtraktionsschaltung eine Verzögerungs-Flip-Flop-Schaltung mit einem Takt-Eingangsanschluß, an den das erste Eingangssignal (fC, 2fC) geliefert wird, und einem Dateneingangsanschluß, an den das zweite Eingangssignal (fSC, 2fSC) geliefert wird, darstellt.

10. Schaltung nach einem der Ansprüche 1 bis 9, wobei die Wahl des Wählers von einer ein Wahlsignal erzeugenden Schaltung (42, 62, 82, 112, 142) gesteuert wird, an die das um eine vorbestimmte Phase verzögerte horizontale Synchronisationssignal (fH) geliefert wird.

11. Videosignal-Aufzeichnungs-/Wiedergabevorrichtung mit einer Signalverarbeitungsschaltung nach einem der vorhergehenden Ansprüche.