JPH08328529A - 表示装置 - Google Patents

表示装置

Info

Publication number
JPH08328529A
JPH08328529A JP7130617A JP13061795A JPH08328529A JP H08328529 A JPH08328529 A JP H08328529A JP 7130617 A JP7130617 A JP 7130617A JP 13061795 A JP13061795 A JP 13061795A JP H08328529 A JPH08328529 A JP H08328529A
Authority
JP
Japan
Prior art keywords
signal
input
clock
output
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7130617A
Other languages
English (en)
Inventor
Yoshikazu Shibamiya
芳和 柴宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP7130617A priority Critical patent/JPH08328529A/ja
Priority to US08/652,153 priority patent/US5926174A/en
Publication of JPH08328529A publication Critical patent/JPH08328529A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronizing For Television (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【目的】 どのようなビデオ信号が入力されてもそのビ
デオ信号における同期信号に位相同期したクロックを安
定して発生することができ、画像を良好に表示可能な装
置を提供する。 【構成】 表示装置は、入力ビデオ信号に位相同期した
クロックを用いて前記入力ビデオ信号に係る画像を表示
する装置であって、前記入力ビデオ信号中の同期信号と
前記クロックとの位相を比較する位相比較手段を有し、
前記入力ビデオ信号に位相同期したクロックを発生する
クロック発生手段と、前記クロック発生手段により発生
されたクロックを用いて前記入力ビデオ信号に係る画像
を表示する表示手段と、前記入力ビデオ信号中の同期信
号の状態を検出する検出手段と、前記検出手段の出力に
応じて前記位相比較手段の比較動作を制御する手段とを
備えて構成されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、表示装置に関し、特に
は入力ビデオ信号に位相同期したクロックを用いて表示
動作を行う装置に関するものである。
【0002】
【従来の技術】従来より、パーソナルコンピュータ(以
下PC)やワークステーション(以下WS)といったホ
ストコンピュータの表示装置として、ラスタスキャン型
のいわゆるCRT表示装置が広く使用されている。そし
て、昨今においては、省スペース,省エネルギー及びエ
ルゴノミクス等の点から、液晶パネルやプラズマディス
プレイといったフラットパネル表示装置が注目されてい
る。
【0003】これらホストコンピュータとCRT表示装
置の間にはビデオ信号、すなわち、アナログの画像デー
タと垂直及び水平同期信号、あるいはこれらの複合同期
信号のが組み合わされた信号が授受されるが、このビデ
オ信号の種類には非常に多くの仕様があり、特にPCで
は解像度の異なる複数のビデオ信号を扱っている。
【0004】例えば、IBM社のPC互換機などは、3
20画素×200ライン(以下同じ),640×40
0,720×400,640×350,640×48
0,800×600,1024×768,1280×1
024などの表示が可能なものがある。
【0005】これに対し、CRT表示装置では、いわゆ
るマルチシンクCRT表示装置と呼ばれるものが存在
し、これは、入力ビデオ信号の同期信号の状態を検出
し、走査線の駆動周期と振れ幅とをビデオ信号の同期信
号に合わせることにより各ビデオ信号に応じた画像を表
示するものである。
【0006】この際、あらかじめいくつかのホストコン
ピュータに関してはビデオ信号あるいはその同期信号の
状態を測定してその測定結果を装置内のメモリに表示パ
ラメータとして記憶しておき、入力ビデオ信号の同期信
号の状態を検出した際に、その検出結果によりホストコ
ンピュータが特定できた場合にはメモリ内の表示パラメ
ータを使用して良好な表示を行うようにしている。
【0007】
【発明が解決しようとしている課題】前述のようなCR
T表示装置に対し、液晶パネルやプラズマといったドッ
トマトリクスディスプレイはその表示制御としてはデジ
タル信号による制御が向いているため、入力されたアナ
ログ画像信号をA/D変換し、その後表示するという方
法がとられることが多い。
【0008】この際、水平方向のサンプリングは、ドッ
トマトリクスディスプレイの性能が、CRTのシャドウ
マスクに比べて大きく制御が困難であるということか
ら、ビデオ信号の1画素をパネル1画素に対応させてサ
ンプリングし、表示するのが一般的である。従って、ビ
デオ信号の解像度とパネルの解像度が等しいような機器
で使用されることがほとんどであった。
【0009】例えばいくつかの解像度の画像を表示する
機器はあっても、機器とディスプレイが対になってお
り、この組み合わせ以外では表示できない。また、いく
つかの解像度の画像を表示するが、サンプルした画像デ
ータと表示データの解像度が同一であるか、またはある
一定周期で画像データを間引いてドットマトリクスディ
スプレイに表示するといった簡易的な機能しか持たない
ため、前述のような多岐にわたる解像度の画像には対応
できなかった。
【0010】このように、前述のようなドットマトリク
ス表示装置において、マルチシンクCRT表示装置と同
等な機能を持たせるためには、入力ビデオ信号の特定や
解像度に応じた制御が必要になる。
【0011】しかしながら、現在、CRT表示装置に入
力されるビデオ信号には、A/D変換の最適なサンプリ
ング周波数を決定するための、水平方向の画素のドット
クロック周波数に関する情報が含まれていない。
【0012】また、前述の各ビデオ信号中の同期信号に
ついても、画像の有効表示期間外で周波数や波形の異な
るものが多く存在する。一般に、前述のようなマルチシ
ンクCRT表示装置においてはこれらは問題とはならな
いため、同期信号の測定は表示期間内の一部の期間のみ
の水平,垂直同期信号の周波数を測定するといった簡単
なものでよかった。
【0013】しかしながら、ドットマトリクスディスプ
レイのような入力同期信号に位相同期したドットクロッ
クでA/D変換を行い、表示を行うような装置において
は、ドットクロックの発生回路としていわゆるPLL回
路を用いている。従って、前述のような入力同期信号の
変化は位相同期のずれやジッタの増加は、クロックの発
生に悪影響を及ぼし、これが表示画像の劣化や装置の動
作制御の不安定さにつながっていた。
【0014】前記課題を考慮して、本発明は、どのよう
なビデオ信号が入力されてもそのビデオ信号における同
期信号に位相同期したクロックを安定して発生させるこ
とができ、画像を良好に表示可能な装置を提供すること
を目的とする。
【0015】
【課題を解決するための手段】従来抱えている課題を解
決し、前記目的を達成するため、本発明は、入力ビデオ
信号に位相同期したクロックを用いて前記入力ビデオ信
号に係る画像を表示する装置において、前記入力ビデオ
信号中の同期信号と前記クロックとの位相を比較する位
相比較手段を有し、前記入力ビデオ信号に位相同期した
クロックを発生するクロック発生手段と、前記クロック
発生手段により発生されたクロックを用いて前記入力ビ
デオ信号に係る画像を表示する表示手段と、前記入力画
像信号中の同期信号の状態を検出する検出手段と、前記
検出手段の出力に応じて前記位相比較手段の比較動作を
制御する制御手段とを備えて構成されている。
【0016】
【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。
【0017】図1は、本発明の実施例を含む表示装置の
全体の構成を表すブロック図である。
【0018】本実施例の表示装置はNTSC,PAL,
SECAM等のコンポジットビデオ信号,輝度信号と色
差信号が分離されたコンポーネントビデオ信号、そし
て、PCやWS等のアナログコンピュータ入力信号を入
力可能に構成されている。
【0019】図1において、11はPC,WS等のホス
トコンピュータからのアナログ画像信号の処理部であ
る。この処理部11は同期信号分離部101,同期信号
測定102,A/D変換部103,クロック発生部10
4,補間部10及びオンスクリーンディスプレイ(OS
D)切り換え部106から構成されている。
【0020】以下、処理部11の各ブロックについて説
明する。
【0021】101は同期信号分離部であって、ホスト
コンピュータ等からのRGB画像信号と、コンポジット
シンクあるいはセパレートシンクまたはシンクオングリ
ーンなどの同期信号からなるビデオ信号s101を入力
し、画像信号s102と同期信号とに分離する。さら
に、分離した同期信号から、負極性の水平・垂直同期信
号cs101と同期信号極性判別信号cs102とを生
成する。
【0022】分離された画像信号s102はA/D変換
部103に出力される。
【0023】また、同期信号cs101は同期信号測定
部102,クロック発生部104,補間処理部105及
びシステム制御回路191に出力される。
【0024】ここで、同期信号極性判別信号cs102
は入力された同期信号s101の極性を示すものであ
り、同期信号測定部102及びシステム制御回路191
に出力される。
【0025】102は同期信号測定部であって、水平・
垂直同期信号cs101及び同期信号極性判別信号cs
102を入力し、後述の如く測定結果を制御バスcs1
19を介してシステム制御回路191に出力する。
【0026】以下、同期信号測定部102の動作につい
て説明する。
【0027】図2は同期信号測定部102の構成を示す
ブロック図である。
【0028】図2において、201はクロック発生器で
あり、水平同期信号(以下HD信号)cs201及び垂
直同期信号(以下VD信号)cs202の周期の測定動
作に必要な十分に高い周波数のクロックcs203及び
cs204を発生する。
【0029】202はHD信号の周期測定用のカウンタ
で、HD信号の立ち下がりから次のHD信号の立ち下が
りまでの期間、クロック発生器201からのクロックc
s203をカウントする。そして、そのカウント結果c
s205はPHD1としてHD信号の立ち下がりに同期
して後述のようにFIFO205に書き込まれる。
【0030】203はHD信号のブランキング期間TH
D(負極性であるので、HD信号のレベルが0)の測定
を行うカウンタで、HD信号の立ち下がりから次のHD
信号の立ち下がりまでの期間、クロック発生器201か
らのクロックcs203をカウントする。そして、その
カウント結果cs206はTHDとしてHD信号の立ち
下がりにどう期して後述のようにFIFO205に書き
込まれる。
【0031】202はHD信号の周期測定用のカウンタ
で、HD信号の立ち上がりから次のHD信号の立ち上が
りまでの期間、クロック発生器201からのクロックc
s203をカウントする。そして、そのカウント結果c
s205はPHD2としてHD信号の立ち下がりに同期
して後述のようにFIFO206に書き込まれる。
【0032】205はFIFOであって、前述のPHD
1,THD及びVD値のデータを1VD期間以上にわた
って記憶し、これらのデータを読み出し/書き込み制御
回路(以下R/W制御回路)230を介してバスcs1
19に出力する。
【0033】206はFIFOで、前述のPHD2を1
VD期間以上にわたって記憶し、R/W制御回路230
を介してバスcs119に出力する。
【0034】211はVD1周期中のHD信号の数を測
定するためのカウンタで、VD信号の立ち上がりから次
のVD信号の立ち上がりまでの1周期期間、クロック発
生器201からのクロックcs204をカウントする。
そして、そのカウント結果cs213はTVDとしてV
D信号の立ち上がりに同期して後述のようにレジスタ2
14に書き込まれる。
【0035】214はレジスタで、前述のNHD,PV
D,VTD及び極性判別信号cs102をVD信号に同
期して記憶し、これらの値の書き込みが終了したことに
応じてR/W制御回路230を介してバスcs119に
出力する。
【0036】221はHD数比較用レジスタで、比較し
たいHD信号の数をcs119,R/W制御回路230
を介して記憶する。
【0037】222はコンパレータで、カウンタ211
のカウント値とレジスタ221の出力値とを比較し、一
致した場合、cs222をアクティブにして、R/W制
御回路230を介してcs119に制御信号を出力す
る。
【0038】230はR/W制御回路であって、FIF
O205,206,レジスタ214,HD数比較レジス
タ221及びコンパレータ222と、制御バスcs11
9との間のデータの伝送を制御する。
【0039】このような構成において、本実施例におい
ては、FIFO205,206の内容はそれぞれ図3,
4のようになる。
【0040】再び図1に戻って説明を続ける。
【0041】103はA/D変換部で、その詳細な構成
を図5に示す。
【0042】図5において、330はA/D変換回路で
あって、同期信号分離後のアナログRGB信号s102
をクロック発生部104からのドットクロックcs10
3によりサンプリングしてデジタル信号に変換する。
【0043】331〜333はラッチ回路であって、ド
ットクロックcs103及びクロック発生部104から
の制御信号cs104に応じて、A/D変換されたデジ
タル画像データの転送レートを1/2の速度に落とし、
デジタルRGB画像信号s113として出力する。
【0044】次に、104はクロック発生部であって、
前述のような画像データs102のサンプリング用のク
ロック、すなわちドットクロックを発生する。
【0045】クロック発生部104の動作について図6
を用いて説明する。
【0046】図6はクロック発生部104の構成を示す
ブロック図であり、位相比較器305,チャージポンプ
型ループフィルタ(以下フィルタ)306〜308,電
圧制御発振器(VCO)310及び分周器304を基本
的な構成とするPLL回路で構成されている。
【0047】317はシステム制御回路191に接続さ
れているバスcs119との通信を行うと共に、クロッ
ク発生部104の動作を制御するための制御データを記
憶する制御回路である。
【0048】前述のように入力されたビデオ信号のHD
信号はI/Fレベル制御回路301に入力される。I/
Fレベル制御回路301は、制御信号cs301に応じ
て、同期分離回路101に対して信号を供給したインタ
ーフェイス、例えばTTLやPECL等に適したレベル
に変換し、極性反転回路302に出力する。
【0049】極性反転回路302は後段の位相比較回路
305にて位相比較動作を行う際、HD信号の立ち上が
り及び立ち下がりの両方のエッジで位相比較動作が可能
となるように入力同期信号の極性を制御するものであ
り、制御信号cs302に応じて極性を切り換えて遅延
回路303に出力する。
【0050】遅延回路303はHD信号とドットクロッ
クとを入力し、HD信号に対してドットクロック1周期
分以上の遅延調整をプログラマブルに行うものであり、
制御信号cs303に応じてその遅延時間を変更可能で
ある。
【0051】前述のように、入力ビデオ信号は同期信号
と画像信号とに分離される。そして、これらの信号は各
々異なる処理系に入力されるため、A/D変換部103
に入力される画像データとクロック発生部104が発生
するA/D変換サンプリングクロックとの間で位相差が
生じてしまう。そこで、遅延回路303により画像デー
タとサンプリングクロックの位相を調整する。調整が施
されたHD信号は基準HD信号s302として位相比較
回路305及び出力レベル切り換え回路315,316
に出力される。
【0052】分周器304は後述するプログラマブルカ
ウンタ312から出力だれたドットクロック信号s30
3を、システム制御回路191により設定された分周比
で分周するものであり、制御信号cs305により分周
比が制御される。
【0053】図7に分周器304の構成を示す。
【0054】分周器制御信号cs304はクロック,デ
ータ及びラッチの3つの信号を含んでおり、クロック信
号に同期してデータがシフトレジスタ320へシリアル
に転送される。データの転送が終了後、ラッチ信号によ
ってシフトレジスタ320のデータをメインデバイダの
レジスタ321に転送する。
【0055】323はメインデバイダ322の値が0に
なるのを判別するものであり、0になるとロード信号c
s320をメインデバイダ322に出力する。メインデ
バイダ322はロード信号cs320を受けて、レジス
タ321のデータをメインデバイダ322に転送する。
【0056】位相比較器305は遅延調整された基準H
D信号s302と分周器304からの出力信号s304
を入力し、それらの位相を比較する。そして、位相差に
応じた電圧の信号をフィルタ306に出力する。
【0057】また、位相比較器305は位相ロック状態
であるか否かを示す位相ロック信号cs314を出力
し、制御回路317を介してシステム制御回路191に
出力する。
【0058】フィルタ306はチャージポンプ306及
びローパスフィルタ307,308で構成される。フィ
ルタ306は位相比較器305からの出力信号中の高周
波成分と雑音を除去し、直流電圧をVCO306に供給
するものであり、チャージポンプ電流を以下のように可
変することによりPLLの応答速度を制御するものであ
る。
【0059】すなわち、制御回路317はシステム制御
回路191が設定した値を制御信号cs307としてD
/A変換器309に出力し、その値に対応する電流に変
換してチャージポンプ306に供給することによりチャ
ージポンプ電流を制御する。
【0060】また、PLLの応答特性は抵抗とコンデン
サで構成され、所定のフィルタ係数を有するフィルタ3
07または308により決定される。このように、本実
施例においては、位相比較器305の出力信号のゲイン
とフィルタ定数を調整することによりPLLの応答速度
を制御可能に構成している。
【0061】VCO310はフィルタ306の出力信号
の電圧に応じた周波数を有する信号を出力する。また、
VCO310はD/A変換器311の出力信号によって
フリーラン周波数が決定される。すなわち、制御回路3
17はシステム制御回路191が設定した周波数に応じ
た値を制御信号cs308をD/A変換器311に出力
し、VCOはこのD/A変換器311の出力電圧に応じ
た周波数で自走発振する。
【0062】プログラマブルカウンタ312はVCO3
10の出力信号をシステム制御回路191が設定した分
周比で分周する回路であり、制御回路317からの制御
信号cs309により分周比が設定される。
【0063】このカウンタ312によりVCO310の
可変周波数レンジよりも低い周波数の信号を得ることが
可能となり、結果としてPLLのロックレンジを広げる
ことができる。また、逆にVCO310の可変周波数レ
ンジを狭くすることができるので、VCO310の発振
動作の安定性が向上する。プログラマブルカウンタ31
2の出力信号はドットクロックs303として分周器3
04と遅延回路313に出力される。
【0064】遅延回路313は、以下のような理由から
ドットクロックs303と基準HD信号s302の位相
調整を行うものである。
【0065】すなわち、クロック発生部104における
PLL回路は、基準HD信号と分周器の出力信号との位
相差をロックするものであり、その位相差を調整するも
のではない。従って、基準HD信号とドットクロックに
は位相差が生じているので、遅延回路313は制御信号
cs310に応じてプログラマブルカウンタ312の出
力信号を遅延して、これらの信号の間の位相差を調整す
る。遅延回路313の出力信号はレベル切り換え回路3
14,315に出力される。
【0066】レベル切り換え回路314〜316はTT
LやECL,PECLなどクロック供給先に応じて出力
レベルを変換する。
【0067】レベル切り換え回路314は遅延回路31
3からのドットクロックs303を入力してECLに適
したレベルに変換し、A/D変換部103に出力する。
【0068】レベル切り換え回路315は遅延回路31
3からのドットクロックs303とリセット信号として
の基準HD信号s302とを入力し、ECLとTTLに
適したレベルに変換し、ドットクロックs303を1/
2分周した信号を出力する。
【0069】図8にレベル切り換え回路315の動作タ
イミングチャートを示す。
【0070】リセット信号s302のロー状態をクロッ
クs303の立ち上がりエッジbで検出し、出力s10
4とs106をクロックs303の4サイクル期間リセ
ット状態にする。
【0071】このとき、立ち上がりエッジbで確実にロ
ー状態をラッチするために、bに対するセットアップタ
イムを満足する必要がある。そこで遅延回路313がリ
セット信号s302とドットクロックs302との位相
差の調整を行うことによりセットアップタイムを満足す
るようにしている。この後、クロックs303の立ち上
がりエッジで信号cs104とcs106をアクティブ
にする。
【0072】ECLコンプリメンタリ信号cs104は
A/D変換部103のデマルチプレクサ用信号として出
力され、TTLシングルエンド信号cs106は補間回
路105のマスタクロックとして出力される。
【0073】次に、入力ビデオ信号の測定,機種の特
定,表示モードの決定の方法について説明する。
【0074】図9,10は一般的なビデオ信号のタイミ
ング波形を示している。
【0075】本実施例で用いるドットマトリクスパネル
に画像を良好に表示するためには、前述の同期信号測定
部の出力PHD1,PHD2,PVD,VD値,1VD
中のHD信号の数,同期パルス幅THD,VHDといっ
た実際に供給される同期信号から直接得ることのできる
パラメータの他、水平・垂直表示開始時間,フロントポ
ーチ,バックポーチ,そして、画像信号のドットクロッ
クといったパラメータが必要になってくる。
【0076】本実施例においては、メモリ194内に、
接続が予想されるホストコンピュータの出力ビデオ信号
の前記各パラメータをあらかじめ測定したものを表示モ
ードテーブルとして記憶している。この表示モードテー
ブルには、この他、表示モードを特定できない場合に使
用するデフォルトパラメータを1組記憶している。この
デフォルトパラメータは、本実施例における表示装置の
表示パネルの解像度と一般的なビデオ信号とかに基づい
て、最も適すると思われるであろう値が選ばれている。
【0077】図11〜13はビデオ信号の同期信号につ
いていくつかの例を示す図である。
【0078】図11は最も一般的なもので、VD信号T
VDに同期してHD信号の極性が反転するが、HD信号
の周期は一定で、エッジも立ち下がりで一定であるよう
なタイプである。
【0079】図12はVD信号TVDに同期してHD信
号の周期が変化するタイプであるが、エッジは立ち下が
りで一定である。
【0080】図13はVD信号TVDに同期して検出エ
ッジを変えるとHD信号の周期が一定になるタイプであ
る。
【0081】さて、本実施例では前述のように、入力が
像信号をデジタル信号に変換するために、まずHD信号
に同期した画像信号のサンプリングクロックを形成する
必要がある。このために、システム制御回路191は、
後述のように機種,表示モードの判定後、クロック発生
部104の制御回路317に各種パラメータをセットす
ることにより、ドットクロック信号s303及びこれら
より生成される各種クロック信号cs103〜cs10
5の発生を制御することで、所望のサンプリングクロッ
クを得ている。
【0082】図14は本実施例において、入力ビデオ信
号の測定,機種の特定及び表示モードの決定までの一連
の制御を行う際の動作の大まかな流れを示した図であ
る。
【0083】図14に示したように、この制御は同期信
号変化測定モジュール701と表示モード判別及び制御
モジュール702の2つに分けることができ、これら2
つのモジュールはそれぞれ独立して動作している。
【0084】同期信号変化測定モジュール701は、ホ
スト装置を変えた,ホスト装置と接続しているケーブル
が抜けた,表示モードが変わって同期信号の周波数が変
化した,等の何らかの変化が起こったことを検出し、表
示モード判別及び制御モジュール702に対して表示モ
ード変更要求を出すモジュールである。
【0085】表示モード判別及び制御モジュール702
は、同期信号変化検出モジュール701よりの変更要求
を受けて表示モードの判別とそのモードに対する制御を
行うモジュールである。
【0086】次に、図15を用いて同期信号変化検出モ
ジュール701の動作を説明する。
【0087】いま、何らかの表示モードで動作している
とする。そして、まず、ステップS701でシステム制
御回路191がクロック発生部104から出力される位
相ロック信号cs314を観測し、位相ロックがはずれ
た場合、入力ビデオ信号に変化が生じたと判断してステ
ップS704に進む。
【0088】ステップS704ではシステム制御部19
1内の変更終了フラグをクリアし、表示モード判定及び
制御モジュールへ表示モード変更要求を出力する。
【0089】位相ロックがかかっている状態であると、
ステップS702へ進み、同期信号測定部102よりH
D信号及びVD信号の周期を読み出し、ステップS70
3で前回読み出したものと比較する。そして、同じであ
れば入力ビデオ信号に変化がなかったものとみなし、ス
テップS701に戻る。
【0090】また、比較結果が前回と異なる場合には変
化が生じたと判断し、ステップS704に進んで表示モ
ード判定及び制御モジュールへ表示モード変更要求を出
す。
【0091】その後、ステップS705でシステム制御
回路191内に変更処理フラグがセットされ、変更処理
の終了を待つ。変更処理が終了するとステップS706
に進み、クロック発生部104が入力画像信号に位相同
期するために要する時間を待って、位相ロック信号cs
314を観測する。
【0092】そして、位相ロックがかかっていればステ
ップS701に戻り、そうでない場合には本モジュール
では対応不能としてステップS707に進み、例外処理
を行う。
【0093】次に、図16を用いて表示モード判定及び
制御モジュールの動作について説明する。
【0094】本モジュールにおいては、まず、ステップ
S751においてシステム制御回路191は同期信号測
定部102のR/W制御回路230を制御し、VD信号
の立ち上がりに同期して1VD期間分の各パラメータP
HD1,PHD2,PVD,VD値,1VD期間中のH
D信号の数及びTHD,VHDをFIFO205,20
6及びレジスタ214より読み出す。
【0095】次に、ステップS752で読み出した各パ
ラメータをメモリ194内にある前述の各種ホスト装置
の表示パラメータテーブルの内容と比較し、機種が1機
種に特定できるかどうかを判定する。
【0096】内容がすべて一致するものがテーブル内よ
り見つかれば1機種に特定できるとし、ステップS75
6に進む。また、1機種に特定できない場合にはステッ
プS754に進み、複数機種なら特定可能かどうかを判
断して、特定できる場合にはステップS755にてキー
マトリクス192の機種設定スイッチがセットされてい
るかどうかをチェックする。
【0097】そして、機種設定スイッチの設定による設
定表示モードが、ステップS754で特定した複数の機
種のモードのなかにあるかどうかを判断する。複数の機
種のモードのなかにあった場合には前記機種設定スイッ
チによる設定モードを1つのモードに特定し、ステップ
S756に進む。
【0098】ステップS756ではHD信号の立ち下が
り周期PHD1の種類が1種類であるかどうかを判断
し、1つであればステップS757へ進んでメモリ19
4の表示モードテーブル内より各パラメータを読み出
す。そして、クロック発生部104の制御回路317に
出力し、分周器304,D/A変換器309,311等
を制御して、所望のクロックを発生する。
【0099】その後、ステップS758で変更処理終了
フラグをセットし、更に、同期信号測定モジュールへ変
更処理の終了を知らせる。
【0100】一方、HD信号の立ち下がり周期PHD1
が1種類ではない場合にはステップS759に進み、単
純には1種類ではないが、途中で周期検出エッジを変化
させると1種類になるような場合、例えば図13のよう
にVD信号の立ち上がりを含めてi個は立ち下がりHD
周期PHD1がt1、その後N−i−1個はPHD2が
t1になるような場合はステップS760に進む。そし
て、メモリ194内の表示モードテーブルより特定した
表ぞモードのパラメータのうち、分周器304,D/A
変換器309,311等を制御するためのパラメータを
制御回路317に出力する。
【0101】次いでステップS761に進み、HD周期
検出エッジの変化点のHD信号の数、PHD(i−1)
とPHD(N−1)を特定したモードテーブル内より読
み出し、同期信号測定部102のHD数比較レジスタ2
21に書き込む。
【0102】その後ステップS762に進み、変更処理
終了フラグをセットし、ステップS763にて同期信号
測定部102のHD数比較レジスタの値と入力ビデオ信
号中のHD信号の数が一致し、コンパレータ222から
の制御信号cs222がアクティブになったかどうかを
検出する。制御信号cs222がアクティブになるとス
テップS764へ進み、次のHD周期の検出エッジを立
ち下がりにするのか立ち上がりにするのかを判定、すな
わち、図13の例ではHD信号のカウント値がPHD
(i−1)ならば立ち下がり、PHD(N−1)ならば
立ち下がりと判断する。立ち下がりであればステップS
765でクロック発生部104に対し極性反転回路30
2を制御して立ち下がりで位相比較器305が位相比較
検出動作を行うようにし、また、立ち上がりであればス
テップS766で立ち上がりで位相比較器305が位相
比較検出動作を行うようにする。
【0103】そして、ステップS763に戻り、この動
作を繰り返すことで位相比較エッジを変化させる。
【0104】一方、ステップS759で、機種(表示モ
ード)は1つに特定できるが、HD信号が複数種類存在
するような場合、例えば図12のようにVD信号の立ち
上がりを含めてi個のPHD1がt1、その後N−i個
のPHD1がt2になるような場合には、ステップS7
67においてメモリ194の表示モードテーブルより特
定したモードのパラメータのHD周期の変化点のHD信
号の数、PHD(i−1)とPHD(N−1)を読み出
し、同期信号測定部102のHD数比較レジスタ221
に書き込む。
【0105】その後、ステップS768において変更処
理終了フラグをセットし、ステップS769にてHD数
比較レジスタ221とHD信号の数が一致し、コンパレ
ータ222からの制御信号cs222がアクティブにな
ったかどうかを検出する。制御信号cs222がアクテ
ィブになるとステップS770にて対応するパラメータ
を表示モードテーブルより読み出し、前述のようにクロ
ック発生部104のクロック発生動作を制御する。その
後、ステップS769に戻る。
【0106】このようにHD周期が変化しても、ドット
クロック信号s303及び各クロック信号cs103〜
cs105が所望の周波数,位相になるように制御でき
る。
【0107】さて、ステップS754あるいはS755
で、入力されたビデオ信号の表示モードが特定できない
場合には、ステップS721において、ステップS75
6,759と同様にビデオ信号のHD周期が1つ、ある
いはHD検出エッジを変化させれば1つになるかどうか
を判断する。
【0108】HD周期が1種類の場合には、ステップS
772にてステップS757〜758の処理とほぼ同様
な処理を行う。すなわち、まず、メモリ194の表示モ
ードテーブルよりデフォルトモードのパラメータを読み
出し、クロック発生部104の動作を前述のように制御
する。その後、ステップS773にて変更処理終了フラ
グをセットし、同期信号測定モジュールへ変更処理の終
了を知らせる。
【0109】一方、立ち下がり周期PHD1が1種類で
はない場合にはステップS774に進み、ステップS7
59と同様に、単純には1種類ではないが、途中で周期
検出エッジを変化させると1種類になるような場合、例
えば図13のようにVD信号の立ち上がりを含めてi個
は立ち下がりHD周期PHD1がt1、その後N−i−
1個はPHD2がt1になるような場合は、ステップS
760〜766と同様の処理を行う。
【0110】すなわち、ステップS775にてメモリ1
94の表示モードテーブルよりデフォルト表示モードの
パラメータを読み出し、クロック発生部104に出力す
る。次いでステップS776に進み、HD周期検出エッ
ジの変化点のHD信号の数、PHD(i−1)とPHD
(N−1)を読み出し、同期信号測定部102のHD数
比較レジスタ221に書き込む。
【0111】その後ステップS777に進み、変更処理
終了フラグをセットする。そして、ステップS778に
てHD数比較レジスタ221の値とHD信号の計数値と
が一致し、コンパレータ222からの制御信号cs22
2がアクティブになったかどうかを検出する。制御信号
cs222がアクティブになるとステップS779に進
み、次のHD周期の検出エッジを立ち下がりにするのか
立ち上がりにするのかを判定し、クロック発生部104
の極性反転回路302を制御する。この際、極性反転前
後に位相比較イネーブル信号cs305を一時的にイン
ヒビット状態(動作禁止状態)にして位相差検出動作が
乱れないようにしている。
【0112】HD信号の検出エッジの制御が終了したら
ステップS778に戻り、以上の動作を繰り返し、位相
比較エッジを入力ビデオ信号に応じて制御する。
【0113】一方、ステップS774で、表示モードを
1つに特定できず、更にVD期間内にHD周期が複数存
在する場合、例えば図12のような場合にはステップS
782に進む。
【0114】図12においては、VD信号の立ち上がり
を含めてi個のPHD1がt1,その後N−i個のPH
D1がt2である2種類のHD周期が存在する。今、i
>N−iとすると、図12におけるHD周期の中で出現
数が最大のものは周期がt1のものであり、この最大周
期から他の周期へ変化する1つ前のHD信号の数はi−
1であり、他の周期から最大周期へ変化する1つ前のH
D信号の数はN−1である。
【0115】このような場合は、ステップS782に
て、まず複数種類のHD周期の中で最大のHD周期とそ
の出現数を検出し、その最大数のHD周期から他のHD
周期へ変化する1つ前のHD信号数NHD1と、他の周
期から最大数のHD周期へ変化する1つ前のHD信号数
NHD2を同期信号測定部102のHD数比較レジスタ
221にセットする。
【0116】そして、ステップS783にてメモリ19
4の表示モードテーブルよりデフォルト表示モードのパ
ラメータを読み出し、クロック発生部104に出力し、
前述のようにクロック発生動作を制御する。
【0117】その後ステップS784にて変更処理終了
フラグをセットし、ステップS785に進む。ステップ
S785ではHD信号比較レジスタ221の値とHD信
号の計数値が一致し、コンパレータ222からアクティ
ブの制御信号cs222が出力されたかどうかを検出す
る。制御信号cs222がアクティブになるとステップ
S786に進み、その制御信号が前述の最大数のHD周
期から他の周期へ変化する1つ前のHD信号であること
を示しているのか、または、他の周期から最大数のHD
周期に変化する1つ前のHD信号であることを示してい
るのかを判別する。(すなわち、次のHD周期が最大数
のHD周期であるのか、それ以外の周期であるのかを判
別する。)
【0118】判別の結果、最大数のHD周期以外であれ
ばステップS787に進み、位相比較器305の動作を
禁止するようにクロック発生部104を制御する。
【0119】また、最大数のHD周期であれば、ステッ
プS788に進み、位相比較器305の比較動作を許可
にするようにクロック発生部104を制御する。そし
て、ステップS785へ戻って以上の動作を繰り返す。
【0120】このように構成することにより、VD信号
の1周期内の最大数のHD信号に対してPLLをロック
させて、その最大数のHD信号に位相同期したクロック
を発生すると共に、PLLのアンロック期間を最小限に
することができる。従って、同期信号の変化によるPL
Lの乱れを最小限にすることができ、安定してクロック
を発生可能になるので、良好に表示動作を行うことが可
能になる。
【0121】105は、補間部であって、A/D変換部
103より得られるデジタル化されたRGB画像信号s
103に垂直補間処理を施し、表示パネル15の表示解
像度に合わせた解像度に変換する。
【0122】まず、本補間部で採用しているアルゴリズ
ムについて説明する。
【0123】ここで補間部105においてなされる補間
処理について、図17〜図19を用いて詳細に説明す
る。補間処理方法として、一般的によく用いられている
方法としては、最近隣内挿法、線形補間法(1次内挿
法)、3次たたみ込み補間法等がある。
【0124】最近隣内挿法は、内挿したい画素に最も近
い補間前画素を補間画素とする方法である。
【0125】また線形補間法は、内挿したい画素の両脇
にある画素の画像データを用いて、内挿する画素の画像
データを求める方法である。例えば図17に示すよう
に、距離間隔1で並んでいる画素a1、a2からそれぞ
れu、vの距離にある位置(画素a1とa2の間)に画
素bを内挿する場合、画素bの画像データは式(1)で
求められる。
【0126】 b=a1×u/(u+v)+a2×V/(u+v) (1) 一方、3次たたみ込み補間法は、内挿したい画素の両脇
2画素づつの画像データと、3次たたみ込み関数を用い
て内挿する画素の画像データを求める方法である。3次
たたみ込み関数fは、内挿する画素と、距離間隔1で並
んでいる両脇2画素づつとの距離をtとして式(2)で
与えられる。
【0127】 f(t)=sin(πt)/(πt) (2) 式(2)はtの範囲により、式(3)、(4)、(5)
のように展開される。
【0128】 f(t)=1−2|t|2+|t|3 (0≦|t|<1) (3) f(t)=4−8|t|+5|t|2−|t|3 (1≦|t|<2) (4) f(t)=0(2≦ltl) (5)
【0129】例えば図22に示すように、距離間隔1で
並んである画素a1、a2、a3、a4からそれぞれu
1、u2、u3、u4の距離にある位置(画素a2とa
3の間)に画素bを内挿する場合、画素bの画像データ
は該3次たたみ込み関数fを用いて式(6)で求められ
る。
【0130】 b=a1(4−8×u1+5×u12−u13)+a2(1−2×u22+u23 )+a3(1−2×u32+u33)+a4(4−8×u4+5×u42−u43) (6)
【0131】ここで式(1)、(6)を用いて、例とし
て768画素から960画素へ、線形補間法(1次内挿
法)および3次たたみ込み補間法による補間処理を行う
場合について、図19を用いて説明する。この例の場
合、5画素の補間前データから、8画素の補間データを
作成する。そのため、線形補間後の画像データbnおよ
び、3次たたみ込み補間法による補間後の画像データb
nは、補間前の画像データanを用いてそれぞれ式
(7)および式(8)で与えられる。
【0132】 b5n+1=a4n+1 (n=0,1,2…) b5n+2=(4/5)×a4n+1+(1/5)×a4n+2 b5n+3=(3/5)×a4n+2+(2/5)×a4n+3 b5n+4=(2/5)×a4n+3+(3/5)×a4(n+1) b5n+5=(1/5)×a4(n+1)+(4/5)×a4(n+1)+1 (7) b5n+1=a4n+1 (n=0,1,2…) b5n+2=(−4/125)×a4n+(29/125)×a4n+1 +(116/125)×a4n+2+(−16/125)×a4n+3 b5n+3=(−12/125)×a4n+1(62/125)×a4n+2 +(93/125)×a4n+3+(−18/125)×a4(n+1) b5n+4=(−18/125)×a4n+2 +(93/125)×a4n+3+(62/125)×a4(n+1) +(−12/125)×a4(n+1)+1 b5(n+1)=(−16/125)×a4n+3 +(116/125)×a4(n+1)+(29/125) ×a4(n+1)+1+(−4/125)×a4(n+1)+2 (8)
【0133】しかし、式(7)および式(8)を用い
て、線形補間法または3次たたみ込み補間法による補間
処理をハードウエア(ASIC)で実行しようとする
と、複雑な分数の演算が必要なため非現実的な規模にな
ってしまう。
【0134】そこで、本実施例では、小規模のハードウ
エア(ASIC)で、線形補間法または3次たたみ込み
補間法による補間処理を実現するために、式(7)およ
び式(8)の係数を2の指数の和で近似を行う。式
(7)および式(8)の近似結果をそれぞれ式(9)お
よび式(10)に示す。
【0135】 b5n+1=a4n+1 (n=0,1,2…) b5n+2=(1/2+1/4)×a4n+1+(1/4)×a4n+2 b5n+3=(1/2+1/8)×a4n+2+(1/4+1/8) ×a4n+3 b5n+4=(1/4+1/8)×a4n+3+(1/2+1/8) ×a4(n+1) b5n+5=(1/4)×a4(n+1)+(1/2+1/4) ×a4(n+1)+1 (9) b5n+1=a4n+1 (n=0,1,2…) b5n+2=(−1/16)×a4n+(1/4)×a4n+1 +(1/2+1/4+1/8+1/16)×a4n+2 +(−1/8)×a4n+3 b5n+3=(−1/8)×a4n+1+(1/2)×a4n+2 +(1/2+1/4)×a4n+3+(−1/8)×a4(n+1) b5n+4=(−1/8)×a4n+2+(1/2+1/4)×a4n+3 +(1/2)×a4(n+1)+(−1/8)×a4(n+1)+1 b5(n+1)=(−1/8)×a4n+3+(1/2+1/4+1/8 +1/16)×a4(n+1)+(1/4)×a4(n+1)+1 +(−1/16)×a4(n+1)+2 (10)
【0136】式(7)から式(9)への近似は、なるべ
く係数項が少なく、かつ最大近似誤差が1/20に収ま
るように近似を行った。また式(8)から式(10)へ
の近似も、なるべく係数項が少なく、かつ最大近似誤差
1/32に収まるように近似を行った。
【0137】もし、補間処理による画質の劣化をより少
なくしたい場合には、1/64よりもさらに小さい項を
追加することにより最大近似誤差をより小さくする。ま
た逆に、よりハード(ASIC)を小規模にしたい場合
には、1/64や1/32等の小さい項を省くことによ
り、近似誤差は増加するがハード(ASIC)規模は小
さくすることができる。
【0138】また同様にして、480画素から960画
素への補間を行う場合の近似結果を、線形補間について
は式(11)、3次たたみ込み補間については式(1
2)に示す。
【0139】 b2n+1=an+1 (n=0,1,2…) b2(n+1)=(1/2)×an+1+(1/2)×an+2 (11) b2n+1=an+1 (n=0,1,2…) b2(n+1)=(−1/8)×an+(1/2+1/8)×an+1 +(1/2+1/8)×an+2+(−1/8)×an+3 (12)
【0140】さらに同様にして、600画素から960
画素への補間を行う場合の近似結果を、線形補間につい
ては式(13)、3次たたみ込み補間については式(1
4)に示す。
【0141】 b8n+1=a5n+1 (n=0,1,2…) b8n+2=(1/2+1/8)×a5n+1+(1/4+1/8) ×a5n+2 b8n+3=(1/4)×a5n+2(1/2+1/4)×a5n+3 b8n+4=(1/2+1/4+1/8)×a5n+2+(1/8) ×a5n+3 b8n+5=(1/2)×a5n+3+(1/2)×a5n+4 b8n+6=(1/8)×a5n+4+(1/2+1/4+1/8) ×a5(n+1) b8n+7=(1/2+1/4)×a5n+4+(1/4)×a5(n+1) b8(n+1)=(1/4+1/8)×a5(n+1)+(1/2+1/8) ×a5(n+1)+1 (13) b8n+1=a5n+1 (n=0,1,2…) b8n+2=(−1/16+−1/32)×a5n+(1/4+1/8 +1/16+1/32)×a5n+1+(1/2+1/4)×a5n +2+(−1/8)×a5n+3 b8n+3=(−1/8)×a5n+1+(1/2+1/4+1/8) ×a5n+2+(1/4+1/32)×a5n+3+(−1/32) ×a5n+4 b8n+4=(−1/64)×a5n+1+(1/8+1/64)×a5n +2+(1/2+1/4+1/8+1/16+1/32)×a5n+3 +(−1/16+−1/32)×a5n+4 b8n+5=(−1/8)×a5n+2+(1/2+1/8)×a5n+3 +(1/2+1/8)×a5n+4+(−1/8)×a5(n+1) b8n+6=(−1/16+−1/32)×a5n+3+(1/2+1/4 +1/8+1/16+1/32)×a5n+4+(1/8+1/64) ×a5(n+1)+(−1/64)×a5(n+1)+1 b8n+7=(−1/32)×a5n+3+(1/4+1/32)×a5n +4+(1/2+1/4+1/8)×a5(n+1)+(−1/8) ×a5(n+1)+1 b8(n+1)=(−1/8)×a5n+4+(1/2+1/4) ×a5(n+1)+(1/4+1/8+1/16+1/32) ×a5(n+1)+1+(−1/16+−1/32)a5(n+1)+2 (14)
【0142】続いて補間処理部105の構成例について
図20を用いて詳細に説明する。
【0143】図20は、入力された有効表示画像データ
を垂直補間しドットマトリスクディスプレイに拡大表示
を行う垂直補間装置の詳細ブロック図である。
【0144】同図において、401は、ADコンバータ
からの出力であるデジタルの画像データを入力する入力
回路、402は垂直補間処理を制御するための制御入力
回路、402aはシステム制御回路より設定された設定
データを保存するメモリ、402bは、保存された設定
データを他の処理装置に供給する設定供給回路、403
は、クロックと同期信号を入力する同期入力回路、40
4は、後段のデジタル処理回路へ画像データと同期信号
を出力する出力回路、405は、出力回路が画像データ
を出力する際の転送レートを決定する出力クロック供給
回路、406は、入力された画像データを用いてデジタ
ル処理を行い水平ラインを増加させる垂直補間処理部回
路、407は、垂直補間処理回路406の制御を行う補
間制御回路である。
【0145】このような構成において、入力回路401
は、A/D変換部103より出力されデータ信号線S1
03を介して入力された画像データを、同期入力回路4
03に入力される各信号と同期させ、垂直補間処理回路
406に出力する。垂直補間処理回路406は制御入力
回路402のメモリ402aに記憶され、設定供給回路
402bによって供給された設定データに基づいて処理
を行い、出力クロック供給回路405から供給されるク
ロックに同期して出力回路404よりスイッチ106に
画像データを送出する。また、垂直補間処理を行わない
場合には、同期入力回路403より供給されるクロック
を用い、出力回路404よりスイッチ106に画像デー
タを送出する。
【0146】図21は、図20で示した垂直補間処理回
路406と補間制御回路407の詳細な構成を示す図で
ある。
【0147】同図において、406aは画像データと同
期信号との同期をとるめたのフリップフロップ(F/
F)回路、406bは、1水平ライン分のデータを記憶
する入力FIFOメモリ、406Cは、補間係数を用い
て入力された画像データに対して演算処理を行う演算回
路、406dは、補間演算を行った後の画像データを記
憶する出力FIFOメモリ、406eは、前記出力FI
FOメモリ406dの出力を選択し後段のスイッチ40
6fに転送するスイッチ、406fは、補間係数が1の
場合つまり補間を行わない場合のスルーパスを選択する
スイッチ、407aは、画像データの入力タイミングと
FIFOメモリ406bのデータ書き込みタイミングと
読みだしタイミングを制御する入力FIFO制御回路、
407bは、演算回路のタイミングと出力FIFOメモ
リ406bの書き込みタイミングを制御する出力FIF
O書き込み制御回路、407cは、の読みだしタイミン
グを制御する出力FIFO制御回路、407dは、表示
開始位置を検出する表示位置検出回路、407eは、垂
直補間処理回路406から出力する画像データと同期信
号のタイミングを調整する出力表示位置補正回路、40
7fは、各ラインごとの指数を制御する演算制御回路で
ある。
【0148】このような構成において、入力回路401
より入力された画像データは、F/F回路406aにお
いて入力FIFO制御回路407aの制御信号により同
期化され、入力FIFOメモリ406bに画像データが
転送されていく。各入力FIFOメモリ406bは、1
水平ラインづつ遅れた画像データが順次転送されるよう
に入力FIFO制御回路407aによって制御されてい
る。
【0149】演算回路406cは、演算制御回路407
fからの制御信号によって水平の同じカラムの画像デー
タを演算回路406cに各々入力し、垂直補間ラインを
生成し、出力FIFOメモリ406dに出力FIFO制
御回路407cの制御によって記憶する。記憶された画
像データは、出力FIFO制御回路407cからの信号
によって読み出され、スイッチ406eとスイッチ40
6fを経由してスイッチ106に画像データを転送す
る。転送する際に、画像データと同期した信号を出力表
示位置補正回路407eにより生成し、転送する。
【0150】図22は、入力された画像データの演算回
路406cの構成を示すブロック図である。
【0151】同図において、指数演算回路406c1
は、F/F回路406a或いは入力FIFOメモリ40
6bより各々のラインの画像データを受け個々に予め決
まられた指数を掛けて、4入力の加算器406c2に各
々画像データを転送し加算を行う。加算結果の画像デー
タは符号処理回路406c3に送られ計算結果が負にな
っている場合は、最小値“00”(6bit、16進
数)に変更し最大値を超えている場合は最大値“3F”
(6bit、16進数)に変更される。
【0152】図23は、指数演算回路406c1の詳細
な構成を示す図である。
【0153】同図において、入力された画像データにつ
いてその1/32から32/32までの値を作り、2の
補数演算器は前段の画像データを負の数に変換する。選
択器は2の補数演算器を通した画像データと通さない画
像データを選択し4入力の加算器406c2に画像デー
タを転送する。
【0154】図24は、IBM社のグラフィックカード
であるVGAの表示モードの内の1である、水平640
ドット、垂直350ラインの場合の垂直補間処理を行う
為の概略動作説明図である。
【0155】この場合入力画像信号は、水平640ドッ
トを1ドット当たり2回サンプリングし1280ドット
に拡大させ、垂直を350ラインから補間部105の垂
直補間処理によって490ラインに増加させ、かつドッ
トマトリクスディスプレイ15内で更に2ライン拡大を
行いアスペクト比の近似した垂直を980ラインに増加
さる。これによりドットマトリクスディスプレイ1.5
では、水平1280ドット、垂直980ラインの有効表
示エリアで表示が行われる。
【0156】補間処理では、図中(b)に記載のタイミ
ングで画像データが入力される。この例の場合水平1ラ
インの時間は31.778uSでありその中で25.4
22uS中に有効な画像データが含まれている。また、
この垂直補間処理の場合入力ライン5に対して出力が7
ライン作成されなければならない。したがって図中
(a)の式のようになり出力の周期が22.699uS
に決まる。また更に、有効データの期間の関係から出力
の出力サイクルが決定する。この例の場合は、39.1
6MHzから28.196MHzに決まる。入力のタイ
ミングと出力のタイミングの関係は、2ライン入力され
てから出力を初め5ライン入力される間に出力を7ライ
ン行う必要がある。
【0157】次に(c)には、入力ラインと出力FIF
Oメモリ406dの関係を記してあり、左記の入力ライ
ンのサイクル番号のラインが入力された場合に、各出力
FIFOメモリ内にそれぞれ図記載のサイクルライン番
号のラインが入力されるように制御が行われる。
【0158】図25は、VESA規格の水平800ドッ
ト、垂直600ラインの場合の垂直補間処理を行うため
の概略動作説明である。この場合入力画像信号は、水平
800ドットの有効表示期間を1280でサンプリング
し1280ドットに拡大させ、垂直を600ラインから
補間部105の垂直補間処理によってアスペクト比の近
似した垂直を960ラインに増加さる。これによりドッ
トマトリクスディスプレイ15では、水平1280ドッ
ト、垂直960ラインの有効表示エリアで表示が行われ
る。
【0159】補間処理では、図中(b)に記載のタイミ
ングで画像データが入力される。この例の場合水平1ラ
インの時間は28.444uSでありその中で22.2
22uS中に有効な画像データが含まれている。また、
この垂直補間処理の場合入力ライン5に対して出力が8
ライン作成されなければならない。したがって図中
(a)の式のようになり出力の周期が17.778uS
に決まる。また更に、有効データの期間の関係から出力
の出力サイクルが決定する。この例の場合は、55.3
85MHzから36.000MHzに決まる。入力のタ
イミングと出力のタイミングの関係は、2ライン入力さ
れてから出力を初め5ライン入力される間に出力を8ラ
イン行う必要がある。
【0160】次に、(c)には入力ラインと出力FIF
Oメモリ406dの関係を記してあり、左記の入力ライ
ンのサイクル番号のラインが入力された場合に、各出力
FIFOメモリ内にそれぞれ図記載のサイクルライン番
号のラインが入力されるように制御が行う。
【0161】図26は、VESA規格の水平800ドッ
ト、垂直600ラインの場合の垂直補間処理を行うため
の概略動作説明である。この場合入力画像信号は、水平
800ドットの有効表示期間を1280でサンプリング
し1280ドットに拡大させ、垂直を600ラインから
補間部105の垂直補間処理によってアスペクト比の近
似した垂直を960ラインに増加さる。これによりドッ
トマトリクスディスプレイ15では、水平1280ドッ
ト、垂直960ラインの有効表示エリアで表示が行われ
る。
【0162】補間処理では、図中(b)に記載のタイミ
ングで画像データが入力されるこの例の場合水平1ライ
ンの時間は26.400uSでありその中で20.00
0uS中に有効な画像データが含まれている。また、こ
の垂直補間処理の場合入力ライン5に対して出力が8ラ
イン作成されなければならない。したがって図中(a)
の式のようになり出力の周期が16.500uSに決ま
る。また更に、有効データの期間の関係から出力の出力
サイクルが決定する。この例の場合は、63.3663
MHzから38.7878MHzに決まる。入力のタイ
ミングと出力のタイミングの関係は2ライン入力されて
から出力を初め5ライン入力される間に出力を8ライン
行う必要がある。
【0163】次に、(c)には入力ラインと出力FIF
Oメモリ406dの関係を記してあり、左記の入力ライ
ンのサイクル番号のラインが入力された場合に、各出力
FIFOメモリ内にそれぞれ図記載のサイクルライン番
号のラインが入力されるように制御が行う。
【0164】図27は、VESA規格の水平800ドッ
ト、垂直600ラインの場合の垂直補間処理を行うため
の概略動作説明である。この場合入力画像信号は、水平
800ドットの有効表示期間を1280でサンプリング
し1280ドットに拡大させ、垂直を600ラインから
補間部105の垂直補間処理によってアスペクト比の近
似した垂直を960ラインに増加さる。これによりドッ
トマトリクスディスプレイ15では、水平1280ドッ
ト、垂直を960ラインの有効表示エリアで表示が行わ
れる。
【0165】補間処理では、図中(b)に記載のタイミ
ングで画像データが入力される。この例の場合水平1ラ
インの時間は20.800uSでありその中で16.0
00uS中に有効な画像データが含まれている。また、
この垂直補間処理の場合入力ライン5に対して出力が8
ライン作成されなければならない。したがって図中
(a)の式のようになり出力の周期が13.000uS
に決まる。また更に、有効データの期間の関係から出力
の出力サイクルが決定する。この例の場合は、78.0
48MHzから49.231MHzに決まる。入力のタ
イミングと出力のタイミングの関係は、2ライン入力さ
れてから出力を初め5ライン入力される間に出力を8ラ
イン行う必要がある。
【0166】次に、(c)には入力ラインと出力FIF
Oメモリ406dの関係を記してあり、左記の入力ライ
ンのサイクル番号のラインが入力された場合に、各出力
FIFOメモリ内にそれぞれ図記載のサイクルライン番
号のラインが入力されるように制御が行う。
【0167】図28は、VESA規格の水平1024ド
ット、垂直768ラインの場合の垂直補間処理を行うた
めの概略動作説明である。この場合入力画像信号は、水
平1024ドットの有効表示期間を1280でサンプリ
ングし1280ドットに拡大させ、垂直を768ライン
から補間部105の垂直補間処理によってアスペクト比
の近似した垂直を960ラインに増加さる。これにより
ドットマトリクスディスプレイ15では、水平1280
ドット、垂直を960ラインの有効表示エリアで表示が
行われる。
【0168】補間処理では、図中(b)に記載のタイミ
ングで画像データが入力される。この例の場合水平1ラ
インの時間は17.707uSでありその中で13.6
53uS中に有効な画像データが含まれている。また、
この垂直補間処理の場合入力ライン4に対して出力が5
ライン作成されなければならない。したがって図中
(a)の式のようになり出力の周期が14.1656u
Sに決まる。また更に、有効データの期間の関係から出
力の出力サイクルが決定する。この例の場合は、63.
2MHzから45.2MHzに決まる。入力のタイミン
グと出力のタイミングの関係は、2ライン入力されてか
ら出力を初め4ライン入力される間に出力を5ライン行
う必要がある。
【0169】次に、(c)には入力ラインと出力FIF
Oメモリ406dの関係を記してあり、左記の入力ライ
ンのサイクル番号のラインが入力された場合に、各出力
FIFOメモリ内にそれぞれ図記載のサイクルライン番
号のラインが入力されるように制御が行う。
【0170】図29は、アップル社のMacintos
hシリーズの1モードの水平1024ドット、垂直76
8ラインの場合の垂直補間処理を行うための概略動作説
明である。この場合入力画像信号は、水平1024ドッ
トの有効表示期間を1280でサンプリングし1280
ドットに拡大させ、垂直を768ラインから補間部10
5の垂直補間処理によってアスペクト比の近似した垂直
を960ラインに増加さる。これによりドットマトリク
スディスプレイ15では、水平1280ドット、垂直9
60ラインの有効表示エリアで表示が行われる。
【0171】補間処理では、図中(b)に記載のタイミ
ングで画像データが入力される。この例の場合水平1ラ
インの時間は16.6uSでありその中で12.8uS
中に有効な画像データが含まれている。また、この垂直
補間処理の場合入力ライン4に対して出力が5ライン作
成されなければならない。したがって図中(a)の式の
用になり出力の周期が13.28uSに決まる。また更
に、有効データの期間の関係から出力の出力サイクルが
決定する。この例の場合は、67.5MHzから48.
2MHzに決まる。入力のタイミングと出力のタイミン
グの関係は、2ライン入力されてから出力を初め4ライ
ン入力される間に出力を5ライン行う必要がある。
【0172】次に、(c)には入力ラインと出力FIF
Oメモリ406dの関係を記してあり、左記の入力ライ
ンのサイクル番号のラインが入力された場合に、各出力
FIFOメモリ内にそれぞれ図記載のサイクルライン番
号のラインが入力されるように制御が行う。
【0173】以上説明してきたように補間処理に於い
て、図25から図27で説明した水平800ドット垂直
600ラインの場合は、その他の場合と異なり3ライン
目が入力されると同時に補間ラインの出力を始め、補間
するべきデータが入力される前にデータの出力を行って
しまう場合が生じる。そこで、補間後のラインデータの
出力の開始を3ライン目にのデータが入力された後、所
定の時間後から補間ラインを出力するように制御する。
【0174】再び、図1において12は、TV(テレビ
ジョン)信号処理部であって、TVチューナ121,デ
コーダ部122,OSD切換回路123,インターレー
ス/ノンインターレース変換回路124、及び水平補間
処理回路125からなる。
【0175】121は、TVチューナであって、変調さ
れたTV電波s106を受信し、同調、増幅、検波を行
いNTSC、PAL、SECAM等のコンポジットアナ
ログ画像信号s109と音声信号s115を出力するも
のである。
【0176】122は、カラーデコーダーであって、T
Vチューナ121よりのコンポジット画像信号s10
9、あるいは、外部入力s107に対して、A/D変
換、色差復調、RGB信号へのマトリクス変換を施し、
インターレスのデジタルRGB信号s110と制御信号
cs108を出力する。
【0177】また、S信号108(YC分離画像信号)
も入力可能であり、カラーデコーダ122によりA/D
変換、RGB信号へのマトリクス変換が施され、同様に
s110と、cs108を出力する。
【0178】123は、OSD切換回路であって、デコ
ーダ122よりのインターレスRGB画像信号s110
と後述するOS制御回路193からの信号s118とを
切り換える機能を有する。
【0179】124は、インターレース/ノンインター
レース(フィールド/フレーム)変換回路であって、ス
イッチ123よりのインターレースRGB画像信号を、
インターレース/ノンインターレース(フィールド/フ
レーム)変換する。すなわち、50(60)Hzノンイ
ンターレース(フィールド)信号から、50(60)H
zノンインターレース(フレーム)信号へ変換し、ノン
インターレース50(60)HzRGB画像信号s11
2として出力される。
【0180】125は、水平補間処理回路であって、ノ
ンインターレースRGB画像信号s112を、表示部1
5の水平解像度と等しい水平解像度になるように補間処
理し、RGB画像信号s113として出力する。ここで
行われる補間処理は、水平方向に2倍の解像度に補間処
理するものであるため、同じデータを2度読み出しする
ことによりなされるものである。
【0181】13は、PC/WS処理部11と、TV信
号処理部12の切換を行う切換スイッチであって、シス
テム制御部191によってcs112を通して前記PC
/WS処理部11の画像データs105、同期信号cs
107と、TV信号処理部12の画像データs113、
同期信号cs110を切換え、画像データs114、同
期信号cs111を出力する。
【0182】14は、デジタル画像処理部であって、ス
イッチ13よりのデジタル画像データs114をドット
マトリクスパネル15が表示するための各種、処理、制
御を行う。
【0183】続いてデジタル処理部14において行われ
る処理について、図30を用いて詳細に説明する。
【0184】図30においてスイッチ132により切り
換えて入力された、NTSC等のビデオ入力信号s11
3およびコンピュータ入力信号s105はコントラスト
調整手段501においてγ補正処理および階調調整処理
される。
【0185】このガンマ補正処理について図31を用い
て説明する。図31は、γ=2.2、8ビット入力、8
ビット出力の場合の入力データと出力データの関係を示
す図である。入力データが、例えばaの場合、γ=1.
0では出力データもaであるが、γ=2.2では出力デ
ータはb(<a)となり、γ=1.0の場合よりもコン
トラストのある画像が得られる。
【0186】次に図32を用いて階調調整処理について
説明する。
【0187】階調調整処理を行わない場合は、図32の
100%のように、入力値に対してリニアな出力値をと
るが、50%階調調整を行うと、0から64まで、およ
び192から255までの入力データに対する出力値
は、それぞれ0と255に張り付けられ、その間の入力
データは図32に示すように、入力データの2倍の変化
量で変化する。
【0188】また階調調整の値を小さく(%を下げる)
するにしたがって、よりコントラストのある画像を得る
ことができる。なお、γ補正処理および階調調整におけ
る調整値は、キー入力部192を操作することにより決
定可能であり、決定値を受けたシステム制御回路191
により、コントラスト変換回路501が制御される。
【0189】ガンマ補正および階調調整されたデータs
501は、中間調処理回路502により、例えば、ED
(誤差拡散)法やディザ法等の中間調処理が施される。
【0190】動き検出回路504は、中間調処理される
前の表示データをスチールして、一定値以上変化のあっ
たラインを検出し、この結果をシステム制御回路191
に転送する。システム制御回路191はメモリ503に
記憶されているフレーム表示データの内、動きがあると
検出されたラインの表示データのみをラインアドレスデ
ータと共にディスプレイ制御回路505に出力する。
【0191】15は、画像表示用の液晶等を用いた、い
わゆるドットマトリクスディスプレイを用いた表示部で
あって、図30のごとく表示制御回路505、ドットマ
トリクスディスプレイを用いた表示パネル506からな
り、前記1.4デジタル処理部で処理された画像信号を
表示する。
【0192】図30において、前述の如く信号処理部1
4からの画像信号s503が表示制御回路505に入力
され、この入力画像データに応じた画像をパネル506
上のラインアドレスデータで指定された垂直位置に表示
する。
【0193】17は、音声処理ブロックであって、遅延
調整回路171、音質調整及び増幅回路172、スピー
カ173から構成されている。
【0194】171は、遅延調整回路であって、表示部
15における画像表示と、スピーカー173から音声さ
れる音声との時間ずれの調整を行う。
【0195】表示部15においては本体の使用温度によ
って、表示画面の左上と右隅とではわずかながら画像表
示に遅延が生じる。このためTV信号のように動画と音
声の同期が必要な場合、温度によって影響を受ける画像
と影響を受けない音声に時間的な不一致が発生してしま
う。
【0196】この現象を解決するために表示部15の温
度情報をシステム制御バスcs119を通してシステム
制御回路191にフィードバックして、その情報をもと
に制御信号cs120により、遅延調整回路171の遅
延時間をコントロールして画像と音声が同期するように
音声入力信号115、あるいは、s115aを遅延さ
せ、遅延音声信号s116を発生させる。つまり、画像
表示の遅延がない場合には音声のディレイを発生させ
ず、画像表示の遅延がある場合には音声のディレイを発
生させるようにする。
【0197】ただし、発生させる音声遅延時間は、予め
メモリ194内に記憶されている表示部15の温度と画
像表示遅延時間の相関テーブルから引き出される。この
遅延調整を行うことにより表示部15の温度に依存せず
画像と音声の同期がとれるようになる。
【0198】172は音声調整、増幅回路であって、遅
延調整された音声信号s116が入力される。音質調整
回路は、音声調節、ステレオ/モノ切換、左右スピーカ
ーバランス調整、トーンコントロール、サラウンド処理
等の機能持ち、システム制御回路191からのコントロ
ールによりユーザーの好みの音質に調整される。その
後、スピーカ173をドライブできるように増幅され
る。
【0199】18は、電源部であって、電源出力cs1
81は、TV信号処理部12に対し、cs182は、コ
ンピュータ信号処理部11に対し、cs183は、デジ
タル処理部14に対し、cs184は、その他各部に対
して電源を供給する。
【0200】この電源部18は制御信号cs121を通
して、システム制御回路191により制御され、前記T
V信号処理部12、およびコンピュータ信号処理部1
1、およびデジタル処理部14の電源をオン、オフ等を
制御している。
【0201】続いて、表示部15の画面上に必要な情報
を表示して、操作者による各種調整処理を容易にするO
SD(オンスクリーンディスプレイ)の表示動作につい
て図33〜図37を用いて説明する。
【0202】システム制御回路191は、操作者による
キー入力処理等からのOSD表示要求に基づき、OSD
制御回路193に対して、OSD表示開始位置(水平、
垂直)、表示パターン、フォントサイズ、表示色、ブリ
ンキング有無、フォント間スペース等の情報を転送する
ことにより、図33〜図36に示す表示例の様なOSD
表示を行う。
【0203】図33、図34は、調整項目選択処理にお
ける、メニュー画面のOSD表示例である。図33、図
34では例として言語選択が設定項目として選択されて
いる場合を示している。図33では、文字の背景が透か
しではない場合の表示例を示しており、選択されている
言語(LANGUAGE)の項目手段分は他の項目の背
景と異なる色となっているか、もしくはブリンクさせる
ことにより他の項目と区別される。また図34では、文
字の背景が透かしになっている表示例を示している。こ
の場合は、選択項目の背景のみ透かしではなく色がつい
ている。
【0204】図35は、図33、図34に示したメニュ
ー画面において、調整項目選択処理によって言語選択
(LANGUAGE)を選択した場合のOSD表示例を
示している。この場合は2者選択型であるため、前述の
ようにUP、DOWMキーを押すごとに英語(ENGL
ISH)と日本語(JAPANESE)が交互に選択さ
れる。
【0205】図36は、メニュー選択において明るさ調
整を選択した場合のOSD表示例を示している。この場
合はUP、DOWMキーにより段階的に調整値が変更さ
れ、例えば255段階の設定値であり、OSD表示のレ
ベルが10段階である場合には、設定値が約25増減す
るごとにOSD表示のレベルも1つ増減する。
【0206】次にOSD表示するフォントサイズについ
て図37を参考にして説明する。NTSC/PAL等の
コンポジットビデオ信号s106およびYC分離ビデオ
信号s108表示時においては、OSD表示データs1
18は、フィールド単位のデータからフレーム単位のデ
ータへの変換回路124において、垂直方向に2倍サイ
ズに拡大される。さらに補間回路125により水平方向
に2倍のサイズに拡大される。そして最後に表示部15
に表示される際、垂直方向に2ライン同じデータを表示
することから、垂直方向にさらに2倍のサイズに拡大さ
れたことになり、トータルで、水平方向に2倍、垂直方
向に4倍サイズに拡大される。そのためOSD表示に用
いるフォントサイズとして、水平方向は2倍、垂直方向
は1倍サイズのフォントを用いることにより、表示部1
5上では水平方向、垂直方向共に4倍サイズのフォント
を表示することができる。
【0207】一方コンピュータ入力信号s101表示時
においては、OSD表示データs118は、スイッチ手
段106において、コンピュータ入力信号s101と切
り換えて出力される際、コンピュータ入力信号s101
と同じクロックスピードで読み出しを行うために、4回
同じデータが読み出される。そのため、水平方向に4倍
サイズに拡大されることになる。そのため、OSD表示
に用いるフォントサイズとして、水平方向は1倍、垂直
方向は4倍サイズのフォントを用いることにより、表示
部15上では水平方向、垂直方向共に、上記の場合と同
じ4倍サイズのフォントを表示することができる。
【0208】また、図38にビデオ信号表示時およびコ
ンピュータ信号表示時においてOSD表示する項目の一
覧をそれぞれ示す。本実施例においては、それぞれの表
示時において図38のように異なる内容のOSD表示を
行う。
【0209】したがって、本実施例においては、ビデオ
信号表示時および、コンピュータ信号表示時では、異な
るフォントサイズ、異なる読み出しクロックスピード、
異なる表示内容のOSD表示を行う。
【0210】OSD制御回路193は、NTSC等のビ
デオ入力信号の場合には、スイッチ123、また、コン
ピュータ入力信号の場合には、スイッチ106を切り換
えることによりOSDデータs118を画像データs1
10およびs104と切り換えて出力する。
【0211】スイッチ132は、キー入力処理による操
作者選択に基づいて、システム制御回路191により切
り換えられ、NTSC等のビデオ入力信号s113と、
コンピュータ入力信号s105を切り換えて、デジタル
信号処理部14に転送する。
【0212】ここで操作者からのキー入力処理につい
て、図39のフローおよびユーザからのキー入力を受け
付けるキーの例を示した図40を用いて詳細に説明す
る。
【0213】図39においてシステム制御回路191は
ステップs1102にて、キーマトリクス回路192に
対してキースキャンを行う。ステップs1102で、キ
ースキャンの結果、キー入力があったかの判定を行い、
キー入力がなかった場合には直ちにキー入力処理を終了
する。そうでなくキー入力があった場合には、ステップ
s1103に進む。ステップs1103では、検出され
たキー入力が図40のTV/PC切り換えキーであるか
どうかを判定し、もしTV/PC切り換えキーであった
場合には、ステップs1104のTV/PCモード切り
換え処理を行う。TV/PC切り換え処理は、 1、スイッチ13の切り換え制御 2、補間処理部105へのTV/PC切り換え情報の設
定 3、TV/PC切り換え情報のOSD表示 によりなる。TV/PC切り換え処理終了後、キー入力
処理は終了する。ステップs1105では、検出された
キー入力が図40の音量UPキーであるかどうかを判定
し、音量UPキーであった場合には、ステップs110
6の音量UP処理を行う。該音量UP処理は、 1、音声処理回路172への音量UP設定 2、更新音量のOSD表示 によりなる。音量UP処理終了後、キー入力処理は終了
する。ステップs1107では、検出されたキー入力が
図40の音量DOWNキーであるかどうかを判定し、も
し音量DOWNキーであった場合には、ステップs11
08の音量DOWN処理を行う。音量DOWN処理は、 1、音声処理回路172への音量DOWN設定 2、更新音量のOSD表示 によりなる。音量DOWN処理終了後、キー入力処理は
終了する。ステップs1109では、図40に示すクリ
アーキーおよびセットキーが同時に一定期間以上続けて
押されたかどうかを判定し、そうであった場合にはリセ
ットキーが検出されたとして、ステップs1110のリ
セット処理を行う。このリセット処理は、 1、メモリ194から工場出荷時の初期設定値を読み出
し、デコーダ122に設定 2、メモリ194から工場出荷時の初期設定値を読み出
し、音声処理回路172に設定 3、メモリ194から工場出荷時の初期設定値を読み出
し、クロック発生回路104に設定 4、メモリ194から工場出荷時の初期設定値を読み出
し、補間処理回路105に設定 によりなる。リセット処理終了後、キー入力処理は終了
する。ステップs1111では、検出されたキー入力が
メニューキーであるかどうかを判定し、もしメニューキ
ーであった場合には、ステップs1112に進む。そう
でなく、前記以外のキー、すなわちセットキー、UPキ
ー、DOWNキー、クリアーキーのいずれかのキーが検
出された場合には、何もせず直ちにキー入力処理を終了
する。ステップs1112では、現在TVモードか、P
Cモードかの判定を行い、TVモードの時にはステップ
s1113に進み、PCモードの時にはステップs11
28に進む。
【0214】ステップs1113では、メニュー画面を
見ながら操作者が設定項目を選択する処理を行うが、以
下、図41のフローを参照してステップs1113また
はステップs1128の処理について説明する。
【0215】図41において、ステップs1501で
は、前回選択された項目を選択した状態でOSD表示を
行う。ステップs1502では、操作者からのキー入力
処理があるまでウエイトを行う。ステップs1503で
は、操作者が入力したキーがTV/PC切り換えキー、
音量UPキー、音量DOWNキーのいずれかであるか否
を判定し、そうである場合には、何もせずに再度ステッ
プs1502にもどる。ステップs1504では、操作
者が入力したキーがメニューキーであるか否かを判定
し、そうである場合には処理を終了する。そうでない場
合には、ステップs1505に進む。
【0216】ステップs1505では、操作者が入力し
たキーがセットキーであるか否かを判定しそうである場
合には設定項目確定とし、ステップs1114もしくは
s1129に進む。ステップs1506では操作者が入
力したキーがクリアーキーであるか否かを判定し、そう
である場合にはステップs1507において選択項目を
初期値にし、ステップs1501にもどる。そうでない
場合には、ステップs1508に進む。ステップs15
08では、操作者がクリアーキーとセットキーを同時に
一定時間押し続けたか否かの判定を行い、そうである場
合にはリセット要求であるとして、ステップs1509
のリセット処理を行い該処理を終了する。もしそうでな
い場合にはステップs1510に進む。
【0217】ステップs1510では、操作者が入力し
たキーがあるか否かの判定を行う。もしそうである場合
には、ステップs1511において選択項目を前項目に
した後ステップs1501に戻る。そうでない場合には
ステップs1512に進む。ステップs1512では操
作者が入力したキーがDOWNキーであるか否かの判定
を行う。もしそうである場合には、ステップs1513
において選択項目を次項目にした後ステップs1501
に戻る。そうでなく、上記すべてのキーでなかった場合
には、何もせずステップs1501に戻る。
【0218】従って、ステップs1504においてメニ
ュキーが入力されているか、またはステップs1508
においてリセット要求である場合のみキー入力処理は終
了し、ステップs1505において操作者が入力したキ
ーがセットキーであった場合のみ、図40におけるステ
ップs1113またはステップs1128の処理が終了
する。
【0219】メニュー選択処理終了後、ステップs11
14では、ステップs1113において選択された調整
項目が、言語選択であるか否かの判定を行う。もし言語
選択であった場合には、ステップs1115の言語選択
処理を行う。ステップs1116では、選択された処理
が入力選択であるか否かの判定を行い、もし入力選択で
あった場合には、ステップs1117の入力選択(コン
ポジット信号入力/YC分離信号入力)処理を行う。
【0220】ステップs1118では、選択された処理
が音質選択であるか否かの判定を行い、もし音質選択で
あった場合には、ステップs1119の音質選択処理を
行う。ステップs1120では、選択された処理がコン
トラスト調整であるか否かの判定を行い、もしコントラ
スト調整であった場合には、ステップs1121のコン
トラスト調整処理を行う。ステップs1122では、選
択された処理が明るさ調整であるか否かの判定を行い、
もし明るさ調整であった場合には、ステップs1123
の明るさ調整処理を行う。
【0221】ステップs1124では、選択された処理
が彩度調整であるか否かの判定を行い、もし彩度調整で
あった場合には、ステップs1125の彩度調整処理を
行う。ステップs1126では、選択された処理が色相
調整であるか否かの判定を行い、もし色相調整であった
場合には、ステップs1127の色相調整処理を行う。
そうでなくもし、前記以外の処理が選択された場合には
直ちに処理を終了する。
【0222】ここでステップs1115言語選択処理に
ついて図42を用いて説明する。
【0223】図42において、ステップs1601で
は、言語選択画面をOSD表示し、ステップs1602
では操作者からキー入力があるまでウエイトする。ステ
ップs1603では、操作者からのキー入力がTV/P
C切り換えキーもしくは音量UPキーもしくは音量DO
WNキーであるか否かの判定を行い、もしそうであった
場合にはステップs1602にもどる。もしそうでない
場合にはステップs1604に進む。ステップs160
4では、操作者からのキー入力がメニュ−キーもしくは
セットキーであるかの判定を行い、もしそうであった場
合には、メニュ−選択処理s1113に戻る。もしそう
でない場合にはステップs1606に進む。
【0224】ステップs1606では、操作者からのキ
ー入力がクリアーキーであるか否かの判定を行い、もし
そうであった場合には、ステップs1607において設
定値を該処理を始めたときの設定値に戻した後ステップ
s1601に戻る。もしそうでない場合にはステップs
1608に進む。ステップs1608では、操作者がク
リアーキーとセットキーを同時に一定時間以上押してい
るか否かの判定を行い、もしそうであった場合にはリセ
ット要求であるとし、ステップs1609のリセット処
理を行い該言語調整処理ならびにキー入力処理を終了す
る。もしそうでなかった場合にはステップs1610に
進む。
【0225】ステップs1610では操作者からのキー
入力がUPキーであるか否かの判定を行い、もしそうで
あった場合には、ステップs1611において設定値を
前項目にするか、もしくは設定地をUPする。もしそう
でない場合には、ステップs1612に進む。ステップ
s1612では、操作者からのキー入力がDOWNキー
であるか否かの判定を行い、もしそうであった場合に
は、ステップs1613において設定値を次項目にする
か、もしくは設定値をDOWNする。そうでなく、もし
操作者からのキー入力が上記のいずれのキーでもなかっ
たなら何もせずステップs1601に戻る。ステップs
1117の入力タイプ選択処理、ステップs1119の
音質選択処理、ステップs1121のコントラスト調整
処理、ステップs1123の明るさ調整処理、ステップ
s1125の彩度調整処理、ステップs1127の色相
調整処理についても同様の処理を行う。
【0226】ステップs1128では、ステップs11
13で行ったのと同様にして、PCモードの時の、メニ
ュ−画面を通して設定項目を選択する処理の選択を行
う。ステップs1129では、選択された処理が言語選
択であるか否かの判定を行い、もし言語選択であった場
合には、ステップs1130の言語選択処理を行う。そ
うでない場合にはステップs1131に進む。ステップ
s1131では、選択された処理が音質選択であるか否
かの判定を行い、もし音質選択であった場合には、ステ
ップs1132の音質選択処理を行う。もし、そうでな
い場合にはステップs1133に進む。
【0227】ステップs1133では、選択された処理
がγ選択であるか否かの判定を行い、もしγ選択であっ
た場合には、ステップs1134のγ選択処理を行う。
もしそうでない場合にはステップs1135に進む。ス
テップs1135では、選択された処理が階調選択であ
るか否かの判定を行い、もし階調選択であった場合に
は、ステップs1136の階調選択処理を行う。もしそ
うでない場合にはステップs1137に進む。ステップ
s1137では、選択された処理が位相調整であるか否
かの判定を行い、もし位相調整であった場合には、ステ
ップs1138の位相選択処理を行う。もしそうでない
場合にはステップs1139に進む。
【0228】ステップs1139では、選択された処理
が位置調整であるか否かの判定を行い、もし位置調整で
あった場合には、ステップs1140の表示位置調整処
理を行う。もしそうでない場合にはステップs1141
に進む。はステップs1141では、選択された処理が
DPMS調整であるか否かの判定を行い、もしDPMS
調整であった場合には、ステップs1142のDPMS
調整処理を行う。もしそうでない場合にはステップs1
143に進む。ステップs1143では、選択された処
理が機種設定であるか否かの判定を行い、もし機種設定
であった場合には、ステップs1144の機種設定処理
を行う。そうでなく上記以外の処理が選択された場合に
は、直ちに該キー入力処理を終了する。尚、上記判定処
理、OSD表示制御、各種調整選択処理制御等はシステ
ム制御回路191において行う。
【0229】このように、本実施例においては、入力ビ
デオ信号中の同期信号の状態を検出し、その結果に応じ
てクロック発生部内の位相比較動作を制御しているの
で、入力ビデオ信号の同期信号が変化してもクロック発
生動作についてのその変化の影響を抑制することができ
る。
【0230】また、同期信号が変化した場合にもその変
化に速やかに追従でき、どのようなビデオ信号が入力さ
れた場合であっても、そのビデオ信号に応じた画像を表
示することができる。
【0231】
【発明の効果】以上説明したように、本発明では、入力
ビデオ信号中の同期信号の状態に応じてクロック発生の
ための位相比較動作を制御しているので、同期信号が変
化した場合にクロックが乱れるのを防止することができ
る。
【0232】従って安定してクロックを発生することが
可能になり、良好な表示を行うことができる。
【図面の簡単な説明】
【図1】本発明の実施例として表示装置の構成を示すブ
ロック図である。
【図2】図1の同期測定部の構成を示す図である。
【図3】図2のFIFOの記憶内容を示す図。
【図4】図2のレジスタの記憶内容を示す図である。
【図5】図1のA/D変換部の構成を示す図である。
【図6】図1のクロック発生部の構成を示す図である。
【図7】図6の分周器の構成を示す図である。
【図8】図6のレベル変換回路の動作を説明するための
図である。
【図9】本発明の実施例で扱うビデオ信号の例を示す図
である。
【図10】本発明の実施例で扱うビデオ信号の例を示す
図である。
【図11】本発明の実施例で扱うビデオ信号の例を示す
図である。
【図12】本発明の実施例で扱うビデオ信号の例を示す
図である。
【図13】本発明の実施例で扱うビデオ信号の例を示す
図である。
【図14】本発明の実施例における同期信号の変化に応
じた表示動作の制御を説明するための図である。
【図15】図14における同期信号変化検出モジュール
の動作を説明するためのフローチャートである。
【図16】図14における表示モード判別・制御モジュ
ールの動作を説明するためのフローチャートである。
【図17】図1の補間処理部の動作を説明するための図
である。
【図18】図1の補間処理部の動作を説明するための図
である。
【図19】図1の補間処理部の動作を説明するための図
である。
【図20】図1の補間処理部の構成を示す図である。
【図21】図20の要部の構成を示す図である。
【図22】図21の要部の構成を示す図である。
【図23】図22の指数演算回路の構成を示す図であ
る。
【図24】図1の補間処理部の動作を説明するための図
である。
【図25】図1の補間処理部の動作を説明するための図
である。
【図26】図1の補間処理部の動作を説明するための図
である。
【図27】図1の補間処理部の動作を説明するための図
である。
【図28】図1の補間処理部の動作を説明するための図
である。
【図29】図1の補間処理部の動作を説明するための図
である。
【図30】図1のデジタル信号処理部及び表示部の構成
を示す図である。
【図31】図30のγ,階調補正回路の構成を示す図で
ある。
【図32】図30の中間調処理回路の構成を示す図であ
る。
【図33】本発明の実施例におけるOSDの表示例を示
す図である。
【図34】本発明の実施例におけるOSDの表示例を示
す図である。
【図35】本発明の実施例におけるOSDの表示例を示
す図である。
【図36】本発明の実施例におけるOSDの表示例を示
す図である。
【図37】本発明の実施例における画像の表示動作を説
明するための図である。
【図38】本発明の実施例におけるOSD表示の項目を
示す図である。
【図39】本発明の実施例におけるOSD表示動作を説
明するためのフローチャートである。
【図40】図1におけるキー入力部を示す図である。
【図41】本発明の実施例におけるOSD表示動作を説
明するためのフローチャートである。
【図42】本発明の実施例におけるOSD表示動作を説
明するためのフローチャートである。
【符号の説明】
11 処理部 12 TV信号処理部 14 デジタル信号処理部 15 表示部 101 同期分離部 102 同期測定部 104 クロック発生部 105 補間処理部 191 システム制御回路 194 メモリ

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 入力ビデオ信号に位相同期したクロック
    を用いて前記入力ビデオ信号に係る画像を表示する装置
    において、 前記入力ビデオ信号中の同期信号と前記クロックとの位
    相を比較する位相比較手段を有し、前記入力画像信号に
    位相同期したクロックを発生するクロック発生手段と、 前記クロック発生手段により発生されたクロックを用い
    て前記入力ビデオ信号に係る画像を表示する表示手段
    と、 前記入力ビデオ信号中の同期信号の状態を検出する検出
    手段と、 前記検出手段の出力に応じて前記位相比較手段の比較動
    作を制御する制御手段とを備える表示装置。
  2. 【請求項2】 前記表示手段は前記クロックを用いて前
    記入力ビデオ信号をサンプリングする手段と、前記サン
    プリングされたビデオ信号に係る画像を表示するドット
    マトリクスディスプレイ手段とを含むことを特徴とする
    請求項1に記載の表示装置。
  3. 【請求項3】 前記制御手段は前記検出手段の出力に応
    じて前記位相比較手段が位相比較動作を行うタイミング
    を制御することを特徴とする請求項1に記載の表示装
    置。
  4. 【請求項4】 前記制御手段は前記検出手段の出力に応
    じて前記位相比較手段に入力される同期信号の状態を変
    更することを特徴とする請求項1に記載の表示装置。
  5. 【請求項5】 前記同期信号は矩形波であることを特徴
    とする請求項1に記載の表示装置。
  6. 【請求項6】 前記位相比較手段は前記同期信号の立ち
    上がり及び立ち下がりタイミングで前記比較動作を実行
    可能であり、前記制御手段は前記検出手段の出力に応じ
    て前記比較動作を行うタイミングを制御することを特徴
    とする請求項5に記載の表示装置。
  7. 【請求項7】 前記制御手段は前記同期信号の極性を反
    転する極性反転手段を有し、前記極性反転手段は前記検
    出手段の出力に応じて前記同期信号の極性を制御するこ
    とを特徴とする請求項5に記載の表示装置。
  8. 【請求項8】 前記同期信号は垂直同期信号及び水平同
    期信号を含み、 前記検出手段は前記垂直同期信号に同期して前記水平同
    期信号の数をカウントする計数手段を有し、 前記制御手段は前記計数手段の出力に応じて前記位相比
    較手段の比較動作を制御することを特徴とする請求項1
    に記載の表示装置。
  9. 【請求項9】 前記制御手段は前記計数手段の計数値と
    所定の値とを比較する比較手段を有し、前記比較手段の
    比較結果に応じて前記位相比較手段の比較動作を制御す
    ることを特徴とする請求項8に記載の表示装置。
  10. 【請求項10】 それぞれ同期信号の種類が異なる複数
    の画像信号を入力する入力手段を備えることを特徴とす
    る請求項1に記載の表示装置。
  11. 【請求項11】 入力ビデオ信号に位相同期したクロッ
    クを用いて前記入力ビデオ信号に係る画像を表示する装
    置において、 互いに同期信号の種類が異なる複数のビデオ信号を入力
    する入力手段と、 前記入力ビデオ信号中の水平同期信号と前記クロックと
    の位相を比較する位相比較回路と、前記位相比較回路手
    段の出力が入力されるループフィルタと、前記ループフ
    ィルタの出力に応じた周波数の信号を前記クロックとし
    て出力する発振回路とを有するクロック発生手段と、 前記クロック発生手段により発生されたクロックを用い
    て前記入力ビデオ信号に係る画像を表示するドットマト
    リクスディスプレイ手段と、 前記位相比較手段が前記位相比較動作を前記入力信号中
    の水平同期信号の立ち上がりタイミングで行うか立ち下
    がりタイミングで行うかを制御する比較タイミング制御
    手段と、 前記位相比較手段の入力される水平同期信号の極性を反
    転する極性反転手段と、 前記水平同期信号の数を計数するカウンタと、 前記カウンタのカウント値に応じて前記比較タイミング
    制御手段の制御動作と前記極性反転手段の反転動作を制
    御する手段とを備える表示装置。
JP7130617A 1995-05-29 1995-05-29 表示装置 Withdrawn JPH08328529A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7130617A JPH08328529A (ja) 1995-05-29 1995-05-29 表示装置
US08/652,153 US5926174A (en) 1995-05-29 1996-05-23 Display apparatus capable of image display for video signals of plural kinds

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7130617A JPH08328529A (ja) 1995-05-29 1995-05-29 表示装置

Publications (1)

Publication Number Publication Date
JPH08328529A true JPH08328529A (ja) 1996-12-13

Family

ID=15038515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7130617A Withdrawn JPH08328529A (ja) 1995-05-29 1995-05-29 表示装置

Country Status (1)

Country Link
JP (1) JPH08328529A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000058936A1 (de) * 1999-03-26 2000-10-05 Fujitsu Siemens Computers Gmbh Verfahren und einrichtung zum nachstellen der phase bei flachbildschirmen
WO2000058938A1 (de) * 1999-03-26 2000-10-05 Fujitsu Siemens Computers Gmbh Verfahren und einrichtung zur überwachung der einstellung der phase bei flachbildschirmen
KR100983998B1 (ko) * 2007-11-08 2010-09-28 르네사스 일렉트로닉스 가부시키가이샤 신호 처리 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000058936A1 (de) * 1999-03-26 2000-10-05 Fujitsu Siemens Computers Gmbh Verfahren und einrichtung zum nachstellen der phase bei flachbildschirmen
WO2000058938A1 (de) * 1999-03-26 2000-10-05 Fujitsu Siemens Computers Gmbh Verfahren und einrichtung zur überwachung der einstellung der phase bei flachbildschirmen
JP2002540476A (ja) * 1999-03-26 2002-11-26 フジツウ シーメンス コンピューターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング フラットパネルディスプレイにおける位相調整を監視する方法および装置
EP1887556A3 (de) * 1999-03-26 2009-07-01 Fujitsu Siemens Computers GmbH Verfahren und Einrichtung zur Ueberwachung der Einstellung der Phase bei Flachbildschirmen
KR100983998B1 (ko) * 2007-11-08 2010-09-28 르네사스 일렉트로닉스 가부시키가이샤 신호 처리 장치

Similar Documents

Publication Publication Date Title
US5926174A (en) Display apparatus capable of image display for video signals of plural kinds
US6215467B1 (en) Display control apparatus and method and display apparatus
KR100386579B1 (ko) 멀티 소스용 포맷 변환 장치
US20100110062A1 (en) Metod for Synchronizing Display of Images in a Multi-Display Computer System
US5986635A (en) Processor for converting pixel number of video signal and display apparatus using the same
JP2004508747A (ja) 入力ビデオ信号と出力ビデオ信号を垂直にロックさせるための方法および装置
US6791623B1 (en) Image display system
US6107984A (en) Processor of video signal and display unit using the same
JP2001078115A (ja) デジタル映像機器のためのクロック供給装置
KR20000029949A (ko) 디지털표시장치용위상동기루프회로
JPH08328529A (ja) 表示装置
JP3315557B2 (ja) 表示制御装置及び方法及び表示装置
JPH09200660A (ja) 表示装置、データ処理装置及びその方法
JPH08328533A (ja) 表示装置
EP1109146A2 (en) Sync frequency conversion circuit
JPH08328530A (ja) 表示装置
KR100510148B1 (ko) 아날로그 영상신호 수신 시스템에서 디스플레이 동기 신호생성 장치 및 방법
JPH09200659A (ja) 表示装置、画像処理装置及びその方法
KR100275753B1 (ko) 텔레비젼 시스템의 지터 보정장치 및 방법
JPH11185031A (ja) 解像度変換方法、解像度変換装置、その装置を含むシステム、及び記憶媒体
JPH08297477A (ja) 表示制御装置及び方法及び表示装置
JPH09212123A (ja) 表示制御方法及び装置
JPH11175052A (ja) 補間処理方法、補間処理装置、表示装置、その装置を含むシステム、及び記憶媒体
JP4449102B2 (ja) 画像表示装置
JPH09230849A (ja) 表示制御装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020806