JPH09200660A - 表示装置、データ処理装置及びその方法 - Google Patents

Abstract

(57)【要約】 【課題】 入力ビデオデータの種類を正確に判別可能と
する。 【解決手段】 表示装置は、ビデオデータを入力する入
力手段と、前記ビデオデータ中の垂直同期信号に同期し
て水平同期信号をカウントするカウント手段と、前記ビ
デオデータ中の垂直同期期間における前記カウント手段
の出力に応じて前記ビデオデータの種類を判別する判別
手段と、前記判別手段の出力に応じて前記ビデオデータ
に係る画像を表示する表示手段とを備えて構成されてい
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は表示装置，データ処
理装置及びその方法に関し、特には、入力ビデオデータ
の種類の判別動作に関するものである。

【０００２】

【従来の技術】従来より、パーソナルコンピュータ（以
下ＰＣ）やワークステーション（以下ＷＳ）といったホ
ストコンピュータの表示装置として、ラスタスキャン型
のいわゆるＣＲＴ表示装置が広く使用されている。そし
て、昨今においては、省スペース，省エネルギー及びエ
ルゴノミクス等の点から、液晶パネルやプラズマディス
プレイといったフラットパネル表示装置が注目されてい
る。

【０００３】これらホストコンピュータとＣＲＴ表示装
置の間にはビデオ信号、すなわち、アナログの画像デー
タと垂直及び水平同期信号、あるいはこれらの複合同期
信号のが組み合わされた信号が授受されるが、このビデ
オ信号の種類には非常に多くの仕様があり、特にＰＣで
は解像度の異なる複数のビデオ信号を扱っている。

【０００４】例えば、ＩＢＭ社のＰＣ互換機などは、３
２０画素×２００ライン（以下同じ），６４０×４０
０，７２０×４００，６４０×３５０，６４０×４８
０，８００×６００，１０２４×７６８，１２８０×１
０２４などの表示が可能なものがある。

【０００５】これに対し、ＣＲＴ表示装置では、いわゆ
るマルチシンクＣＲＴ表示装置と呼ばれるものが存在
し、これは、入力ビデオ信号の同期信号の状態を検出
し、走査線の駆動周期と振れ幅とをビデオ信号の同期信
号に合わせることにより各ビデオ信号に応じた画像を表
示するものである。

【０００６】この際、あらかじめいくつかのホストコン
ピュータに関してはビデオ信号あるいはその同期信号の
状態を測定してその測定結果を装置内のメモリに表示パ
ラメータとして記憶しておき、入力ビデオ信号の同期信
号の状態を検出した際に、その検出結果によりホストコ
ンピュータが特定できた場合にはメモリ内の表示パラメ
ータを使用して良好な表示を行うようにしている。

【０００７】

【発明が解決しようとする課題】前述のようなＣＲＴ表
示装置に対し、液晶パネルやプラズマといったドットマ
トリクスディスプレイはその表示制御としてはデジタル
信号による制御が向いているため、入力されたアナログ
画像信号をＡ／Ｄ変換し、その後表示するという方法が
とられることが多い。

【０００８】この際、水平方向のサンプリングは、ドッ
トマトリクスディスプレイの性能が、ＣＲＴのシャドウ
マスクに比べて大きく制御が困難であるということか
ら、ビデオ信号の１画素をパネル１画素に対応させてサ
ンプリングし、表示するのが一般的である。従って、ビ
デオ信号の解像度とパネルの解像度が等しいような機器
で使用されることがほとんどであった。

【０００９】例えばいくつかの解像度の画像を表示する
機器はあっても、機器とディスプレイが対になってお
り、この組み合わせ以外では表示できない。また、いく
つかの解像度の画像を表示するが、サンプルした画像デ
ータと表示データの解像度が同一であるか、またはある
一定周期で画像データを間引いてドットマトリクスディ
スプレイに表示するといった簡易的な機能しか持たない
ため、前述のような多岐にわたる解像度の画像には対応
できなかった。

【００１０】このように、前述のようなドットマトリク
ス表示装置において、マルチシンクＣＲＴ表示装置と同
等な機能を持たせるためには、入力ビデオ信号の特定や
解像度に応じた制御が必要になる。

【００１１】しかしながら、現在、ＣＲＴ表示装置に入
力されるビデオ信号には、Ａ／Ｄ変換の最適なサンプリ
ング周波数を決定するための、水平方向の画素のドット
クロック周波数に関する情報が含まれていない。

【００１２】また、前述の各ビデオ信号中の同期信号に
ついても、画像の有効表示期間外で周波数や波形の異な
るものが多く存在する。一般に、前述のようなマルチシ
ンクＣＲＴ表示装置においてはこれらは問題とはならな
いため、同期信号の測定は表示期間内の一部の期間のみ
の水平，垂直同期信号の周波数を測定するといった簡単
なものでよかった。

【００１３】しかしながら、ドットマトリクスディスプ
レイのような入力同期信号に位相同期したドットクロッ
クでＡ／Ｄ変換を行い、表示を行うような装置において
は、ドットクロックの発生回路としていわゆるＰＬＬ回
路を用いている。従って、前述のような入力同期信号の
変化は位相同期のずれやジッタの増加は、クロックの発
生に悪影響を及ぼし、これが表示画像の劣化や装置の動
作制御の不安定さにつながっていた。

【００１４】前記課題を考慮して、本発明は、入力ビデ
オデータの種類を正確に判別し、どのような画像信号が
入力されてもその画像信号に係る画像を良好に表示可能
な装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】従来抱えている問題を解
決し、前記目的を達成するため、本発明は、ビデオデー
タを入力する入力手段と、前記ビデオデータ中の垂直同
期信号に同期して水平同期信号をカウントするカウント
手段と、前記ビデオデータ中の垂直同期期間における前
記カウント手段の出力に応じて前記ビデオデータの種類
を判別する判別手段と、前記判別手段の出力に応じて前
記ビデオデータに係る画像を表示する表示手段とを備え
て構成されている。

【００１６】

【発明の実施の形態】以下、本発明の実施例を図面を用
いて詳細に説明する。

【００１７】図１は、本発明の実施例を含む表示装置の
全体の構成を表すブロック図である。

【００１８】本実施例の表示装置はＮＴＳＣ，ＰＡＬ，
ＳＥＣＡＭ等のコンポジットビデオ信号，輝度信号と色
差信号が分離されたコンポーネントビデオ信号、そし
て、ＰＣやＷＳ等のアナログコンピュータ入力信号を入
力可能に構成されている。

【００１９】図１において、１１はＰＣ，ＷＳ等のホス
トコンピュータからのアナログ画像信号の処理部であ
る。この処理部１１は同期信号分離部１０１，同期信号
測定１０２，Ａ／Ｄ変換部１０３，クロック発生部１０
４，補間部１０及びオンスクリーンディスプレイ（ＯＳ
Ｄ）切り換え部１０６から構成されている。

【００２０】以下、処理部１１の各ブロックについて説
明する。

【００２１】１０１は同期信号分離部であって、ホスト
コンピュータ等からのＲＧＢ画像信号と、コンポジット
シンクあるいはセパレートシンクまたはシンクオングリ
ーンなどの同期信号からなるビデオ信号ｓ１０１を入力
し、画像信号ｓ１０２と同期信号とに分離する。さら
に、分離した同期信号から、負極性の水平・垂直同期信
号ｃｓ１０１と同期信号極性判別信号ｃｓ１０２とを生
成する。

【００２２】分離された画像信号ｓ１０２はＡ／Ｄ変換
部１０３に出力される。

【００２３】また、同期信号ｃｓ１０１は同期信号測定
部１０２，クロック発生部１０４，補間処理部１０５及
びシステム制御回路１９１に出力される。

【００２４】ここで、同期信号極性判別信号ｃｓ１０２
は入力された同期信号ｓ１０１の極性を示すものであ
り、同期信号測定部１０２及びシステム制御回路１９１
に出力される。

【００２５】１０２は同期信号測定部であって、水平・
垂直同期信号ｃｓ１０１及び同期信号極性判別信号ｃｓ
１０２を入力し、後述の如く測定結果を制御バスｃｓ１
１９を介してシステム制御回路１９１に出力する。

【００２６】以下、同期信号測定部１０２の動作につい
て説明する。

【００２７】図２は同期信号測定部１０２の構成を示す
ブロック図である。

【００２８】図２において、２０１はクロック発生器で
あり、水平同期信号（以下ＨＤ信号）ｃｓ２０１及び垂
直同期信号（以下ＶＤ信号）ｃｓ２０２の周期の測定動
作に必要な十分に高い周波数のクロックｃｓ２０３及び
ｃｓ２０４を発生する。

【００２９】２０２はＨＤ信号の周期測定用のカウンタ
で、ＨＤ信号の立ち下がりから次のＨＤ信号の立ち下が
りまでの期間、クロック発生器２０１からのクロックｃ
ｓ２０３をカウントする。そして、そのカウント結果ｃ
ｓ２０５はＰＨＤ１としてＨＤ信号の立ち下がりに同期
して後述のようにＦＩＦＯ２０５に書き込まれる。

【００３０】２０３はＨＤ信号のブランキング期間ＴＨ
Ｄ（負極性であるので、ＨＤ信号のレベルが０）の測定
を行うカウンタで、ＨＤ信号の立ち下がりから次のＨＤ
信号の立ち下がりまでの期間、クロック発生器２０１か
らのクロックｃｓ２０３をカウントする。そして、その
カウント結果ｃｓ２０６はＴＨＤとしてＨＤ信号の立ち
下がりに同期して後述のようにＦＩＦＯ２０５に書き込
まれる。

【００３１】２０２はＨＤ信号の周期測定用のカウンタ
で、ＨＤ信号の立ち上がりから次のＨＤ信号の立ち上が
りまでの期間、クロック発生器２０１からのクロックｃ
ｓ２０３をカウントする。そして、そのカウント結果ｃ
ｓ２０５はＰＨＤ２としてＨＤ信号の立ち下がりに同期
して後述のようにＦＩＦＯ２０６に書き込まれる。

【００３２】２０５はＦＩＦＯであって、前述のＰＨＤ
１，ＴＨＤ及びＶＤ値のデータを１ＶＤ期間以上にわた
って記憶し、これらのデータを読み出し／書き込み制御
回路（以下Ｒ／Ｗ制御回路）２３０を介してバスｃｓ１
１９に出力する。

【００３３】２０６はＦＩＦＯで、前述のＰＨＤ２を１
ＶＤ期間以上にわたって記憶し、Ｒ／Ｗ制御回路２３０
を介してバスｃｓ１１９に出力する。

【００３４】２１１はＶＤ１周期中のＨＤ信号の数を測
定するためのカウンタで、ＶＤ信号の立ち上がりから次
のＶＤ信号の立ち上がりまでの１周期期間、クロック発
生器２０１からのクロックｃｓ２０４をカウントする。
そして、そのカウント結果ｃｓ２１３はＴＶＤとしてＶ
Ｄ信号の立ち上がりに同期して後述のようにレジスタ２
１４に書き込まれる。

【００３５】２１４はレジスタで、前述のＮＨＤ，ＰＶ
Ｄ，ＶＴＤ及び極性判別信号ｃｓ１０２をＶＤ信号に同
期して記憶し、これらの値の書き込みが終了したことに
応じてＲ／Ｗ制御回路２３０を介してバスｃｓ１１９に
出力する。

【００３６】２２１はＨＤ数比較用レジスタで、比較し
たいＨＤ信号の数をｃｓ１１９，Ｒ／Ｗ制御回路２３０
を介して記憶する。

【００３７】２２２はコンパレータで、カウンタ２１１
のカウント値とレジスタ２２１の出力値とを比較し、一
致した場合、ｃｓ２２２をアクティブにして、Ｒ／Ｗ制
御回路２３０を介してｃｓ１１９に制御信号を出力す
る。

【００３８】２３０はＲ／Ｗ制御回路であって、ＦＩＦ
Ｏ２０５，２０６，レジスタ２１４，ＨＤ数比較レジス
タ２２１及びコンパレータ２２２と、制御バスｃｓ１１
９との間のデータの伝送を制御する。

【００３９】このような構成において、本実施例におい
ては、ＦＩＦＯ２０５，２０６の内容はそれぞれ図３，
４のようになる。

【００４０】再び図１に戻って説明を続ける。

【００４１】１０３はＡ／Ｄ変換部で、その詳細な構成
を図５に示す。

【００４２】図５において、３３０はＡ／Ｄ変換回路で
あって、同期信号分離後のアナログＲＧＢ信号ｓ１０２
をクロック発生部１０４からのドットクロックｃｓ１０
３によりサンプリングしてデジタル信号に変換する。

【００４３】３３１〜３３３はラッチ回路であって、ド
ットクロックｃｓ１０３及びクロック発生部１０４から
の制御信号ｃｓ１０４に応じて、Ａ／Ｄ変換されたデジ
タル画像データの転送レートを１／２の速度に落とし、
デジタルＲＧＢ画像信号ｓ１１３として出力する。

【００４４】次に、１０４はクロック発生部であって、
前述のような画像データｓ１０２のサンプリング用のク
ロック、すなわちドットクロックを発生する。

【００４５】クロック発生部１０４の動作について図６
を用いて説明する。

【００４６】図６はクロック発生部１０４の構成を示す
ブロック図であり、位相比較器３０５，チャージポンプ
型ループフィルタ（以下フィルタ）３０６〜３０８，電
圧制御発振器（ＶＣＯ）３１０及び分周器３０４を基本
的な構成とするＰＬＬ回路で構成されている。

【００４７】３１７はシステム制御回路１９１に接続さ
れているバスｃｓ１１９との通信を行うと共に、クロッ
ク発生部１０４の動作を制御するための制御データを記
憶する制御回路である。

【００４８】前述のように入力されたビデオ信号のＨＤ
信号はＩ／Ｆレベル制御回路３０１に入力される。Ｉ／
Ｆレベル制御回路３０１は、制御信号ｃｓ３０１に応じ
て、同期分離回路１０１に対して信号を供給したインタ
ーフェイス、例えばＴＴＬやＰＥＣＬ等に適したレベル
に変換し、極性反転回路３０２に出力する。

【００４９】極性反転回路３０２は後段の位相比較回路
３０５にて位相比較動作を行う際、ＨＤ信号の立ち上が
り及び立ち下がりの両方のエッジで位相比較動作が可能
となるように入力同期信号の極性を制御するものであ
り、制御信号ｃｓ３０２に応じて極性を切り換えて遅延
回路３０３に出力する。

【００５０】遅延回路３０３はＨＤ信号とドットクロッ
クとを入力し、ＨＤ信号に対してドットクロック１周期
分以上の遅延調整をプログラマブルに行うものであり、
制御信号ｃｓ３０３に応じてその遅延時間を変更可能で
ある。

【００５１】前述のように、入力ビデオ信号は同期信号
と画像信号とに分離される。そして、これらの信号は各
々異なる処理系に入力されるため、Ａ／Ｄ変換部１０３
に入力される画像データとクロック発生部１０４が発生
するＡ／Ｄ変換サンプリングクロックとの間で位相差が
生じてしまう。そこで、遅延回路３０３により画像デー
タとサンプリングクロックの位相を調整する。調整が施
されたＨＤ信号は基準ＨＤ信号ｓ３０２として位相比較
回路３０５及び出力レベル切り換え回路３１５，３１６
に出力される。

【００５２】分周器３０４は後述するプログラマブルカ
ウンタ３１２から出力されたドットクロック信号ｓ３０
３を、システム制御回路１９１により設定された分周比
で分周するものであり、制御信号ｃｓ３０５により分周
比が制御される。

【００５３】図７に分周器３０４の構成を示す。

【００５４】分周器制御信号ｃｓ３０４はクロック，デ
ータ及びラッチの３つの信号を含んでおり、クロック信
号に同期してデータがシフトレジスタ３２０へシリアル
に転送される。データの転送が終了後、ラッチ信号によ
ってシフトレジスタ３２０のデータをメインデバイダの
レジスタ３２１に転送する。

【００５５】３２３はメインデバイダ３２２の値が０に
なるのを判別するものであり、０になるとロード信号ｃ
ｓ３２０をメインデバイダ３２２に出力する。メインデ
バイダ３２２はロード信号ｃｓ３２０を受けて、レジス
タ３２１のデータをメインデバイダ３２２に転送する。

【００５６】位相比較器３０５は遅延調整された基準Ｈ
Ｄ信号ｓ３０２と分周器３０４からの出力信号ｓ３０４
を入力し、それらの位相を比較する。そして、位相差に
応じた電圧の信号をフィルタ３０６に出力する。

【００５７】また、位相比較器３０５は位相ロック状態
であるか否かを示す位相ロック信号ｃｓ３１４を出力
し、制御回路３１７を介してシステム制御回路１９１に
出力する。

【００５８】フィルタ３０６はチャージポンプ３０６及
びローパスフィルタ３０７，３０８で構成される。フィ
ルタ３０６は位相比較器３０５からの出力信号中の高周
波成分と雑音を除去し、直流電圧をＶＣＯ３０６に供給
するものであり、チャージポンプ電流を以下のように可
変することによりＰＬＬの応答速度を制御するものであ
る。

【００５９】すなわち、制御回路３１７はシステム制御
回路１９１が設定した値を制御信号ｃｓ３０７としてＤ
／Ａ変換器３０９に出力し、その値に対応する電流に変
換してチャージポンプ３０６に供給することによりチャ
ージポンプ電流を制御する。

【００６０】また、ＰＬＬの応答特性は抵抗とコンデン
サで構成され、所定のフィルタ係数を有するフィルタ３
０７または３０８により決定される。このように、本実
施例においては、位相比較器３０５の出力信号のゲイン
とフィルタ定数を調整することによりＰＬＬの応答速度
を制御可能に構成している。

【００６１】ＶＣＯ３１０はフィルタ３０６の出力信号
の電圧に応じた周波数を有する信号を出力する。また、
ＶＣＯ３１０はＤ／Ａ変換器３１１の出力信号によって
フリーラン周波数が決定される。すなわち、制御回路３
１７はシステム制御回路１９１が設定した周波数に応じ
た値を制御信号ｃｓ３０８をＤ／Ａ変換器３１１に出力
し、ＶＣＯはこのＤ／Ａ変換器３１１の出力電圧に応じ
た周波数で自走発振する。

【００６２】プログラマブルカウンタ３１２はＶＣＯ３
１０の出力信号をシステム制御回路１９１が設定した分
周比で分周する回路であり、制御回路３１７からの制御
信号ｃｓ３０９により分周比が設定される。

【００６３】このカウンタ３１２によりＶＣＯ３１０の
可変周波数レンジよりも低い周波数の信号を得ることが
可能となり、結果としてＰＬＬのロックレンジを広げる
ことができる。また、逆にＶＣＯ３１０の可変周波数レ
ンジを狭くすることができるので、ＶＣＯ３１０の発振
動作の安定性が向上する。プログラマブルカウンタ３１
２の出力信号はドットクロックｓ３０３として分周器３
０４と遅延回路３１３に出力される。

【００６４】遅延回路３１３は、以下のような理由から
ドットクロックｓ３０３と基準ＨＤ信号ｓ３０２の位相
調整を行うものである。

【００６５】すなわち、クロック発生部１０４における
ＰＬＬ回路は、基準ＨＤ信号と分周器の出力信号との位
相差をロックする、即ち、基準ＨＤ信号と分周器の出力
信号との周波数を等しくするものであり、その位相差を
調整するものではない。従って、基準ＨＤ信号とドット
クロックには位相差が生じているので、遅延回路３１３
は制御信号ｃｓ３１０に応じてプログラマブルカウンタ
３１２の出力信号を遅延して、これらの信号の間の位相
差を調整する。遅延回路３１３の出力信号はレベル切り
換え回路３１４，３１５に出力される。

【００６６】レベル切り換え回路３１４〜３１６はＴＴ
ＬやＥＣＬ，ＰＥＣＬなどクロック供給先に応じて出力
レベルを変換する。

【００６７】レベル切り換え回路３１４は遅延回路３１
３からのドットクロックｓ３０３を入力してＥＣＬに適
したレベルに変換し、Ａ／Ｄ変換部１０３に出力する。

【００６８】レベル切り換え回路３１５は遅延回路３１
３からのドットクロックｓ３０３とリセット信号として
の基準ＨＤ信号ｓ３０２とを入力し、ＥＣＬとＴＴＬに
適したレベルに変換し、ドットクロックｓ３０３を１／
２分周した信号を出力する。

【００６９】図８にレベル切り換え回路３１５の動作タ
イミングチャートを示す。

【００７０】リセット信号ｓ３０２のロー状態をクロッ
クｓ３０３の立ち上がりエッジｂで検出し、出力ｓ１０
４とｓ１０６をクロックｓ３０３の４サイクル期間リセ
ット状態にする。

【００７１】このとき、立ち上がりエッジｂで確実にロ
ー状態をラッチするために、ｂに対するセットアップタ
イムを満足する必要がある。そこで遅延回路３１３がリ
セット信号ｓ３０２とドットクロックｓ３０２との位相
差の調整を行うことによりセットアップタイムを満足す
るようにしている。この後、クロックｓ３０３の立ち上
がりエッジで信号ｃｓ１０４とｃｓ１０６をアクティブ
にする。

【００７２】ＥＣＬコンプリメンタリ信号ｃｓ１０４は
Ａ／Ｄ変換部１０３のデマルチプレクサ用信号として出
力され、ＴＴＬシングルエンド信号ｃｓ１０６は補間回
路１０５のマスタクロックとして出力される。

【００７３】次に、入力ビデオ信号の測定，機種の特
定，表示モードの決定の方法について説明する。

【００７４】図９，１０は一般的なビデオ信号のタイミ
ング波形を示している。

【００７５】本実施例で用いるドットマトリクスパネル
に画像を良好に表示するためには、前述の同期信号測定
部の出力ＰＨＤ１，ＰＨＤ２，ＰＶＤ，ＶＤ値，１ＶＤ
中のＨＤ信号の数，同期パルス幅ＴＨＤ，ＶＨＤといっ
た実際に供給される同期信号から直接得ることのできる
パラメータの他、水平・垂直表示開始時間，フロントポ
ーチ，バックポーチ，そして、画像信号のドットクロッ
クといったパラメータが必要になってくる。

【００７６】本実施例においては、メモリ１９４内に、
接続が予想されるホストコンピュータの出力ビデオ信号
の前記各パラメータをあらかじめ測定したものを表示モ
ードテーブルとして記憶している。この表示モードテー
ブルには、この他、表示モードを特定できない場合に使
用するデフォルトパラメータを１組記憶している。この
デフォルトパラメータは、本実施例における表示装置の
表示パネルの解像度と一般的なビデオ信号とに基づい
て、最も適すると思われるであろう値が選ばれている。

【００７７】図１１〜１３はビデオ信号の同期信号につ
いていくつかの例を示す図である。

【００７８】図１１は最も一般的なもので、ＶＤ信号Ｔ
ＶＤに同期してＨＤ信号の極性が反転するが、ＨＤ信号
の周期は一定で、エッジも立ち下がりで一定であるよう
なタイプである。

【００７９】図１２はＶＤ信号ＴＶＤに同期してＨＤ信
号の周期が変化するタイプであるが、エッジは立ち下が
りで一定である。

【００８０】図１３はＶＤ信号ＴＶＤに同期して検出エ
ッジを変えるとＨＤ信号の周期が一定になるタイプであ
る。

【００８１】さて、本実施例では前述のように、入力画
像信号をデジタル信号に変換するために、まずＨＤ信号
に同期した画像信号のサンプリングクロックを形成する
必要がある。このために、システム制御回路１９１は、
後述のように機種，表示モードの判定後、クロック発生
部１０４の制御回路３１７に各種パラメータをセットす
ることにより、ドットクロック信号ｓ３０３及びこれら
より生成される各種クロック信号ｃｓ１０３〜ｃｓ１０
５の発生を制御することで、所望のサンプリングクロッ
クを得ている。

【００８２】図１４は本実施例において、入力ビデオ信
号の測定，機種の特定及び表示モードの決定までの一連
の制御を行う際の動作の大まかな流れを示した図であ
る。

【００８３】図１４に示したように、この制御は同期信
号変化測定モジュール７０１と表示モード判別及び制御
モジュール７０２の２つに分けることができ、これら２
つのモジュールはそれぞれ独立して動作している。

【００８４】同期信号変化測定モジュール７０１は、ホ
スト装置を変えた，ホスト装置と接続しているケーブル
が抜けた，表示モードが変わって同期信号の周波数が変
化した，等の何らかの変化が起こったことを検出し、表
示モード判別及び制御モジュール７０２に対して表示モ
ード変更要求を出すモジュールである。

【００８５】表示モード判別及び制御モジュール７０２
は、同期信号変化検出モジュール７０１よりの変更要求
を受けて表示モードの判別とそのモードに対する制御を
行うモジュールである。

【００８６】次に、図１５を用いて同期信号変化検出モ
ジュール７０１の動作を説明する。

【００８７】いま、何らかの表示モードで動作している
とする。そして、まず、ステップＳ７０１でシステム制
御回路１９１がクロック発生部１０４から出力される位
相ロック信号ｃｓ３１４を観測し、位相ロックがはずれ
た場合、入力ビデオ信号に変化が生じたと判断してステ
ップＳ７０４に進む。

【００８８】ステップＳ７０４ではシステム制御部１９
１内の変更終了フラグをクリアし、表示モード判定及び
制御モジュールへ表示モード変更要求を出力する。

【００８９】位相ロックがかかっている状態であると、
ステップＳ７０２へ進み、同期信号測定部１０２よりＨ
Ｄ信号及びＶＤ信号の周期を読み出し、ステップＳ７０
３で前回読み出したものと比較する。そして、同じであ
れば入力ビデオ信号に変化がなかったものとみなし、ス
テップＳ７０１に戻る。

【００９０】また、比較結果が前回と異なる場合には変
化が生じたと判断し、ステップＳ７０４に進んで表示モ
ード判定及び制御モジュールへ表示モード変更要求を出
す。

【００９１】その後、ステップＳ７０５でシステム制御
回路１９１内に変更処理フラグがセットされ、変更処理
の終了を待つ。変更処理が終了するとステップＳ７０６
に進み、クロック発生部１０４が入力画像信号に位相同
期するために要する時間を待って、位相ロック信号ｃｓ
３１４を観測する。

【００９２】そして、位相ロックがかかっていればステ
ップＳ７０１に戻り、そうでない場合には本モジュール
では対応不能としてステップＳ７０７に進み、例外処理
を行う。

【００９３】次に、図１６を用いて表示モード判定及び
制御モジュールの動作について説明する。

【００９４】本モジュールにおいては、まず、ステップ
Ｓ７５１においてシステム制御回路１９１は同期信号測
定部１０２のＲ／Ｗ制御回路２３０を制御し、ＶＤ信号
の立ち上がりに同期して１ＶＤ期間分の各パラメータＰ
ＨＤ１，ＰＨＤ２，ＰＶＤ，ＶＤ値，１ＶＤ期間中のＨ
Ｄ信号の数及びＴＨＤ，ＶＨＤをＦＩＦＯ２０５，２０
６及びレジスタ２１４より読み出す。

【００９５】次に、ステップＳ７５２で読み出した各パ
ラメータをメモリ１９４内にある前述の各種ホスト装置
の表示パラメータテーブルの内容と比較し、機種が１機
種に特定できるかどうかを判定する。

【００９６】内容がすべて一致するものがテーブル内よ
り見つかれば１機種に特定できるとし、ステップＳ７５
６に進む。また、１機種に特定できない場合にはステッ
プＳ７５４に進み、複数機種なら特定可能かどうかを判
断して、特定できる場合にはステップＳ７５５にてキー
マトリクス１９２の機種設定スイッチがセットされてい
るかどうかをチェックする。

【００９７】そして、機種設定スイッチの設定による設
定表示モードが、ステップＳ７５４で特定した複数の機
種のモードのなかにあるかどうかを判断する。複数の機
種のモードのなかにあった場合には前記機種設定スイッ
チによる設定モードを１つのモードに特定し、ステップ
Ｓ７５６に進む。

【００９８】ステップＳ７５６ではＨＤ信号の立ち下が
り周期ＰＨＤ１の種類が１種類であるかどうかを判断
し、１つであればステップＳ７５７へ進んでメモリ１９
４の表示モードテーブル内より各パラメータを読み出
す。そして、クロック発生部１０４の制御回路３１７に
出力し、分周器３０４，Ｄ／Ａ変換器３０９，３１１等
を制御して、所望のクロックを発生する。

【００９９】その後、ステップＳ７５８で変更処理終了
フラグをセットし、更に、同期信号測定モジュールへ変
更処理の終了を知らせる。

【０１００】一方、ＨＤ信号の立ち下がり周期ＰＨＤ１
が１種類ではない場合にはステップＳ７５９に進み、単
純には１種類ではないが、途中で周期検出エッジを変化
させると１種類になるような場合、例えば図１３のよう
にＶＤ信号の立ち上がりを含めてｉ個は立ち下がりＨＤ
周期ＰＨＤ１がｔ１、その後Ｎ−ｉ−１個はＰＨＤ２が
ｔ１になるような場合はステップＳ７６０に進む。そし
て、メモリ１９４内の表示モードテーブルより特定した
表示モードのパラメータのうち、分周器３０４，Ｄ／Ａ
変換器３０９，３１１等を制御するためのパラメータを
制御回路３１７に出力する。

【０１０１】次いでステップＳ７６１に進み、ＨＤ周期
検出エッジの変化点のＨＤ信号の数、ＰＨＤ（ｉ−１）
とＰＨＤ（Ｎ−１）を特定したモードテーブル内より読
み出し、同期信号測定部１０２のＨＤ数比較レジスタ２
２１に書き込む。

【０１０２】その後ステップＳ７６２に進み、変更処理
終了フラグをセットし、ステップＳ７６３にて同期信号
測定部１０２のＨＤ数比較レジスタの値と入力ビデオ信
号中のＨＤ信号の数が一致し、コンパレータ２２２から
の制御信号ｃｓ２２２がアクティブになったかどうかを
検出する。制御信号ｃｓ２２２がアクティブになるとス
テップＳ７６４へ進み、次のＨＤ周期の検出エッジを立
ち下がりにするのか立ち上がりにするのかを判定、すな
わち、図１３の例ではＨＤ信号のカウント値がＰＨＤ
（ｉ−１）ならば立ち下がり、ＰＨＤ（Ｎ−１）ならば
立ち下がりと判断する。立ち下がりであればステップＳ
７６５でクロック発生部１０４に対し極性反転回路３０
２を制御して立ち下がりで位相比較器３０５が位相比較
検出動作を行うようにし、また、立ち上がりであればス
テップＳ７６６で立ち上がりで位相比較器３０５が位相
比較検出動作を行うようにする。

【０１０３】そして、ステップＳ７６３に戻り、この動
作を繰り返すことで位相比較エッジを変化させる。

【０１０４】一方、ステップＳ７５９で、機種（表示モ
ード）は１つに特定できるが、ＨＤ信号が複数種類存在
するような場合、例えば図１２のようにＶＤ信号の立ち
上がりを含めてｉ個のＰＨＤ１がｔ１、その後Ｎ−ｉ個
のＰＨＤ１がｔ２になるような場合には、ステップＳ７
６７においてメモリ１９４の表示モードテーブルより特
定したモードのパラメータのＨＤ周期の変化点のＨＤ信
号の数、ＰＨＤ（ｉ−１）とＰＨＤ（Ｎ−１）を読み出
し、同期信号測定部１０２のＨＤ数比較レジスタ２２１
に書き込む。

【０１０５】その後、ステップＳ７６８において変更処
理終了フラグをセットし、ステップＳ７６９にてＨＤ数
比較レジスタ２２１とＨＤ信号の数が一致し、コンパレ
ータ２２２からの制御信号ｃｓ２２２がアクティブにな
ったかどうかを検出する。制御信号ｃｓ２２２がアクテ
ィブになるとステップＳ７７０にて対応するパラメータ
を表示モードテーブルより読み出し、前述のようにクロ
ック発生部１０４のクロック発生動作を制御する。その
後、ステップＳ７６９に戻る。

【０１０６】このようにＨＤ周期が変化しても、ドット
クロック信号ｓ３０３及び各クロック信号ｃｓ１０３〜
ｃｓ１０５が所望の周波数，位相になるように制御でき
る。

【０１０７】さて、ステップＳ７５４あるいはＳ７５５
で、入力されたビデオ信号の表示モードが特定できない
場合には、ステップＳ７２１において、ステップＳ７５
６，７５９と同様にビデオ信号のＨＤ周期が１つ、ある
いはＨＤ検出エッジを変化させれば１つになるかどうか
を判断する。

【０１０８】ＨＤ周期が１種類の場合には、ステップＳ
７７２にてステップＳ７５７〜７５８の処理とほぼ同様
な処理を行う。すなわち、まず、メモリ１９４の表示モ
ードテーブルよりデフォルトモードのパラメータを読み
出し、クロック発生部１０４の動作を前述のように制御
する。その後、ステップＳ７７３にて変更処理終了フラ
グをセットし、同期信号測定モジュールへ変更処理の終
了を知らせる。

【０１０９】一方、立ち下がり周期ＰＨＤ１が１種類で
はない場合にはステップＳ７７４に進み、ステップＳ７
５９と同様に、単純には１種類ではないが、途中で周期
検出エッジを変化させると１種類になるような場合、例
えば図１３のようにＶＤ信号の立ち上がりを含めてｉ個
は立ち下がりＨＤ周期ＰＨＤ１がｔ１、その後Ｎ−ｉ−
１個はＰＨＤ２がｔ１になるような場合は、ステップＳ
７６０〜７６６と同様の処理を行う。

【０１１０】すなわち、ステップＳ７７５にてメモリ１
９４の表示モードテーブルよりデフォルト表示モードの
パラメータを読み出し、クロック発生部１０４に出力す
る。次いでステップＳ７７６に進み、ＨＤ周期検出エッ
ジの変化点のＨＤ信号の数、ＰＨＤ（ｉ−１）とＰＨＤ
（Ｎ−１）を読み出し、同期信号測定部１０２のＨＤ数
比較レジスタ２２１に書き込む。

【０１１１】その後ステップＳ７７７に進み、変更処理
終了フラグをセットする。そして、ステップＳ７７８に
てＨＤ数比較レジスタ２２１の値とＨＤ信号の計数値と
が一致し、コンパレータ２２２からの制御信号ｃｓ２２
２がアクティブになったかどうかを検出する。制御信号
ｃｓ２２２がアクティブになるとステップＳ７７９に進
み、次のＨＤ周期の検出エッジを立ち下がりにするのか
立ち上がりにするのかを判定し、クロック発生部１０４
の極性反転回路３０２を制御する。この際、極性反転前
後に位相比較イネーブル信号ｃｓ３０５を一時的にイン
ヒビット状態（動作禁止状態）にして位相差検出動作が
乱れないようにしている。

【０１１２】ＨＤ信号の検出エッジの制御が終了したら
ステップＳ７７８に戻り、以上の動作を繰り返し、位相
比較エッジを入力ビデオ信号に応じて制御する。

【０１１３】一方、ステップＳ７７４で、表示モードを
１つに特定できず、更にＶＤ期間内にＨＤ周期が複数存
在する場合、例えば図１２のような場合にはステップＳ
７８２に進む。

【０１１４】図１２においては、ＶＤ信号の立ち上がり
を含めてｉ個のＰＨＤ１がｔ１，その後Ｎ−ｉ個のＰＨ
Ｄ１がｔ２である２種類のＨＤ周期が存在する。今、ｉ
＞Ｎ−ｉとすると、図１２におけるＨＤ周期の中で出現
数が最大のものは周期がｔ１のものであり、この最大周
期から他の周期へ変化する１つ前のＨＤ信号の数はｉ−
１であり、他の周期から最大周期へ変化する１つ前のＨ
Ｄ信号の数はＮ−１である。

【０１１５】このような場合は、ステップＳ７８２に
て、まず複数種類のＨＤ周期の中で最大のＨＤ周期とそ
の出現数を検出し、その最大数のＨＤ周期から他のＨＤ
周期へ変化する１つ前のＨＤ信号数ＮＨＤ１と、他の周
期から最大数のＨＤ周期へ変化する１つ前のＨＤ信号数
ＮＨＤ２を同期信号測定部１０２のＨＤ数比較レジスタ
２２１にセットする。

【０１１６】そして、ステップＳ７８３にてメモリ１９
４の表示モードテーブルよりデフォルト表示モードのパ
ラメータを読み出し、クロック発生部１０４に出力し、
前述のようにクロック発生動作を制御する。

【０１１７】その後ステップＳ７８４にて変更処理終了
フラグをセットし、ステップＳ７８５に進む。ステップ
Ｓ７８５ではＨＤ信号比較レジスタ２２１の値とＨＤ信
号の計数値が一致し、コンパレータ２２２からアクティ
ブの制御信号ｃｓ２２２が出力されたかどうかを検出す
る。制御信号ｃｓ２２２がアクティブになるとステップ
Ｓ７８６に進み、その制御信号が前述の最大数のＨＤ周
期から他の周期へ変化する１つ前のＨＤ信号であること
を示しているのか、または、他の周期から最大数のＨＤ
周期に変化する１つ前のＨＤ信号であることを示してい
るのかを判別する。（すなわち、次のＨＤ周期が最大数
のＨＤ周期であるのか、それ以外の周期であるのかを判
別する。）

【０１１８】判別の結果、最大数のＨＤ周期以外であれ
ばステップＳ７８７に進み、位相比較器３０５の動作を
禁止するようにクロック発生部１０４を制御する。

【０１１９】また、最大数のＨＤ周期であれば、ステッ
プＳ７８８に進み、位相比較器３０５の比較動作を許可
にするようにクロック発生部１０４を制御する。そし
て、ステップＳ７８５へ戻って以上の動作を繰り返す。

【０１２０】このように構成することにより、ＶＤ信号
の１周期内の最大数のＨＤ信号に対してＰＬＬをロック
させて、その最大数のＨＤ信号に位相同期したクロック
を発生すると共に、ＰＬＬのアンロック期間を最小限に
することができる。従って、同期信号の変化によるＰＬ
Ｌの乱れを最小限にすることができ、安定してクロック
を発生可能になるので、良好に表示動作を行うことが可
能になる。

【０１２１】本実施例では、前述のように表示モードの
判別に関して、クロック発生部１０４における位相比較
器３０５のロック／アンロック状態を示す制御信号ｃｓ
３１４に応じてその判定が正しいかどうかを確認してい
る。

【０１２２】以下、ロック／アンロック制御信号を用い
た確認動作について図１７のフローチャートを用いて説
明する。

【０１２３】前述のモードの判別モジュールが終了する
と、システム制御回路１９１はステップＳ１００１にて
クロック発生部１０４からの制御信号ｃｓ３１４の状態
を確認する。そして、ＰＬＬがアンロック状態であった
場合、入力画像信号の表示モード及びホストコンピュー
タからの出力信号が別の仕様のものと変更になったと判
断し、ステップＳ１００２に進む。また、ＰＬＬがロッ
クされている場合には確認処理を終了する。

【０１２４】ステップＳ１００２では、新たに同期信号
測定部１０２からＨＤ・ＶＤ信号の周波数を受け取る。
そしてステップＳ１００３において、ＨＤ信号周波数が
対応可能な最低周波数（Ｈbottom，以下Ｈｂ）から所定
の周波数ＡＨｚの間であり、かつ、ＶＤ信号が対応可能
な最低周波数（Ｖbottom，以下Ｖｂ）から所定の周波数
ＢＨｚの間であるかを判定する。

【０１２５】各同期信号の周波数がこれらの周波数の間
にある場合は、ステップＳ１００４にて所定のモード０
〜Ｍまでの間のモード０として、このモード０に応じた
クロック発生部１０４及び表示動作の制御を行う。そし
て、ステップＳ１００５にて再びＰＬＬがロックしたか
を判定し、ロックした場合にはステップＳ１００６にて
現在のモードがモード０であると判断して処理を終了す
る。また、ステップＳ１００５で再びアンロック状態で
ある場合には、現在のモードはモード０ではないと判断
し、引き続き判定処理に進む。

【０１２６】そして、前記ステップＳ１００３〜Ｓ１０
０５までの処理をモードＭまで繰り返す。モード０から
モードＭまで入力画像信号の特定がなされなかった場
合、現在の入力画像信号には対応不能と判断して、ステ
ップＳ１０１５において対応不能時の処理、例えばその
旨を表示部１５に表示して終了する。

【０１２７】１０５は、補間部であって、Ａ／Ｄ変換部
１０３より得られるデジタル化されたＲＧＢ画像信号ｓ
１０３に垂直補間処理を施し、表示パネル１５の表示解
像度に合わせた解像度に変換する。

【０１２８】まず、本補間部で採用しているアルゴリズ
ムについて説明する。

【０１２９】ここで補間部１０５においてなされる補間
処理について、図１７〜図１９を用いて詳細に説明す
る。補間処理方法として、一般的によく用いられている
方法としては、最近隣内挿法、線形補間法（１次内挿
法）、３次たたみ込み補間法等がある。

【０１３０】最近隣内挿法は、内挿したい画素に最も近
い補間前画素を補間画素とする方法である。

【０１３１】また線形補間法は、内挿したい画素の両脇
にある画素の画像データを用いて、内挿する画素の画像
データを求める方法である。例えば図１７に示すよう
に、距離間隔１で並んでいる画素ａ１、ａ２からそれぞ
れｕ、ｖの距離にある位置（画素ａ１とａ２の間）に画
素ｂを内挿する場合、画素ｂの画像データは式（１）で
求められる。

【０１３２】 ｂ＝ａ１×ｕ／（ｕ＋ｖ）＋ａ２×Ｖ／（ｕ＋ｖ） （１）

【０１３３】一方、３次たたみ込み補間法は、内挿した
い画素の両脇２画素づつの画像データと、３次たたみ込
み関数を用いて内挿する画素の画像データを求める方法
である。３次たたみ込み関数ｆは、内挿する画素と、距
離間隔１で並んでいる両脇２画素づつとの距離をｔとし
て式（２）で与えられる。

【０１３４】 ｆ（ｔ）＝ｓｉｎ（πｔ）／（πｔ） （２） 式（２）はｔの範囲により、式（３）、（４）、（５）
のように展開される。

【０１３５】 ｆ（ｔ）＝１−２｜ｔ｜²＋｜ｔ｜³ （０≦｜ｔ｜＜１） （３） ｆ（ｔ）＝４−８｜ｔ｜＋５｜ｔ｜²−｜ｔ｜³ （１≦｜ｔ｜＜２） （４） ｆ（ｔ）＝０（２≦ｌｔｌ） （５）

【０１３６】例えば図２２に示すように、距離間隔１で
並んである画素ａ１、ａ２、ａ３、ａ４からそれぞれｕ
１、ｕ２、ｕ３、ｕ４の距離にある位置（画素ａ２とａ
３の間）に画素ｂを内挿する場合、画素ｂの画像データ
は該３次たたみ込み関数ｆを用いて式（６）で求められ
る。

【０１３７】 ｂ＝ａ１（４−８×ｕ１＋５×ｕ１²−ｕ１³）＋ａ２（１−２×ｕ２²＋ｕ２³ ）＋ａ３（１−２×ｕ３²＋ｕ３³）＋ａ４（４−８×ｕ４＋５×ｕ４²−ｕ４³） （６）

【０１３８】ここで式（１）、（６）を用いて、例とし
て７６８画素から９６０画素へ、線形補間法（１次内挿
法）および３次たたみ込み補間法による補間処理を行う
場合について、図１９を用いて説明する。この例の場
合、５画素の補間前データから、８画素の補間データを
作成する。そのため、線形補間後の画像データｂｎおよ
び、３次たたみ込み補間法による補間後の画像データｂ
ｎは、補間前の画像データａｎを用いてそれぞれ式
（７）および式（８）で与えられる。

【０１３９】 ｂ５ｎ＋１＝ａ４ｎ＋１ （ｎ＝０，１，２…） ｂ５ｎ＋２＝（４／５）×ａ４ｎ＋１＋（１／５）×ａ４ｎ＋２ ｂ５ｎ＋３＝（３／５）×ａ４ｎ＋２＋（２／５）×ａ４ｎ＋３ ｂ５ｎ＋４＝（２／５）×ａ４ｎ＋３＋（３／５）×ａ４（ｎ＋１） ｂ５ｎ＋５＝（１／５）×ａ４（ｎ＋１）＋（４／５）×ａ４（ｎ＋１）＋１ （７） ｂ５ｎ＋１＝ａ４ｎ＋１ （ｎ＝０，１，２…） ｂ５ｎ＋２＝（−４／１２５）×ａ４ｎ＋（２９／１２５）×ａ４ｎ＋１ ＋（１１６／１２５）×ａ４ｎ＋２＋（−１６／１２５）×ａ４ｎ＋３ ｂ５ｎ＋３＝（−１２／１２５）×ａ４ｎ＋１（６２／１２５）×ａ４ｎ＋２ ＋（９３／１２５）×ａ４ｎ＋３＋（−１８／１２５）×ａ４（ｎ＋１） ｂ５ｎ＋４＝（−１８／１２５）×ａ４ｎ＋２ ＋（９３／１２５）×ａ４ｎ＋３＋（６２／１２５）×ａ４（ｎ＋１） ＋（−１２／１２５）×ａ４（ｎ＋１）＋１ ｂ５（ｎ＋１）＝（−１６／１２５）×ａ４ｎ＋３ ＋（１１６／１２５）×ａ４（ｎ＋１）＋（２９／１２５） ×ａ４（ｎ＋１）＋１＋（−４／１２５）×ａ４（ｎ＋１）＋２ （８）

【０１４０】しかし、式（７）および式（８）を用い
て、線形補間法または３次たたみ込み補間法による補間
処理をハードウエア（ＡＳＩＣ）で実行しようとする
と、複雑な分数の演算が必要なため非現実的な規模にな
ってしまう。

【０１４１】そこで、本実施例では、小規模のハードウ
エア（ＡＳＩＣ）で、線形補間法または３次たたみ込み
補間法による補間処理を実現するために、式（７）およ
び式（８）の係数を２の指数の和で近似を行う。式
（７）および式（８）の近似結果をそれぞれ式（９）お
よび式（１０）に示す。

【０１４２】 ｂ５ｎ＋１＝ａ４ｎ＋１ （ｎ＝０，１，２…） ｂ５ｎ＋２＝（１／２＋１／４）×ａ４ｎ＋１＋（１／４）×ａ４ｎ＋２ ｂ５ｎ＋３＝（１／２＋１／８）×ａ４ｎ＋２＋（１／４＋１／８） ×ａ４ｎ＋３ ｂ５ｎ＋４＝（１／４＋１／８）×ａ４ｎ＋３＋（１／２＋１／８） ×ａ４（ｎ＋１） ｂ５ｎ＋５＝（１／４）×ａ４（ｎ＋１）＋（１／２＋１／４） ×ａ４（ｎ＋１）＋１ （９） ｂ５ｎ＋１＝ａ４ｎ＋１ （ｎ＝０，１，２…） ｂ５ｎ＋２＝（−１／１６）×ａ４ｎ＋（１／４）×ａ４ｎ＋１ ＋（１／２＋１／４＋１／８＋１／１６）×ａ４ｎ＋２ ＋（−１／８）×ａ４ｎ＋３ ｂ５ｎ＋３＝（−１／８）×ａ４ｎ＋１＋（１／２）×ａ４ｎ＋２ ＋（１／２＋１／４）×ａ４ｎ＋３＋（−１／８）×ａ４（ｎ＋１） ｂ５ｎ＋４＝（−１／８）×ａ４ｎ＋２＋（１／２＋１／４）×ａ４ｎ＋３ ＋（１／２）×ａ４（ｎ＋１）＋（−１／８）×ａ４（ｎ＋１）＋１ ｂ５（ｎ＋１）＝（−１／８）×ａ４ｎ＋３＋（１／２＋１／４＋１／８ ＋１／１６）×ａ４（ｎ＋１）＋（１／４）×ａ４（ｎ＋１）＋１ ＋（−１／１６）×ａ４（ｎ＋１）＋２ （１０）

【０１４３】式（７）から式（９）への近似は、なるべ
く係数項が少なく、かつ最大近似誤差が１／２０に収ま
るように近似を行った。また式（８）から式（１０）へ
の近似も、なるべく係数項が少なく、かつ最大近似誤差
１／３２に収まるように近似を行った。

【０１４４】もし、補間処理による画質の劣化をより少
なくしたい場合には、１／６４よりもさらに小さい項を
追加することにより最大近似誤差をより小さくする。ま
た逆に、よりハード（ＡＳＩＣ）を小規模にしたい場合
には、１／６４や１／３２等の小さい項を省くことによ
り、近似誤差は増加するがハード（ＡＳＩＣ）規模は小
さくすることができる。

【０１４５】また同様にして、４８０画素から９６０画
素への補間を行う場合の近似結果を、線形補間について
は式（１１）、３次たたみ込み補間については式（１
２）に示す。

【０１４６】 ｂ２ｎ＋１＝ａｎ＋１ （ｎ＝０，１，２…） ｂ２（ｎ＋１）＝（１／２）×ａｎ＋１＋（１／２）×ａｎ＋２ （１１） ｂ２ｎ＋１＝ａｎ＋１ （ｎ＝０，１，２…） ｂ２（ｎ＋１）＝（−１／８）×ａｎ＋（１／２＋１／８）×ａｎ＋１ ＋（１／２＋１／８）×ａｎ＋２＋（−１／８）×ａｎ＋３ （１２）

【０１４７】さらに同様にして、６００画素から９６０
画素への補間を行う場合の近似結果を、線形補間につい
ては式（１３）、３次たたみ込み補間については式（１
４）に示す。

【０１４８】 ｂ８ｎ＋１＝ａ５ｎ＋１ （ｎ＝０，１，２…） ｂ８ｎ＋２＝（１／２＋１／８）×ａ５ｎ＋１＋（１／４＋１／８） ×ａ５ｎ＋２ ｂ８ｎ＋３＝（１／４）×ａ５ｎ＋２（１／２＋１／４）×ａ５ｎ＋３ ｂ８ｎ＋４＝（１／２＋１／４＋１／８）×ａ５ｎ＋２＋（１／８） ×ａ５ｎ＋３ ｂ８ｎ＋５＝（１／２）×ａ５ｎ＋３＋（１／２）×ａ５ｎ＋４ ｂ８ｎ＋６＝（１／８）×ａ５ｎ＋４＋（１／２＋１／４＋１／８） ×ａ５（ｎ＋１） ｂ８ｎ＋７＝（１／２＋１／４）×ａ５ｎ＋４＋（１／４）×ａ５（ｎ＋１） ｂ８（ｎ＋１）＝（１／４＋１／８）×ａ５（ｎ＋１）＋（１／２＋１／８） ×ａ５（ｎ＋１）＋１ （１３） ｂ８ｎ＋１＝ａ５ｎ＋１ （ｎ＝０，１，２…） ｂ８ｎ＋２＝（−１／１６＋−１／３２）×ａ５ｎ＋（１／４＋１／８ ＋１／１６＋１／３２）×ａ５ｎ＋１＋（１／２＋１／４）×ａ５ｎ ＋２＋（−１／８）×ａ５ｎ＋３ ｂ８ｎ＋３＝（−１／８）×ａ５ｎ＋１＋（１／２＋１／４＋１／８） ×ａ５ｎ＋２＋（１／４＋１／３２）×ａ５ｎ＋３＋（−１／３２） ×ａ５ｎ＋４ ｂ８ｎ＋４＝（−１／６４）×ａ５ｎ＋１＋（１／８＋１／６４）×ａ５ｎ ＋２＋（１／２＋１／４＋１／８＋１／１６＋１／３２）×ａ５ｎ＋３ ＋（−１／１６＋−１／３２）×ａ５ｎ＋４ ｂ８ｎ＋５＝（−１／８）×ａ５ｎ＋２＋（１／２＋１／８）×ａ５ｎ＋３ ＋（１／２＋１／８）×ａ５ｎ＋４＋（−１／８）×ａ５（ｎ＋１） ｂ８ｎ＋６＝（−１／１６＋−１／３２）×ａ５ｎ＋３＋（１／２＋１／４ ＋１／８＋１／１６＋１／３２）×ａ５ｎ＋４＋（１／８＋１／６４） ×ａ５（ｎ＋１）＋（−１／６４）×ａ５（ｎ＋１）＋１ ｂ８ｎ＋７＝（−１／３２）×ａ５ｎ＋３＋（１／４＋１／３２）×ａ５ｎ ＋４＋（１／２＋１／４＋１／８）×ａ５（ｎ＋１）＋（−１／８） ×ａ５（ｎ＋１）＋１ ｂ８（ｎ＋１）＝（−１／８）×ａ５ｎ＋４＋（１／２＋１／４） ×ａ５（ｎ＋１）＋（１／４＋１／８＋１／１６＋１／３２） ×ａ５（ｎ＋１）＋１＋（−１／１６＋−１／３２）ａ５（ｎ＋１）＋２ （１４）

【０１４９】この様に、補間の際の係数を２の指数の和
（１／２ⁿ）で近似することにより、補間データを生成
するための演算をビットシフトと加算により行うことが
できる。

【０１５０】続いて補間処理部１０５の構成例について
図２１を用いて詳細に説明する。

【０１５１】図２１は、入力された有効表示画像データ
を垂直補間しドットマトリスクディスプレイに拡大表示
を行う垂直補間装置の詳細ブロック図である。

【０１５２】同図において、４０１は、ＡＤコンバータ
からの出力であるデジタルの画像データを入力する入力
回路、４０２は垂直補間処理を制御するための制御入力
回路、４０２ａはシステム制御回路より設定された設定
データを保存するメモリ、４０２ｂは、保存された設定
データを他の処理装置に供給する設定供給回路、４０３
は、クロックと同期信号を入力する同期入力回路、４０
４は、後段のデジタル処理回路へ画像データと同期信号
を出力する出力回路、４０５は、出力回路が画像データ
を出力する際の転送レートを決定する出力クロック供給
回路、４０６は、入力された画像データを用いてデジタ
ル処理を行い水平ラインを増加させる垂直補間処理部回
路、４０７は、垂直補間処理回路４０６の制御を行う補
間制御回路である。

【０１５３】このような構成において、入力回路４０１
は、Ａ／Ｄ変換部１０３より出力されデータ信号線Ｓ１
０３を介して入力された画像データを、同期入力回路４
０３に入力される各信号と同期させ、垂直補間処理回路
４０６に出力する。垂直補間処理回路４０６は制御入力
回路４０２のメモリ４０２ａに記憶され、設定供給回路
４０２ｂによって供給された設定データに基づいて処理
を行い、出力クロック供給回路４０５から供給されるク
ロックに同期して出力回路４０４よりスイッチ１０６に
画像データを送出する。また、垂直補間処理を行わない
場合には、同期入力回路４０３より供給されるクロック
を用い、出力回路４０４よりスイッチ１０６に画像デー
タを送出する。

【０１５４】図２２は、図２１で示した垂直補間処理回
路４０６と補間制御回路４０７の詳細な構成を示す図で
ある。

【０１５５】同図において、４０６ａは画像データと同
期信号との同期をとるめたのフリップフロップ（Ｆ／
Ｆ）回路、４０６ｂは、１水平ライン分のデータを記憶
する入力ＦＩＦＯメモリ、４０６Ｃは、補間係数を用い
て入力された画像データに対して演算処理を行う演算回
路、４０６ｄは、補間演算を行った後の画像データを記
憶する出力ＦＩＦＯメモリ、４０６ｅは、前記出力ＦＩ
ＦＯメモリ４０６ｄの出力を選択し後段のスイッチ４０
６ｆに転送するスイッチ、４０６ｆは、補間係数が１の
場合つまり補間を行わない場合のスルーパスを選択する
スイッチ、４０７ａは、画像データの入力タイミングと
ＦＩＦＯメモリ４０６ｂのデータ書き込みタイミングと
読みだしタイミングを制御する入力ＦＩＦＯ制御回路、
４０７ｂは、演算回路のタイミングと出力ＦＩＦＯメモ
リ４０６ｂの書き込みタイミングを制御する出力ＦＩＦ
Ｏ書き込み制御回路、４０７ｃはＦＩＦＯ４０６ｂの読
みだしタイミングを制御する出力ＦＩＦＯ制御回路、４
０７ｄは、表示開始位置を検出する表示位置検出回路、
４０７ｅは、垂直補間処理回路４０６から出力する画像
データと同期信号のタイミングを調整する出力表示位置
補正回路、４０７ｆは、各ラインごとの指数を制御する
演算制御回路である。

【０１５６】このような構成において、入力回路４０１
より入力された画像データは、Ｆ／Ｆ回路４０６ａにお
いて入力ＦＩＦＯ制御回路４０７ａの制御信号により同
期化され、入力ＦＩＦＯメモリ４０６ｂに画像データが
転送されていく。各入力ＦＩＦＯメモリ４０６ｂは、１
水平ラインづつ遅れた画像データが順次転送されるよう
に入力ＦＩＦＯ制御回路４０７ａによって制御されてい
る。

【０１５７】演算回路４０６ｃは、演算制御回路４０７
ｆからの制御信号によって水平の同じカラムの画像デー
タを演算回路４０６ｃに各々入力し、垂直補間ラインを
生成し、出力ＦＩＦＯメモリ４０６ｄに出力ＦＩＦＯ制
御回路４０７ｃの制御によって記憶する。記憶された画
像データは、出力ＦＩＦＯ制御回路４０７ｃからの信号
によって読み出され、スイッチ４０６ｅとスイッチ４０
６ｆを経由してスイッチ１０６に画像データを転送す
る。転送する際に、画像データと同期した信号を出力表
示位置補正回路４０７ｅにより生成し、転送する。

【０１５８】図２３は、入力された画像データの演算回
路４０６ｃの構成を示すブロック図である。

【０１５９】同図において、指数演算回路４０６ｃ１
は、Ｆ／Ｆ回路４０６ａ或いは入力ＦＩＦＯメモリ４０
６ｂより各々のラインの画像データを受け個々に予め決
まられた指数を掛けて、４入力の加算器４０６ｃ２に各
々画像データを転送し加算を行う。加算結果の画像デー
タは符号処理回路４０６ｃ３に送られ計算結果が負にな
っている場合は、最小値“００”（６ｂｉｔ、１６進
数）に変更し最大値を超えている場合は最大値“３Ｆ”
（６ｂｉｔ、１６進数）に変更される。

【０１６０】図２４は、指数演算回路４０６ｃ１の詳細
な構成を示す図である。

【０１６１】同図において、入力された画像データにつ
いてその１／３２から３２／３２までの値を作り、２の
補数演算器は前段の画像データを負の数に変換する。選
択器は２の補数演算器を通した画像データと通さない画
像データを選択し４入力の加算器４０６ｃ２に画像デー
タを転送する。即ち、演算制御回路４０７ｆは補間係数
に応じて各アンドゲートの開閉を制御し、ビットシフ
ト、加減算を実現している。

【０１６２】図２５は、ＩＢＭ社のグラフィックカード
であるＶＧＡの表示モードの内の１である、水平６４０
ドット、垂直３５０ラインの場合の垂直補間処理を行う
為の概略動作説明図である。

【０１６３】この場合入力画像信号は、水平６４０ドッ
トを１ドット当たり２回サンプリングし１２８０ドット
に拡大させ、垂直を３５０ラインから補間部１０５の垂
直補間処理によって４９０ラインに増加させ、かつドッ
トマトリクスディスプレイ１５内で更に２ライン拡大を
行いアスペクト比の近似した垂直を９８０ラインに増加
さる。これによりドットマトリクスディスプレイ１．５
では、水平１２８０ドット、垂直９８０ラインの有効表
示エリアで表示が行われる。

【０１６４】補間処理では、図中（ｂ）に記載のタイミ
ングで画像データが入力される。この例の場合水平１ラ
インの時間は３１．７７８ｕＳでありその中で２５．４
２２ｕＳ中に有効な画像データが含まれている。また、
この垂直補間処理の場合入力ライン５に対して出力が７
ライン作成されなければならない。したがって図中
（ａ）の式のようになり出力の周期が２２．６９９ｕＳ
に決まる。また更に、有効データの期間の関係から出力
の出力サイクルが決定する。この例の場合は、３９．１
６ＭＨｚから２８．１９６ＭＨｚに決まる。入力のタイ
ミングと出力のタイミングの関係は、２ライン入力され
てから出力を初め５ライン入力される間に出力を７ライ
ン行う必要がある。

【０１６５】次に（ｃ）には、入力ラインと出力ＦＩＦ
Ｏメモリ４０６ｄの関係を記してあり、左記の入力ライ
ンのサイクル番号のラインが入力された場合に、各出力
ＦＩＦＯメモリ内にそれぞれ図記載のサイクルライン番
号のラインが入力されるように制御が行われる。

【０１６６】図２６は、ＶＥＳＡ規格の水平８００ドッ
ト、垂直６００ラインの場合の垂直補間処理を行うため
の概略動作説明である。この場合入力画像信号は、水平
８００ドットの有効表示期間を１２８０でサンプリング
し１２８０ドットに拡大させ、垂直を６００ラインから
補間部１０５の垂直補間処理によってアスペクト比の近
似した垂直を９６０ラインに増加さる。これによりドッ
トマトリクスディスプレイ１５では、水平１２８０ドッ
ト、垂直９６０ラインの有効表示エリアで表示が行われ
る。

【０１６７】補間処理では、図中（ｂ）に記載のタイミ
ングで画像データが入力される。この例の場合水平１ラ
インの時間は２８．４４４ｕＳでありその中で２２．２
２２ｕＳ中に有効な画像データが含まれている。また、
この垂直補間処理の場合入力ライン５に対して出力が８
ライン作成されなければならない。したがって図中
（ａ）の式のようになり出力の周期が１７．７７８ｕＳ
に決まる。また更に、有効データの期間の関係から出力
の出力サイクルが決定する。この例の場合は、５５．３
８５ＭＨｚから３６．０００ＭＨｚに決まる。入力のタ
イミングと出力のタイミングの関係は、２ライン入力さ
れてから出力を初め５ライン入力される間に出力を８ラ
イン行う必要がある。

【０１６８】次に、（ｃ）には入力ラインと出力ＦＩＦ
Ｏメモリ４０６ｄの関係を記してあり、左記の入力ライ
ンのサイクル番号のラインが入力された場合に、各出力
ＦＩＦＯメモリ内にそれぞれ図記載のサイクルライン番
号のラインが入力されるように制御する。

【０１６９】図２７は、ＶＥＳＡ規格の水平８００ドッ
ト、垂直６００ラインの場合の垂直補間処理を行うため
の概略動作説明である。この場合入力画像信号は、水平
８００ドットの有効表示期間を１２８０でサンプリング
し１２８０ドットに拡大させ、垂直を６００ラインから
補間部１０５の垂直補間処理によってアスペクト比の近
似した垂直を９６０ラインに増加さる。これによりドッ
トマトリクスディスプレイ１５では、水平１２８０ドッ
ト、垂直９６０ラインの有効表示エリアで表示が行われ
る。

【０１７０】補間処理では、図中（ｂ）に記載のタイミ
ングで画像データが入力されるこの例の場合水平１ライ
ンの時間は２６．４００ｕＳでありその中で２０．００
０ｕＳ中に有効な画像データが含まれている。また、こ
の垂直補間処理の場合入力ライン５に対して出力が８ラ
イン作成されなければならない。したがって図中（ａ）
の式のようになり出力の周期が１６．５００ｕＳに決ま
る。また更に、有効データの期間の関係から出力の出力
サイクルが決定する。この例の場合は、６３．３６６３
ＭＨｚから３８．７８７８ＭＨｚに決まる。入力のタイ
ミングと出力のタイミングの関係は２ライン入力されて
から出力を初め５ライン入力される間に出力を８ライン
行う必要がある。

【０１７１】次に、（ｃ）には入力ラインと出力ＦＩＦ
Ｏメモリ４０６ｄの関係を記してあり、左記の入力ライ
ンのサイクル番号のラインが入力された場合に、各出力
ＦＩＦＯメモリ内にそれぞれ図記載のサイクルライン番
号のラインが入力されるように制御する。

【０１７２】図２８は、ＶＥＳＡ規格の水平８００ドッ
ト、垂直６００ラインの場合の垂直補間処理を行うため
の概略動作説明である。この場合入力画像信号は、水平
８００ドットの有効表示期間を１２８０でサンプリング
し１２８０ドットに拡大させ、垂直を６００ラインから
補間部１０５の垂直補間処理によってアスペクト比の近
似した垂直を９６０ラインに増加さる。これによりドッ
トマトリクスディスプレイ１５では、水平１２８０ドッ
ト、垂直を９６０ラインの有効表示エリアで表示が行わ
れる。

【０１７３】補間処理では、図中（ｂ）に記載のタイミ
ングで画像データが入力される。この例の場合水平１ラ
インの時間は２０．８００ｕＳでありその中で１６．０
００ｕＳ中に有効な画像データが含まれている。また、
この垂直補間処理の場合入力ライン５に対して出力が８
ライン作成されなければならない。したがって図中
（ａ）の式のようになり出力の周期が１３．０００ｕＳ
に決まる。また更に、有効データの期間の関係から出力
の出力サイクルが決定する。この例の場合は、７８．０
４８ＭＨｚから４９．２３１ＭＨｚに決まる。入力のタ
イミングと出力のタイミングの関係は、２ライン入力さ
れてから出力を初め５ライン入力される間に出力を８ラ
イン行う必要がある。

【０１７４】次に、（ｃ）には入力ラインと出力ＦＩＦ
Ｏメモリ４０６ｄの関係を記してあり、左記の入力ライ
ンのサイクル番号のラインが入力された場合に、各出力
ＦＩＦＯメモリ内にそれぞれ図記載のサイクルライン番
号のラインが入力されるように制御する。

【０１７５】図２９は、ＶＥＳＡ規格の水平１０２４ド
ット、垂直７６８ラインの場合の垂直補間処理を行うた
めの概略動作説明である。この場合入力画像信号は、水
平１０２４ドットの有効表示期間を１２８０でサンプリ
ングし１２８０ドットに拡大させ、垂直を７６８ライン
から補間部１０５の垂直補間処理によってアスペクト比
の近似した垂直を９６０ラインに増加さる。これにより
ドットマトリクスディスプレイ１５では、水平１２８０
ドット、垂直を９６０ラインの有効表示エリアで表示が
行われる。

【０１７６】補間処理では、図中（ｂ）に記載のタイミ
ングで画像データが入力される。この例の場合水平１ラ
インの時間は１７．７０７ｕＳでありその中で１３．６
５３ｕＳ中に有効な画像データが含まれている。また、
この垂直補間処理の場合入力ライン４に対して出力が５
ライン作成されなければならない。したがって図中
（ａ）の式のようになり出力の周期が１４．１６５６ｕ
Ｓに決まる。また更に、有効データの期間の関係から出
力の出力サイクルが決定する。この例の場合は、６３．
２ＭＨｚから４５．２ＭＨｚに決まる。入力のタイミン
グと出力のタイミングの関係は、２ライン入力されてか
ら出力を初め４ライン入力される間に出力を５ライン行
う必要がある。

【０１７７】次に、（ｃ）には入力ラインと出力ＦＩＦ
Ｏメモリ４０６ｄの関係を記してあり、左記の入力ライ
ンのサイクル番号のラインが入力された場合に、各出力
ＦＩＦＯメモリ内にそれぞれ図記載のサイクルライン番
号のラインが入力されるように制御する。

【０１７８】図３０は、アップル社のＭａｃｉｎｔｏｓ
ｈシリーズの１モードの水平１０２４ドット、垂直７６
８ラインの場合の垂直補間処理を行うための概略動作説
明である。この場合入力画像信号は、水平１０２４ドッ
トの有効表示期間を１２８０でサンプリングし１２８０
ドットに拡大させ、垂直を７６８ラインから補間部１０
５の垂直補間処理によってアスペクト比の近似した垂直
を９６０ラインに増加さる。これによりドットマトリク
スディスプレイ１５では、水平１２８０ドット、垂直９
６０ラインの有効表示エリアで表示が行われる。

【０１７９】補間処理では、図中（ｂ）に記載のタイミ
ングで画像データが入力される。この例の場合水平１ラ
インの時間は１６．６ｕＳでありその中で１２．８ｕＳ
中に有効な画像データが含まれている。また、この垂直
補間処理の場合入力ライン４に対して出力が５ライン作
成されなければならない。したがって図中（ａ）の式の
用になり出力の周期が１３．２８ｕＳに決まる。また更
に、有効データの期間の関係から出力の出力サイクルが
決定する。この例の場合は、６７．５ＭＨｚから４８．
２ＭＨｚに決まる。入力のタイミングと出力のタイミン
グの関係は、２ライン入力されてから出力を初め４ライ
ン入力される間に出力を５ライン行う必要がある。

【０１８０】次に、（ｃ）には入力ラインと出力ＦＩＦ
Ｏメモリ４０６ｄの関係を記してあり、左記の入力ライ
ンのサイクル番号のラインが入力された場合に、各出力
ＦＩＦＯメモリ内にそれぞれ図記載のサイクルライン番
号のラインが入力されるように制御する。

【０１８１】以上説明してきたように補間処理に於い
て、図２６から図２８で説明した水平８００ドット垂直
６００ラインの場合は、その他の場合と異なり３ライン
目が入力されると同時に補間ラインの出力を始め、補間
するべきデータが入力される前にデータの出力を行って
しまう場合が生じる。そこで、補間後のラインデータの
出力の開始を３ライン目にのデータが入力された後、所
定の時間後から補間ラインを出力するように制御する。

【０１８２】再び、図１において１２は、ＴＶ（テレビ
ジョン）信号処理部であって、ＴＶチューナ１２１，デ
コーダ部１２２，ＯＳＤ切換回路１２３，インターレー
ス／ノンインターレース変換回路１２４、及び水平補間
処理回路１２５からなる。

【０１８３】１２１は、ＴＶチューナであって、変調さ
れたＴＶ電波ｓ１０６を受信し、同調、増幅、検波を行
いＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭ等のコンポジットアナ
ログ画像信号ｓ１０９と音声信号ｓ１１５を出力するも
のである。

【０１８４】１２２は、カラーデコーダーであって、Ｔ
Ｖチューナ１２１よりのコンポジット画像信号ｓ１０
９、あるいは、外部入力ｓ１０７に対して、Ａ／Ｄ変
換、色差復調、ＲＧＢ信号へのマトリクス変換を施し、
インターレースのデジタルＲＧＢ信号ｓ１１０と制御信
号ｃｓ１０８を出力する。

【０１８５】また、Ｓ信号１０８（ＹＣ分離画像信号）
も入力可能であり、カラーデコーダ１２２によりＡ／Ｄ
変換、ＲＧＢ信号へのマトリクス変換が施され、同様に
ｓ１１０と、ｃｓ１０８を出力する。

【０１８６】１２３は、ＯＳＤ切換回路であって、デコ
ーダ１２２よりのインターレースＲＧＢ画像信号ｓ１１
０と後述するＯＳ制御回路１９３からの信号ｓ１１８と
を切り換える機能を有する。

【０１８７】１２４は、インターレース／ノンインター
レース（フィールド／フレーム）変換回路であって、ス
イッチ１２３よりのインターレースＲＧＢ画像信号を、
インターレース／ノンインターレース（フィールド／フ
レーム）変換する。すなわち、５０（６０）Ｈｚノンイ
ンターレース（フィールド）信号から、５０（６０）Ｈ
ｚノンインターレース（フレーム）信号へ変換し、ノン
インターレース５０（６０）ＨｚＲＧＢ画像信号ｓ１１
２として出力される。

【０１８８】１２５は、水平補間処理回路であって、ノ
ンインターレースＲＧＢ画像信号ｓ１１２を、表示部１
５の水平解像度と等しい水平解像度になるように補間処
理し、ＲＧＢ画像信号ｓ１１３として出力する。ここで
行われる補間処理は、水平方向に２倍の解像度に補間処
理するものであるため、同じデータを２度読み出しする
ことによりなされるものである。

【０１８９】１３は、ＰＣ／ＷＳ処理部１１と、ＴＶ信
号処理部１２の切換を行う切換スイッチであって、シス
テム制御部１９１によってｃｓ１１２を通して前記ＰＣ
／ＷＳ処理部１１の画像データｓ１０５、同期信号ｃｓ
１０７と、ＴＶ信号処理部１２の画像データｓ１１３、
同期信号ｃｓ１１０を切換え、画像データｓ１１４、同
期信号ｃｓ１１１を出力する。

【０１９０】１４は、デジタル画像処理部であって、ス
イッチ１３よりのデジタル画像データｓ１１４をドット
マトリクスパネル１５が表示するための各種、処理、制
御を行う。

【０１９１】続いてデジタル処理部１４において行われ
る処理について、図３１を用いて詳細に説明する。

【０１９２】図３１においてスイッチ１３２により切り
換えて入力された、ＮＴＳＣ等のビデオ入力信号ｓ１１
３およびコンピュータ入力信号ｓ１０５はコントラスト
調整手段５０１においてγ補正処理および階調調整処理
される。

【０１９３】このガンマ補正処理について図３２を用い
て説明する。図３２は、γ＝２．２、８ビット入力、８
ビット出力の場合の入力データと出力データの関係を示
す図である。入力データが、例えばａの場合、γ＝１．
０では出力データもａであるが、γ＝２．２では出力デ
ータはｂ（＜ａ）となり、γ＝１．０の場合よりもコン
トラストのある画像が得られる。

【０１９４】次に図３３を用いて階調調整処理について
説明する。

【０１９５】階調調整処理を行わない場合は、図３３の
１００％のように、入力値に対してリニアな出力値をと
るが、５０％階調調整を行うと、０から６４まで、およ
び１９２から２５５までの入力データに対する出力値
は、それぞれ０と２５５に張り付けられ、その間の入力
データは図３３に示すように、入力データの２倍の変化
量で変化する。

【０１９６】また階調調整の値を小さく（％を下げる）
するにしたがって、よりコントラストのある画像を得る
ことができる。なお、γ補正処理および階調調整におけ
る調整値は、キー入力部１９２を操作することにより決
定可能であり、決定値を受けたシステム制御回路１９１
により、コントラスト変換回路５０１が制御される。

【０１９７】ガンマ補正および階調調整されたデータｓ
５０１は、中間調処理回路５０２により、例えば、ＥＤ
（誤差拡散）法やディザ法等の中間調処理が施される。

【０１９８】動き検出回路５０４は、中間調処理される
前の表示データをスチールして、一定値以上変化のあっ
たラインを検出し、この結果をシステム制御回路１９１
に転送する。システム制御回路１９１はメモリ５０３に
記憶されているフレーム表示データの内、動きがあると
検出されたラインの表示データのみをラインアドレスデ
ータと共にディスプレイ制御回路５０５に出力する。

【０１９９】１５は、画像表示用の液晶等を用いた、い
わゆるドットマトリクスディスプレイを用いた表示部で
あって、図３１のごとく表示制御回路５０５、ドットマ
トリクスディスプレイを用いた表示パネル５０６からな
り、前記１．４デジタル処理部で処理された画像信号を
表示する。

【０２００】図３１において、前述の如く信号処理部１
４からの画像信号ｓ５０３が表示制御回路５０５に入力
され、この入力画像データに応じた画像をパネル５０６
上のラインアドレスデータで指定された垂直位置に表示
する。

【０２０１】１７は、音声処理ブロックであって、遅延
調整回路１７１、音質調整及び増幅回路１７２、スピー
カ１７３から構成されている。

【０２０２】１７１は、遅延調整回路であって、表示部
１５における画像表示と、スピーカー１７３から音声さ
れる音声との時間ずれの調整を行う。

【０２０３】表示部１５においては本体の使用温度によ
って、表示画面の左上と右隅とではわずかながら画像表
示に遅延が生じる。このためＴＶ信号のように動画と音
声の同期が必要な場合、温度によって影響を受ける画像
と影響を受けない音声に時間的な不一致が発生してしま
う。

【０２０４】この現象を解決するために表示部１５の温
度情報をシステム制御バスｃｓ１１９を通してシステム
制御回路１９１にフィードバックして、その情報をもと
に制御信号ｃｓ１２０により、遅延調整回路１７１の遅
延時間をコントロールして画像と音声が同期するように
音声入力信号１１５、あるいは、ｓ１１５ａを遅延さ
せ、遅延音声信号ｓ１１６を発生させる。つまり、画像
表示の遅延がない場合には音声のディレイを発生させ
ず、画像表示の遅延がある場合には音声のディレイを発
生させるようにする。

【０２０５】ただし、発生させる音声遅延時間は、予め
メモリ１９４内に記憶されている表示部１５の温度と画
像表示遅延時間の相関テーブルから引き出される。この
遅延調整を行うことにより表示部１５の温度に依存せず
画像と音声の同期がとれるようになる。

【０２０６】１７２は音声調整、増幅回路であって、遅
延調整された音声信号ｓ１１６が入力される。音質調整
回路は、音声調節、ステレオ／モノ切換、左右スピーカ
ーバランス調整、トーンコントロール、サラウンド処理
等の機能持ち、システム制御回路１９１からのコントロ
ールによりユーザーの好みの音質に調整される。その
後、スピーカ１７３をドライブできるように増幅され
る。

【０２０７】１８は、電源部であって、電源出力ｃｓ１
８１は、ＴＶ信号処理部１２に対し、ｃｓ１８２は、コ
ンピュータ信号処理部１１に対し、ｃｓ１８３は、デジ
タル処理部１４に対し、ｃｓ１８４は、その他各部に対
して電源を供給する。

【０２０８】この電源部１８は制御信号ｃｓ１２１を通
して、システム制御回路１９１により制御され、前記Ｔ
Ｖ信号処理部１２、およびコンピュータ信号処理部１
１、およびデジタル処理部１４の電源をオン、オフ等を
制御している。

【０２０９】続いて、表示部１５の画面上に必要な情報
を表示して、操作者による各種調整処理を容易にするＯ
ＳＤ（オンスクリーンディスプレイ）の表示動作につい
て図３４〜図３８を用いて説明する。

【０２１０】システム制御回路１９１は、操作者による
キー入力処理等からのＯＳＤ表示要求に基づき、ＯＳＤ
制御回路１９３に対して、ＯＳＤ表示開始位置（水平、
垂直）、表示パターン、フォントサイズ、表示色、ブリ
ンキング有無、フォント間スペース等の情報を転送する
ことにより、図３４〜図３７に示す表示例の様なＯＳＤ
表示を行う。

【０２１１】図３４、図３５は、調整項目選択処理にお
ける、メニュー画面のＯＳＤ表示例である。図３４、図
３５では例として言語選択が設定項目として選択されて
いる場合を示している。図３４では、文字の背景が透か
しではない場合の表示例を示しており、選択されている
言語（ＬＡＮＧＵＡＧＥ）の項目手段分は他の項目の背
景と異なる色となっているか、もしくはブリンクさせる
ことにより他の項目と区別される。また図３５では、文
字の背景が透かしになっている表示例を示している。こ
の場合は、選択項目の背景のみ透かしではなく色がつい
ている。

【０２１２】図３６は、図３４、図３５に示したメニュ
ー画面において、調整項目選択処理によって言語選択
（ＬＡＮＧＵＡＧＥ）を選択した場合のＯＳＤ表示例を
示している。この場合は２者選択型であるため、前述の
ようにＵＰ、ＤＯＷＭキーを押すごとに英語（ＥＮＧＬ
ＩＳＨ）と日本語（ＪＡＰＡＮＥＳＥ）が交互に選択さ
れる。

【０２１３】図３７は、メニュー選択において明るさ調
整を選択した場合のＯＳＤ表示例を示している。この場
合はＵＰ、ＤＯＷＭキーにより段階的に調整値が変更さ
れ、例えば２５５段階の設定値であり、ＯＳＤ表示のレ
ベルが１０段階である場合には、設定値が約２５増減す
るごとにＯＳＤ表示のレベルも１つ増減する。

【０２１４】次にＯＳＤ表示するフォントサイズについ
て図３８を参考にして説明する。ＮＴＳＣ／ＰＡＬ等の
コンポジットビデオ信号ｓ１０６およびＹＣ分離ビデオ
信号ｓ１０８表示時においては、ＯＳＤ表示データｓ１
１８は、フィールド単位のデータからフレーム単位のデ
ータへの変換回路１２４において、垂直方向に２倍サイ
ズに拡大される。さらに補間回路１２５により水平方向
に２倍のサイズに拡大される。そして最後に表示部１５
に表示される際、垂直方向に２ライン同じデータを表示
することから、垂直方向にさらに２倍のサイズに拡大さ
れたことになり、トータルで、水平方向に２倍、垂直方
向に４倍サイズに拡大される。そのためＯＳＤ表示に用
いるフォントサイズとして、水平方向は２倍、垂直方向
は１倍サイズのフォントを用いることにより、表示部１
５上では水平方向、垂直方向共に４倍サイズのフォント
を表示することができる。

【０２１５】一方コンピュータ入力信号ｓ１０１表示時
においては、ＯＳＤ表示データｓ１１８は、スイッチ手
段１０６において、コンピュータ入力信号ｓ１０１と切
り換えて出力される際、コンピュータ入力信号ｓ１０１
と同じクロックスピードで読み出しを行うために、４回
同じデータが読み出される。そのため、水平方向に４倍
サイズに拡大されることになる。そのため、ＯＳＤ表示
に用いるフォントサイズとして、水平方向は１倍、垂直
方向は４倍サイズのフォントを用いることにより、表示
部１５上では水平方向、垂直方向共に、上記の場合と同
じ４倍サイズのフォントを表示することができる。

【０２１６】また、図３９にビデオ信号表示時およびコ
ンピュータ信号表示時においてＯＳＤ表示する項目の一
覧をそれぞれ示す。本実施例においては、それぞれの表
示時において図３９のように異なる内容のＯＳＤ表示を
行う。

【０２１７】したがって、本実施例においては、ビデオ
信号表示時および、コンピュータ信号表示時では、異な
るフォントサイズ、異なる読み出しクロックスピード、
異なる表示内容のＯＳＤ表示を行う。

【０２１８】ＯＳＤ制御回路１９３は、ＮＴＳＣ等のビ
デオ入力信号の場合には、スイッチ１２３、また、コン
ピュータ入力信号の場合には、スイッチ１０６を切り換
えることによりＯＳＤデータｓ１１８を画像データｓ１
１０およびｓ１０４と切り換えて出力する。

【０２１９】スイッチ１３２は、キー入力処理による操
作者選択に基づいて、システム制御回路１９１により切
り換えられ、ＮＴＳＣ等のビデオ入力信号ｓ１１３と、
コンピュータ入力信号ｓ１０５を切り換えて、デジタル
信号処理部１４に転送する。

【０２２０】ここで操作者からのキー入力処理につい
て、図４０のフローおよびユーザからのキー入力を受け
付けるキーの例を示した図４１を用いて詳細に説明す
る。

【０２２１】図４０においてシステム制御回路１９１は
ステップｓ１１０２にて、キーマトリクス回路１９２に
対してキースキャンを行う。ステップｓ１１０２で、キ
ースキャンの結果、キー入力があったかの判定を行い、
キー入力がなかった場合には直ちにキー入力処理を終了
する。そうでなくキー入力があった場合には、ステップ
ｓ１１０３に進む。ステップｓ１１０３では、検出され
たキー入力が図４０のＴＶ／ＰＣ切り換えキーであるか
どうかを判定し、もしＴＶ／ＰＣ切り換えキーであった
場合には、ステップｓ１１０４のＴＶ／ＰＣモード切り
換え処理を行う。ＴＶ／ＰＣ切り換え処理は、 １、スイッチ１３の切り換え制御 ２、補間処理部１０５へのＴＶ／ＰＣ切り換え情報の設
定 ３、ＴＶ／ＰＣ切り換え情報のＯＳＤ表示 によりなる。ＴＶ／ＰＣ切り換え処理終了後、キー入力
処理は終了する。ステップｓ１１０５では、検出された
キー入力が図４０の音量ＵＰキーであるかどうかを判定
し、音量ＵＰキーであった場合には、ステップｓ１１０
６の音量ＵＰ処理を行う。該音量ＵＰ処理は、 １、音声処理回路１７２への音量ＵＰ設定 ２、更新音量のＯＳＤ表示 によりなる。音量ＵＰ処理終了後、キー入力処理は終了
する。ステップｓ１１０７では、検出されたキー入力が
図４１の音量ＤＯＷＮキーであるかどうかを判定し、も
し音量ＤＯＷＮキーであった場合には、ステップｓ１１
０８の音量ＤＯＷＮ処理を行う。音量ＤＯＷＮ処理は、 １、音声処理回路１７２への音量ＤＯＷＮ設定 ２、更新音量のＯＳＤ表示 によりなる。音量ＤＯＷＮ処理終了後、キー入力処理は
終了する。ステップｓ１１０９では、図４１に示すクリ
アーキーおよびセットキーが同時に一定期間以上続けて
押されたかどうかを判定し、そうであった場合にはリセ
ットキーが検出されたとして、ステップｓ１１１０のリ
セット処理を行う。このリセット処理は、 １、メモリ１９４から工場出荷時の初期設定値を読み出
し、デコーダ１２２に設定 ２、メモリ１９４から工場出荷時の初期設定値を読み出
し、音声処理回路１７２に設定 ３、メモリ１９４から工場出荷時の初期設定値を読み出
し、クロック発生回路１０４に設定 ４、メモリ１９４から工場出荷時の初期設定値を読み出
し、補間処理回路１０５に設定 によりなる。リセット処理終了後、キー入力処理は終了
する。ステップｓ１１１１では、検出されたキー入力が
メニューキーであるかどうかを判定し、もしメニューキ
ーであった場合には、ステップｓ１１１２に進む。そう
でなく、前記以外のキー、すなわちセットキー、ＵＰキ
ー、ＤＯＷＮキー、クリアーキーのいずれかのキーが検
出された場合には、何もせず直ちにキー入力処理を終了
する。ステップｓ１１１２では、現在ＴＶモードか、Ｐ
Ｃモードかの判定を行い、ＴＶモードの時にはステップ
ｓ１１１３に進み、ＰＣモードの時にはステップｓ１１
２８に進む。

【０２２２】ステップｓ１１１３では、メニュー画面を
見ながら操作者が設定項目を選択する処理を行うが、以
下、図４２のフローを参照してステップｓ１１１３また
はステップｓ１１２８の処理について説明する。

【０２２３】図４２において、ステップｓ１５０１で
は、前回選択された項目を選択した状態でＯＳＤ表示を
行う。ステップｓ１５０２では、操作者からのキー入力
処理があるまでウエイトを行う。ステップｓ１５０３で
は、操作者が入力したキーがＴＶ／ＰＣ切り換えキー、
音量ＵＰキー、音量ＤＯＷＮキーのいずれかであるか否
を判定し、そうである場合には、何もせずに再度ステッ
プｓ１５０２にもどる。ステップｓ１５０４では、操作
者が入力したキーがメニューキーであるか否かを判定
し、そうである場合には処理を終了する。そうでない場
合には、ステップｓ１５０５に進む。

【０２２４】ステップｓ１５０５では、操作者が入力し
たキーがセットキーであるか否かを判定しそうである場
合には設定項目確定とし、ステップｓ１１１４もしくは
ｓ１１２９に進む。ステップｓ１５０６では操作者が入
力したキーがクリアーキーであるか否かを判定し、そう
である場合にはステップｓ１５０７において選択項目を
初期値にし、ステップｓ１５０１にもどる。そうでない
場合には、ステップｓ１５０８に進む。ステップｓ１５
０８では、操作者がクリアーキーとセットキーを同時に
一定時間押し続けたか否かの判定を行い、そうである場
合にはリセット要求であるとして、ステップｓ１５０９
のリセット処理を行い該処理を終了する。もしそうでな
い場合にはステップｓ１５１０に進む。

【０２２５】ステップｓ１５１０では、操作者が入力し
たキーがあるか否かの判定を行う。もしそうである場合
には、ステップｓ１５１１において選択項目を前項目に
した後ステップｓ１５０１に戻る。そうでない場合には
ステップｓ１５１２に進む。ステップｓ１５１２では操
作者が入力したキーがＤＯＷＮキーであるか否かの判定
を行う。もしそうである場合には、ステップｓ１５１３
において選択項目を次項目にした後ステップｓ１５０１
に戻る。そうでなく、上記すべてのキーでなかった場合
には、何もせずステップｓ１５０１に戻る。

【０２２６】従って、ステップｓ１５０４においてメニ
ュキーが入力されているか、またはステップｓ１５０８
においてリセット要求である場合のみキー入力処理は終
了し、ステップｓ１５０５において操作者が入力したキ
ーがセットキーであった場合のみ、図４１におけるステ
ップｓ１１１３またはステップｓ１１２８の処理が終了
する。

【０２２７】メニュー選択処理終了後、ステップｓ１１
１４では、ステップｓ１１１３において選択された調整
項目が、言語選択であるか否かの判定を行う。もし言語
選択であった場合には、ステップｓ１１１５の言語選択
処理を行う。ステップｓ１１１６では、選択された処理
が入力選択であるか否かの判定を行い、もし入力選択で
あった場合には、ステップｓ１１１７の入力選択（コン
ポジット信号入力／ＹＣ分離信号入力）処理を行う。

【０２２８】ステップｓ１１１８では、選択された処理
が音質選択であるか否かの判定を行い、もし音質選択で
あった場合には、ステップｓ１１１９の音質選択処理を
行う。ステップｓ１１２０では、選択された処理がコン
トラスト調整であるか否かの判定を行い、もしコントラ
スト調整であった場合には、ステップｓ１１２１のコン
トラスト調整処理を行う。ステップｓ１１２２では、選
択された処理が明るさ調整であるか否かの判定を行い、
もし明るさ調整であった場合には、ステップｓ１１２３
の明るさ調整処理を行う。

【０２２９】ステップｓ１１２４では、選択された処理
が彩度調整であるか否かの判定を行い、もし彩度調整で
あった場合には、ステップｓ１１２５の彩度調整処理を
行う。ステップｓ１１２６では、選択された処理が色相
調整であるか否かの判定を行い、もし色相調整であった
場合には、ステップｓ１１２７の色相調整処理を行う。
そうでなくもし、前記以外の処理が選択された場合には
直ちに処理を終了する。

【０２３０】ここでステップｓ１１１５言語選択処理に
ついて図４３を用いて説明する。

【０２３１】図４３において、ステップｓ１６０１で
は、言語選択画面をＯＳＤ表示し、ステップｓ１６０２
では操作者からキー入力があるまでウエイトする。ステ
ップｓ１６０３では、操作者からのキー入力がＴＶ／Ｐ
Ｃ切り換えキーもしくは音量ＵＰキーもしくは音量ＤＯ
ＷＮキーであるか否かの判定を行い、もしそうであった
場合にはステップｓ１６０２にもどる。もしそうでない
場合にはステップｓ１６０４に進む。ステップｓ１６０
４では、操作者からのキー入力がメニュ−キーもしくは
セットキーであるかの判定を行い、もしそうであった場
合には、メニュ−選択処理ｓ１１１３に戻る。もしそう
でない場合にはステップｓ１６０６に進む。

【０２３２】ステップｓ１６０６では、操作者からのキ
ー入力がクリアーキーであるか否かの判定を行い、もし
そうであった場合には、ステップｓ１６０７において設
定値を該処理を始めたときの設定値に戻した後ステップ
ｓ１６０１に戻る。もしそうでない場合にはステップｓ
１６０８に進む。ステップｓ１６０８では、操作者がク
リアーキーとセットキーを同時に一定時間以上押してい
るか否かの判定を行い、もしそうであった場合にはリセ
ット要求であるとし、ステップｓ１６０９のリセット処
理を行い該言語調整処理ならびにキー入力処理を終了す
る。もしそうでなかった場合にはステップｓ１６１０に
進む。

【０２３３】ステップｓ１６１０では操作者からのキー
入力がＵＰキーであるか否かの判定を行い、もしそうで
あった場合には、ステップｓ１６１１において設定値を
前項目にするか、もしくは設定地をＵＰする。もしそう
でない場合には、ステップｓ１６１２に進む。ステップ
ｓ１６１２では、操作者からのキー入力がＤＯＷＮキー
であるか否かの判定を行い、もしそうであった場合に
は、ステップｓ１６１３において設定値を次項目にする
か、もしくは設定値をＤＯＷＮする。そうでなく、もし
操作者からのキー入力が上記のいずれのキーでもなかっ
たなら何もせずステップｓ１６０１に戻る。ステップｓ
１１１７の入力タイプ選択処理、ステップｓ１１１９の
音質選択処理、ステップｓ１１２１のコントラスト調整
処理、ステップｓ１１２３の明るさ調整処理、ステップ
ｓ１１２５の彩度調整処理、ステップｓ１１２７の色相
調整処理についても同様の処理を行う。

【０２３４】ステップｓ１１２８では、ステップｓ１１
１３で行ったのと同様にして、ＰＣモードの時の、メニ
ュ−画面を通して設定項目を選択する処理の選択を行
う。ステップｓ１１２９では、選択された処理が言語選
択であるか否かの判定を行い、もし言語選択であった場
合には、ステップｓ１１３０の言語選択処理を行う。そ
うでない場合にはステップｓ１１３１に進む。ステップ
ｓ１１３１では、選択された処理が音質選択であるか否
かの判定を行い、もし音質選択であった場合には、ステ
ップｓ１１３２の音質選択処理を行う。もし、そうでな
い場合にはステップｓ１１３３に進む。

【０２３５】ステップｓ１１３３では、選択された処理
がγ選択であるか否かの判定を行い、もしγ選択であっ
た場合には、ステップｓ１１３４のγ選択処理を行う。
もしそうでない場合にはステップｓ１１３５に進む。ス
テップｓ１１３５では、選択された処理が階調選択であ
るか否かの判定を行い、もし階調選択であった場合に
は、ステップｓ１１３６の階調選択処理を行う。もしそ
うでない場合にはステップｓ１１３７に進む。ステップ
ｓ１１３７では、選択された処理が位相調整であるか否
かの判定を行い、もし位相調整であった場合には、ステ
ップｓ１１３８の位相選択処理を行う。もしそうでない
場合にはステップｓ１１３９に進む。

【０２３６】ステップｓ１１３９では、選択された処理
が位置調整であるか否かの判定を行い、もし位置調整で
あった場合には、ステップｓ１１４０の表示位置調整処
理を行う。もしそうでない場合にはステップｓ１１４１
に進む。はステップｓ１１４１では、選択された処理が
ＤＰＭＳ調整であるか否かの判定を行い、もしＤＰＭＳ
調整であった場合には、ステップｓ１１４２のＤＰＭＳ
調整処理を行う。もしそうでない場合にはステップｓ１
１４３に進む。ステップｓ１１４３では、選択された処
理が機種設定であるか否かの判定を行い、もし機種設定
であった場合には、ステップｓ１１４４の機種設定処理
を行う。そうでなく上記以外の処理が選択された場合に
は、直ちに該キー入力処理を終了する。尚、上記判定処
理、ＯＳＤ表示制御、各種調整選択処理制御等はシステ
ム制御回路１９１において行う。

【０２３７】この様に、本実施例では、垂直ブランク期
間における水平同期信号の周期やカウント結果を使って
いるので、様々な種類のビデオが入力された場合であっ
ても、図１６に示す様に、より詳細にこれらビデオ信号
の種類を判別することが可能となる。

【０２３８】従って、入力ビデオ信号に適した処理を施
すことができ、良好な画像を表示可能になる。

【０２３９】

【発明の効果】以上説明したように、本発明では、垂直
同期期間においても水平同期信号をカウントし、このカ
ウント結果に応じて入力ビデオデータの種類を判別して
いるので、より詳細に入力ビデオデータの種類を判別す
ることができる。

【０２４０】従って、各ビデオデータの種類に応じた適
切な処理を施すことが可能になり、良好な画像を表示で
きる。

【０２４１】また、本願の他の発明では、垂直同期期間
における水平同期信号の状態に応じて入力ビデオデータ
の種類を判別しているので、やはり、より詳細に入力ビ
デオデータの種類を判別することができる。

【図面の簡単な説明】

【図１】本発明の実施例として表示装置の構成を示すブ
ロック図である。

【図２】図１の同期測定部の構成を示す図である。

【図３】図２のＦＩＦＯの記憶内容を示す図。

【図４】図２のレジスタの記憶内容を示す図である。

【図５】図１のＡ／Ｄ変換部の構成を示す図である。

【図６】図１のクロック発生部の構成を示す図である。

【図７】図６の分周器の構成を示す図である。

【図８】図６のレベル変換回路の動作を説明するための
図である。

【図９】本発明の実施例で扱うビデオ信号の例を示す図
である。

【図１０】本発明の実施例で扱うビデオ信号の例を示す
図である。

【図１１】本発明の実施例で扱うビデオ信号の例を示す
図である。

【図１２】本発明の実施例で扱うビデオ信号の例を示す
図である。

【図１３】本発明の実施例で扱うビデオ信号の例を示す
図である。

【図１４】本発明の実施例における同期信号の変化に応
じた表示動作の制御を説明するための図である。

【図１５】図１４における同期信号変化検出モジュール
の動作を説明するためのフローチャートである。

【図１６】図１４における表示モード判別・制御モジュ
ールの動作を説明するためのフローチャートである。

【図１７】本発明の実施例における表示モードの確認処
理を説明するためのフローチャートである。

【図１８】図１の補間処理部の動作を説明するための図
である。

【図１９】図１の補間処理部の動作を説明するための図
である。

【図２０】図１の補間処理部の動作を説明するための図
である。

【図２１】図１の補間処理部の構成を示す図である。

【図２２】図２１の要部の構成を示す図である。

【図２３】図２２の要部の構成を示す図である。

【図２４】図２３の指数演算回路の構成を示す図であ
る。

【図２５】図１の補間処理部の動作を説明するための図
である。

【図２６】図１の補間処理部の動作を説明するための図
である。

【図２７】図１の補間処理部の動作を説明するための図
である。

【図２８】図１の補間処理部の動作を説明するための図
である。

【図２９】図１の補間処理部の動作を説明するための図
である。

【図３０】図１の補間処理部の動作を説明するための図
である。

【図３１】図１のデジタル信号処理部及び表示部の構成
を示す図である。

【図３２】図３０のγ，階調補正回路の構成を示す図で
ある。

【図３３】図３０の中間調処理回路の構成を示す図であ
る。

【図３４】本発明の実施例におけるＯＳＤの表示例を示
す図である。

【図３５】本発明の実施例におけるＯＳＤの表示例を示
す図である。

【図３６】本発明の実施例におけるＯＳＤの表示例を示
す図である。

【図３７】本発明の実施例におけるＯＳＤの表示例を示
す図である。

【図３８】本発明の実施例における画像の表示動作を説
明するための図である。

【図３９】本発明の実施例におけるＯＳＤ表示の項目を
示す図である。

【図４０】本発明の実施例におけるＯＳＤ表示動作を説
明するためのフローチャートである。

【図４１】図１におけるキー入力部を示す図である。

【図４２】本発明の実施例におけるＯＳＤ表示動作を説
明するためのフローチャートである。

【図４３】本発明の実施例におけるＯＳＤ表示動作を説
明するためのフローチャートである。

【符号の説明】

１１ 処理部 １２ ＴＶ信号処理部 １４ デジタル信号処理部 １５ 表示部 １０１ 同期分離部 １０２ 同期測定部 １０４ クロック発生部 １０５ 補間処理部 １９１ システム制御回路 １９４ メモリ

Claims (15)

【特許請求の範囲】
1. 【請求項１】 ビデオデータを入力する入力手段と、 前記ビデオデータ中の垂直同期信号に同期して水平同期
   信号をカウントするカウント手段と、 前記ビデオデータ中の垂直同期期間における前記カウン
   ト手段の出力に応じて前記ビデオデータの種類を判別す
   る判別手段と、 前記判別手段の出力に応じて前記ビデオデータに係る画
   像を表示する表示手段とを備える表示装置。
2. 【請求項２】 前記水平同期信号に同期したクロックを
   発生するクロック発生手段と、 前記クロック発生手段からのクロックにより前記ビデオ
   データをサンプリングするサンプリング手段とを備え、 前記表示手段は前記サンプリング手段によりサンプリン
   グされたビデオデータに係る画像を表示することを特徴
   とする請求項１に記載の表示装置。
3. 【請求項３】 前記判別手段の出力に応じて前記クロッ
   ク発生手段の発生動作を制御する制御手段を備えたこと
   を特徴とする請求項２に記載の表示装置。
4. 【請求項４】 前記クロック発生手段は前記水平同期信
   号と前記クロックとの位相差を検出する位相比較手段を
   有し、 前記制御手段は前記判別手段の出力に応じて前記位相比
   較手段の比較動作を制御することを特徴とする請求項３
   に記載の表示装置。
5. 【請求項５】 前記制御手段は前記判別手段の出力に応
   じて前記位相比較手段の動作タイミングを制御すること
   を特徴とする請求項４に記載の表示装置。
6. 【請求項６】 前記制御手段は前記判別手段の出力に応
   じて前記位相比較手段に入力される水平同期信号の状態
   を変更することを特徴とする請求項４に記載の表示装
   置。
7. 【請求項７】 前記水平同期信号の周期を測定する測定
   手段を備え、 前記判別手段は更に、前記垂直同期期間における前記測
   定手段の出力に応じて前記ビデオデータの種類を判別す
   ることを特徴とする請求項１ないし６に記載の表示装
   置。
8. 【請求項８】 入力ビデオデータの垂直同期期間中にお
   ける水平同期信号の状態を観測する観測手段と、 前記観測手段の出力に応じて前記入力ビデオデータの種
   類を判別する判別手段とを備えるデータ処理装置。
9. 【請求項９】 前記水平同期信号に同期したクロックを
   発生するクロック発生手段と、 前記クロックにより前記入力ビデオデータをサンプリン
   グするサンプリング手段と、 前記判別手段の出力に応じて前記クロック発生手段の発
   生動作を制御する制御手段とを備えたことを特徴とする
   請求項８に記載のデータ処理装置。
10. 【請求項１０】 前記クロック発生手段は前記水平同期
    信号と前記クロックとの位相差を検出する位相比較手段
    を有し、 前記制御手段は前記判別手段の出力に応じて前記位相比
    較手段の比較動作を制御することを特徴とする請求項９
    に記載のデータ処理装置。
11. 【請求項１１】 前記制御手段は前記判別手段の出力に
    応じて前記位相比較手段の動作タイミングを制御するこ
    とを特徴とする請求項１０に記載のデータ処理装置。
12. 【請求項１２】 前記制御手段は前記判別手段の出力に
    応じて前記位相比較手段に入力される水平同期信号の状
    態を変更することを特徴とする請求項１０に記載のデー
    タ処理装置。
13. 【請求項１３】 前記水平同期信号の周期を測定する測
    定手段を備え、 前記判別手段は更に、前記垂直同期期間における前記測
    定手段の出力に応じて前記ビデオデータの種類を判別す
    ることを特徴とする請求項８ないし１３に記載のデータ
    処理装置。
14. 【請求項１４】 ビデオデータを入力し、 前記ビデオデータ中の垂直同期信号に同期して水平同期
    信号をカウントするカウントし、 前記ビデオデータ中の垂直同期期間における前記カウン
    ト出力に応じて前記ビデオデータの種類を判別し、 前記判別手段の出力に応じて前記ビデオデータに係る画
    像を表示することを特徴とする表示方法。
15. 【請求項１５】 入力ビデオデータの垂直同期期間中に
    おける水平同期信号の状態を観測し、前記観測手段の出
    力に応じて前記入力ビデオデータの種類を判別すること
    を特徴とするデータ処理方法。