JPH11185031A

JPH11185031A - 解像度変換方法、解像度変換装置、その装置を含むシステム、及び記憶媒体

Info

Publication number: JPH11185031A
Application number: JP9355465A
Authority: JP
Inventors: Tadashi Takayama; 正高山; Takashi Yamamoto; 高司山本; Nobuharu Ichihashi; 信春市橋
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-12-24
Filing date: 1997-12-24
Publication date: 1999-07-09

Abstract

(57)【要約】【課題】良好な画質を保ちつつ、小規模な回路でこれ
を実現することが可能な解像度変換装置を提供する。【解決手段】第１の色空間変換手段４４１０は、ＲＧ
Ｂ画像データｓ１０３を、輝度データＹ、色差データＲ
−Ｙ及びＲ−Ｂの画像データに変換する。解像度変換手
段４４１１は、輝度データＹに対して３次畳み込み補間
法による画素数の変換を行い、他の解像度変換手段４４
１２、４４１３は、色差データＲ−Ｙ及びＲ−Ｂに対し
て線形補間法による画素数の変換を行う。第２の色空間
変換手段４４１６は、その画素数の変換後の画像データ
を、ＲＧＢ画像データｓ１０３ａに変換する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、表示装置
や画像処理装置等での画像データの補間処理に適用され
る解像度変換方法、解像度変換装置、該解像度変換装置
を含むシステム、及び該解像度変換方法を実施するため
の処理ステップをコンピュータが読出可能に格納した記
憶媒体に関するものである。

【０００２】

【従来の技術】従来より、パーソナルコンピュータ（以
下、ＰＣと言う）やワークステーション（以下、ＷＳと
言う）といったホストコンピュータの表示装置として、
ラスタスキャン型の所謂ＣＲＴ表示装置が広く使用され
ている。そして、昨今においては、省スペース、省エネ
ルギー及びエルゴノミクス等の点から、液晶パネルやプ
ラズマディスプレイといったフラットパネル表示装置が
注目されている。

【０００３】これらホストコンピュータとＣＲＴ表示装
置の間には、ビデオ信号、すなわちアナログの画像デー
タと垂直及び水平同期信号、或いはこれらの複合同期信
号が組み合わされた信号が授受されるが、このビデオ信
号の種類には非常に多くの仕様があり、特にＰＣでは解
像度の異なる複数のビデオ信号を扱っている。例えば、
ＩＢＭ社のＰＣ互換機等では、３２０画素×２００ライ
ン（以下同じ）、６４０×４００、７２０×４００、６
４０×３５０、６４０×４８０、８００×６００、１０
２４×７６８、１２８０×１０２４等の表示が可能なも
のがある。

【０００４】これに対し、ＣＲＴ表示装置には、所謂マ
ルチシンクＣＲＴ表示装置と呼ばれるものが存在し、こ
れは、入力ビデオ信号の同期信号の状態を検出し、走査
線の駆動周期と振れ幅をビデオ信号の同期信号に合わせ
ることにより、各ビデオ信号に応じた画像を表示するも
のである。この際、予めいくつかのホストコンピュータ
に関しては、ビデオ信号或いはその周期信号の状態を測
定し、その測定結果を装置内のメモリに表示パラメータ
として記憶しておき、入力ビデオ信号の同期信号の状態
を検出した際に、その検出結果によりホストコンピュー
タが特定できた場合に、メモリ内の表示パラメータを使
用して良好な表示を行うようにしている。

【０００５】一方、現在の液晶パネルやプラズマディス
プレイといったドットマトリクスディスプレイでは、そ
の表示制御をディジタル信号による制御としたほうが向
いているため、入力されたアナログ画像信号をディジタ
ル信号に変換し、その後表示を行うという方法が取られ
ることが多い。この際、水平方向のサンプリング周波数
が入力画像信号のドットクロックの整数倍になっていな
いと、ドットクロックの残留キャリア成分により強い折
り返しノイズが発生する為、ドットマトリクスディスプ
レイでは、ディスプレイの画素数に対応した固定の解像
度で表示するのが一般的である。したがって、様々な解
像度のビデオ信号を、固定解像度のドットマトリクスデ
ィスプレイに表示させる、マルチシンクを実現するため
には、補間又は間引きによる画面の拡大及び縮小、すな
わち解像度の変換が必要になる。この解像度変換にて、
現在一般的に用いられている補間方法としては、最近隣
内挿法、線形補間法、３次畳みこみ内挿法等がある。

【０００６】

【発明が解決しようとする課題】しかしながら、上述の
ような補間方法を用いて解像度の変換を行うと、補間フ
ィルタとして良好な特性を得ようとすれば回路規模が大
きくなり、小規模な回路で実現しようとすれば良好な補
間特性を得るのが困難である、という問題があった。

【０００７】そこで、本発明は、上記の欠点を除去する
ために成されたもので、良好な画質を保ちつつ、小規模
な回路でこれを実現することが可能な解像度変換方法、
解像度変換装置、該解像度変換装置を含むシステム、及
び該解像度変換方法を実施するための処理ステップをコ
ンピュータが読出可能に格納した記憶媒体を提供するこ
とを目的とする。

【０００８】

【課題を解決するための手段】斯かる目的下において、
第１の発明は、複数の色信号を含む任意の画像データ
を、その複数の色信号の色空間とは異なる第１の色空間
に変換して、複数の色信号を含む第１の画像データを得
る第１の色空間変換ステップと、上記第１の色空間変換
ステップで得られた上記第１の画像データの各色信号の
画素数を、上記任意の画素データの各色信号の画素数と
は異なる画素数に各々変換する複数の解像度変換ステッ
プと、上記解像度変換ステップで画素数の変換が行われ
た上記第１の画像データを、上記第１の色空間とは異な
る第２の色空間に変換して、複数の色信号を含む第２の
画像データを得る第２の色空間変換ステップとを含む解
像度変換方法であって、上記複数の解像度変換ステップ
のうち少なくとも１つの解像度変換ステップは、他の解
像度変換ステップとは異なる変換方式で、画素数の変換
を行うステップを含むことを特徴とする。

【０００９】第２の発明は、上記第１の発明において、
上記第１の色空間変換ステップは、輝度と色差で表現さ
れる上記第１の色空間への変換を行うステップを含み、
上記第２の色空間変換ステップは、三原色で表現される
上記第２の色空間への変換を行うステップを含むことを
特徴とする。

【００１０】第３の発明は、上記第１の発明において、
上記複数の解像度変換ステップのうち少なくとも１つの
解像度変換ステップは、色空間に対する視覚特性を考慮
して選択された他の解像度変換ステップでの変換方式と
は異なる方式で画素数の変換を行うステップを含むこと
を特徴とする。

【００１１】第４の発明は、上記第１の発明において、
上記複数の解像度変換ステップのうち少なくとも１つの
解像度変換ステップは、３次畳み込み補間法を用いた変
換方式で画素数の変換を行うステップを含み、他の解像
度変換ステップのうち少なくとも１つの解像度変換ステ
ップは、線形補間法を用いた変換方式で画素数の変換を
行うステップを含むことを特徴とする。

【００１２】第５の発明は、上記第１の発明において、
上記複数の解像度変換ステップのうち少なくとも１つの
解像度変換ステップは、ＦＩＲ補間法を用いた変換方式
で画素数の変換を行うステップを含み、他の解像度変換
ステップのうち少なくとも１つの解像度変換ステップ
は、ＩＩＲ補間法を用いた変換方式で画素数の変換を行
うステップを含むことを特徴とする。

【００１３】第６の発明は、複数の色信号を含む任意の
画像データを、その複数の色信号の色空間とは異なる第
１の色空間に変換して、複数の色信号を含む第１の画像
データを得る第１の色空間変換手段と、上記第１の色空
間変換手段で得られた上記第１の画像データの各色信号
の画素数を、上記任意の画素データの各色信号の画素数
とは異なる画素数に各々変換する複数の解像度変換手段
と、上記解像度変換手段で画素数の変換が行われた上記
第１の画像データを、上記第１の色空間とは異なる第２
の色空間に変換して、複数の色信号を含む第２の画像デ
ータを得る第２の色空間変換手段とを備える解像度変換
装置であって、上記複数の解像度変換手段のうち少なく
とも１つの解像度変換手段は、他の解像度変換手段とは
異なる変換方式で、画素数の変換を行うことを特徴とす
る。

【００１４】第７の発明は、上記第６の発明において、
上記第１の色空間変換手段は、輝度と色差で表現される
上記第１の色空間への変換を行い、上記第２の色空間変
換手段は、三原色で表現される上記第２の色空間への変
換を行うことを特徴とする。

【００１５】第８の発明は、上記第６の発明において、
上記複数の解像度変換手段のうち少なくとも１つの解像
度変換手段は、色空間に対する視覚特性を考慮して選択
された他の解像度変換ステップでの変換方式とは異なる
方式で画素数の変換を行うことを特徴とする。

【００１６】第９の発明は、上記第６の発明において、
上記複数の解像度変換手段のうち少なくとも１つの解像
度変換手段は、３次畳み込み補間法を用いた変換方式で
画素数の変換を行い、他の解像度変換手段のうち少なく
とも１つの解像度変換手段は、線形補間法を用いた変換
方式で画素数の変換を行うことを特徴とする。

【００１７】第１０の発明は、上記第６の発明におい
て、上記複数の解像度変換手段のうち少なくとも１つの
解像度変換手段は、ＦＩＲ補間法を用いた変換方式で画
素数の変換を行い、他の解像度変換手段のうち少なくと
も１つの解像度変換手段は、ＩＩＲ補間法を用いた変換
方式で画素数の変換を行うことを特徴とする。

【００１８】第１１の発明は、請求項６〜１０の何れか
に記載の解像度変換装置を含むシステムであることを特
徴とする。

【００１９】第１２の発明は、請求項１〜５の何れかに
記載の解像度変換方法の処理ステップをコンピュータが
読出可能に格納した記憶媒体であることを特徴とする。

【００２０】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて詳細に説明する。

【００２１】本発明に係る解像度変換方法は、例えば、
図１に示すような表示装置１００により実施され、この
表示装置１００は、本発明に係る解像度変換装置を適用
したものでもある。

【００２２】すなわち、表示装置１００は、ＮＴＳＣ、
ＰＡＬ、ＳＥＣＡＭ等のコンポジットビデオ信号、輝度
信号と色差信号が分離されたコンポーネントビデオ信
号、そして、ＰＣやＷＳ等のアナログ画像信号が入力可
能なようになされている。

【００２３】そこで、まず、上記図１において、１１
は、ＰＣ、ＷＳ等のホストコンピュータからのアナログ
画像信号の処理回路である。この処理回路（以下、ＰＣ
／ＷＳ処理回路とも言う）１１は、同期信号分離回路１
０１と、同期信号測定回路１０２と、Ａ／Ｄ変換回路１
０３と、クロック発生回路１０４と、補間処理回路１０
５と、オンスクリーンディスプレイ（ＯＳＤ）切換回路
１０６とを備えている。

【００２４】以下、ＰＣ／ＷＳ処理回路１１の各回路に
ついて説明する。

【００２５】（同期信号分離回路１０１）

【００２６】同期信号分離回路１０１には、ホストコン
ピュータ等からのＲＧＢ画像信号と、コンポジットシン
ク或いはセパレートシンク又はシンクオングリーン等の
同期信号とを含むビデオ信号ｓ１０１が入力され、同期
信号分離回路１０１は、そのビデオ信号ｓ１０１を画像
信号ｓ１０２と同期信号に分離する。また、同期信号分
離回路１０１は、分離して得た同期信号から、負極性の
水平／垂直同期信号ｃｓ１０１と同期信号極性判別信号
ｃｓ１０２を生成する。

【００２７】そして、同期信号分離回路１０１は、画像
信号ｓ１０２をＡ／Ｄ変換部１０３に供給し、また、水
平／垂直同期信号ｃｓ１０１を、同期信号測定回路１０
２、クロック発生回路１０４、補間処理回路１０５及び
システム制御回路１９１に供給する。さらに、同期信号
分離回路１０１は、同期信号極性判別信号ｃｓ１０２
を、同期信号測定部１０２及びシステム制御回路１９１
に供給する。ここで、同期信号極性判別信号ｃｓ１０２
とは、同期信号分離回路１０１に対して入力されたビデ
オ信号ｓ１０１に含まれる同期信号の極性を示すもので
ある。

【００２８】（同期信号測定回路１０２）

【００２９】同期信号測定回路１０２は、同期信号分離
回路１０１からの水平／垂直同期信号ｃｓ１０１及び同
期信号極性判別信号ｃｓ１０２により、後述のようにし
て得られた測定結果を、制御バスｃｓ１１９を介してシ
ステム制御回路１９１に供給する。

【００３０】すなわち、同期信号測定回路１０２は、例
えば、図２に示すように、基準クロック発生回路２０１
と、カウンタ２０２〜２０４及び２１１〜２１３と、Ｆ
ＩＦＯ２０５及び２０６と、レジスタ２１４及び２２１
と、コンパレータ２２２と、読出／書込制御回路（以
下、Ｒ／Ｆ制御回路と言う）２３０とを備えている。

【００３１】基準クロック発生回路２０１は、水平同期
信号（以下、ＨＤ信号と言う）ｃｓ２０１及び垂直同期
信号（以下、ＶＤ信号と言う）ｃｓ２０２の周期の測定
動作に必要な十分に高い周波数のクロックｃｓ２０３及
びｃｓ２０４を発生する。

【００３２】カウンタ２０２は、ＨＤ信号の周期測定用
のカウンタであり、ＨＤ信号の立ち下がりから次のＨＤ
信号の立ち下がりまでの期間、クロック発生器２０１か
らのクロックｃｓ２０３をカウントする。このカウンタ
２０２でのカウント結果ｃｓ２０５は、ＰＨＤ１とし
て、ＨＤ信号の立ち下がりに同期して、後述のようにＦ
ＩＦＯ２０５に書き込まれる。

【００３３】カウンタ２０３は、ＨＤ信号のブランキン
グ期間ＴＨＤ（負極性であるので、ＨＤ信号のレベル
が”０”）の測定を行うカウンタであり、ＨＤ信号の立
ち下がりから次のＨＤ信号の立ち下がりまでの期間、ク
ロック発生器２０１からのクロックｃｓ２０３をカウン
トする。このカウンタ２０３のカウント結果ｃｓ２０６
は、ＴＨＤとして、ＨＤ信号の立ち下がりに同期して、
後述のようにＦＩＦＯ２０５に書き込まれる。

【００３４】カウンタ２０４は、ＨＤ信号の周期測定用
のカウンタであり、ＨＤ信号の立ち下がりから次のＨＤ
信号の立ち上がりまでの期間、クロック発生器２０１か
らのクロックｃｓ２０３をカウントする。このカウンタ
２０４のカウント結果ｃｓ２０７は、ＰＨＤ２として、
ＨＤ信号の立ち下がりに同期して、後述のようにＦＩＦ
Ｏ２０６に書き込まれる。

【００３５】ＦＩＦＯ２０５は、上述のＰＨＤ１、ＴＨ
Ｄ及びＶＤ値のデータを１ＶＤ期間以上にわたって記憶
し、これらのデータをＲ／Ｗ制御回路２３０を介して制
御バスｃｓ１１９に対して出力する。

【００３６】ＦＩＦＯ２０６は、上述のＰＨＤ２を１Ｖ
Ｄ期間以上にわたって記憶し、Ｒ／Ｗ制御回路２３０を
介して制御バスｃｓ１１９に対して出力する。

【００３７】カウンタ２１１は、ＶＤ信号１周期中のＨ
Ｄ信号の数を測定するためのカウンタであり、ＶＤ信号
の立ち上がりから次のＶＤ信号の立ち上がりまでの１周
期期間、ＨＤ信号ｃｓ２０１をカウントする。このカウ
ンタ２１１のカウント結果ｃｓ２１１は、ＮＨＤとし
て、ＶＤ信号の立ち上がりに同期して、後述のようにレ
ジスタ２１４に書き込まれる。

【００３８】カウンタ２１２は、ＶＤ信号の同期測定用
のカウンタであり、ＶＤ信号の立ち下がりから次のＶＤ
信号の立ち下がりまでの期間、基準クロック発生器２０
１からのクロックｃｓ２０４をカウントする。このカウ
ンタ２１２のカウント結果ｃｓ２１２は、ＰＶＤとし
て、ＶＤ信号の立ち上がりに同期して、後述のようにレ
ジスタ２１４に書き込まれる。

【００３９】カウンタ２１３は、ＶＤ信号のブランキン
グ期間ＴＶＤの測定を行うカウンタであり、ＶＤ信号の
立ち下がりから次のＶＤ信号の立ち下がりまでの期間、
クロック発生器２０１からのクロックｃｓ２０４をカウ
ントする。このカウンタ２１３のカウント結果ｃｓ２１
３は、ＴＶＤとして、ＶＤ信号の立ち上がりに同期し
て、後述のようにレジスタ２１４に書き込まれる。

【００４０】レジスタ２１４は、上述のＮＨＤ、ＰＶ
Ｄ、ＴＶＤ及び極性判別信号ｃｓ１０２をＶＤ信号に同
期して記憶し、これらの値の書き込みが終了したことに
応じて、Ｒ／Ｗ制御回路２３０を介して制御バスｃｓ１
１９に対して出力する。

【００４１】レジスタ２２１は、ＨＤ数比較用レジスタ
であり、比較したいＨＤ信号の数を制御バスｃｓ１１９
及びＲ／Ｗ制御回路２３０を介して記憶する。

【００４２】コンパレータ２２２は、カウンタ２１１の
カウント値（ｃｓ２１１）と、レジスタ２２１の出力値
とを比較し、一致した場合に、出力信号（制御信号）ｃ
ｓ２２２をアクティブにして、Ｒ／Ｗ制御回路２３０を
介して制御バスｃｓ１１９に対して出力する。

【００４３】Ｒ／Ｗ制御回路２３０は、ＦＩＦＯ２０
５、２０６、レジスタ２１４、ＨＤ数比較用のレジスタ
２２１及びコンパレータ２２２と、制御バスｃｓ１１９
との間のデータの伝送を制御する。

【００４４】上述のような同期信号測定回路１０２にお
いて、本実施の形態では、ＦＩＦＯ２０５及び２０６の
内容は各々図３及び図４のようになる。

【００４５】（Ａ／Ｄ変換回路１０３）

【００４６】Ａ／Ｄ変換回路１０３は、例えば、図５に
示すように、Ａ／Ｄ変換回路３３０とラッチ回路３３１
を備えている。このＡ／Ｄ変換回路１０３において、Ａ
／Ｄ変換回路３３０は、同期信号分離回路１０１で得ら
れた画像信号（同期信号分離後のアナログＲＧＢ信号）
ｓ１０２を、後述するクロック発生回路１０４からのド
ットクロック信号ｃｓ１０３によりサンプリングしてデ
ィジタル信号（ディジタル画像データ）に変換する。ラ
ッチ回路３３１は、クロック発生部１０４からのドット
クロック信号ｃｓ１０３に応じて、Ａ／Ｄ変換回路３３
０で得られたディジタル画像データをディジタルＲＧＢ
画像データｓ１０３として出力する。

【００４７】（クロック発生回路１０４）

【００４８】クロック発生回路１０４は、上述のような
画像信号ｓ１０２のサンプリング用のクロック、すなわ
ちドットクロックを発生する。

【００４９】具体的には、クロック発生回路１０４は、
例えば、図６に示すように、位相比較器３０５と、チャ
ージポンプ型ループフィルタ３０６〜３０８（以下、単
にフィルタ３０６とも言う）と、電圧制御発振器（ＶＣ
Ｏ）３１０と、分周器３０４とを基本的な構成とするＰ
ＬＬ回路で構成されている。

【００５０】この図６に示すクロック発生回路１０４に
おいて、制御回路３１７は、制御バスｃｓ１１９を介し
てシステム制御回路１９１と通信を行うと共に、クロッ
ク発生回路１０４の動作を制御するための制御データを
記憶するものである。

【００５１】Ｉ／Ｆレベル制御回路３０１には、同期信
号分離回路１０１で得られた水平／垂直同期信号ｃｓ１
０１（ビデオ信号ｓ１０１のＨＤ信号）が供給される。
Ｉ／Ｆレベル制御回路３０１は、制御回路３１７からの
制御信号ｃｓ３０１に応じて、供給されたＨＤ信号を、
同期分離回路１０１に対して信号を供給したインターフ
ェイス、例えばＴＴＬやＰＥＣＬ等に適したレベルに変
換し、極性反転回路３０２に供給する。

【００５２】極性反転回路３０２は、後段の位相比較回
路３０５にて位相比較動作を行う際、ＨＤ信号の立ち上
がり及び立ち下がりの両方のエッジで位相比較動作が可
能となるように入力同期信号の極性を制御するものであ
り、制御回路３１７からの制御信号ｃｓ３０２に応じ
て、Ｉ／Ｆレベル制御回路３０１からのＨＤ信号の極性
を切り換えて遅延回路３０３に供給する。

【００５３】遅延回路３０３には、極性反転回路３０２
からのＨＤ信号と、後述するプログラマブルカウンタ３
１２からのドットクロック信号ｓ３０３とが供給され
る。遅延回路３０３は、供給されたＨＤ信号に対して、
ドットクロック１周期分以上の遅延調査をプログラマブ
ルに行う。このときの遅延時間は、制御回路３１７の制
御信号ｃｓ３０３に応じて変更可能である。

【００５４】ここで、上述したように、入力されたビデ
オ信号ｓ１０１は、同期信号と画像信号ｓ１０２に分離
される。そして、これらの信号は各々異なる処理系に入
力されるため、Ａ／Ｄ変換回路１０３に入力される画像
信号ｓ１０２と、このクロック発生回路１０４が発生す
るＡ／Ｄ変換サンプリングクロックとの間で位相差が生
じてしまう。そこで、このクロック発生回路１０４で
は、遅延回路３０３により、画像信号ｓ１０２と、Ａ／
Ｄ変換サンプリングクロックとの位相を調整する。この
ような遅延回路３０３で位相の調整が施されたＨＤ信号
は、基準ＨＤ信号ｓ３０２として、位相比較回路３０５
及び出力レベル切り換え回路３１６に供給される。

【００５５】分周器３０４は、プログラマブルカウンタ
３１２からのドットクロック信号ｓ３０３を、システム
制御回路１９１により設定された分周比で分周する。こ
のときの分周比は、制御回路３１７の制御信号ｃｓ３０
４により制御される。

【００５６】位相比較器３０５は、遅延回路３０３で得
られた基準ＨＤ信号ｓ３０２と、分周器３０４からの出
力信号ｓ３０４との位相比較を行う。そして、位相比較
器３０５は、その比較の結果得られた位相差に応じた電
圧の信号をフィルタ３０６に供給する。また、位相比較
器３０５は、位相ロック状態であるか否かを示す位相ロ
ック信号ｃｓ３１４を、制御回路３１７、制御バスｃｓ
１１９を介してシステム制御回路１９１に出力する。

【００５７】チャージポンプ型ループフィルタは、チャ
ージポンプ３０６と、ローパスフィルタ３０７及び３０
８とからなる。このチャージポンプ型ループフィルタ
は、位相比較器３０５の出力信号中の高周波成分と雑音
を除去し、直流電圧をＶＣＯ３１０に供給するものであ
り、チャージポンプ電流を以下のように可変することに
よりＰＬＬの応答速度を制御するものである。

【００５８】すなわち、制御回路３１７は、システム制
御回路１９１が設定した値を制御信号ｃｓ３０７として
Ｄ／Ａ変換器３０９に対して出力し、Ｄ／Ａ変換器３０
９は、制御信号ｃｓ３０７をそれに対応する電流に変換
してチャージポンプ３０６に供給することで、チャージ
ポンプ電流を制御する。また、ＰＬＬは、抵抗とコンデ
ンサからなり、この応答特性は、所定のフィルタ係数を
有するフィルタ３０７又は３０８により決定される。

【００５９】このようにして、本実施の形態では、位相
比較器３０５の出力信号のゲインとフィルタ定数を調整
することにより、ＰＬＬの応答速度を制御可能に構成し
ている。

【００６０】ＶＣＯ３１０は、フィルタ３０６の出力信
号の電圧に応じた周波数を有する信号を出力する。ま
た、ＶＣＯ３１０は、Ｄ／Ａ変換器３１１の出力信号に
よってフリーラン周波数が決定される。すなわち、制御
回路３１７は、システム制御回路１９１が設定した周波
数に応じた値を制御信号ｃｓ３０８としてＤ／Ａ変換器
３１１に供給し、ＶＣＯ３１０は、このＤ／Ａ変換器３
１１の出力電圧に応じた周波数で自走発振する。

【００６１】プログラマブルカウンタ３１２は、ＶＣＯ
３１０の出力信号をシステム制御回路１９１が設定した
分周比で分周する回路であり、制御回路３１７からの制
御信号ｃｓ３０９によりその分周比が設定される。

【００６２】このプログラマブルカウンタ３１２によ
り、ＶＣＯ３１０の可変周波数レンジよりも低い周波数
の信号を得ることが可能となり、結果としてＰＬＬのロ
ックレンジを広げることができる。また、逆にＶＣＯ３
１０の可変周波数レンジを狭くすることができるので、
ＶＣＯ３１０の発振動作の安定性が向上する。このよう
なプログラマブルカウンタ３１２の出力信号は、ドット
クロック信号ｓ３０３として、上述した分周器３０４及
び遅延回路３０３に供給されると共に、遅延回路３１３
に供給される。

【００６３】遅延回路３１３は、以下のような理由か
ら、プログラマブルカウンタ３１２の出力であるドット
クロック信号ｓ３０３と、遅延回路３０２の出力である
基準ＨＤ信号ｓ３０２との位相調整を行うものである。

【００６４】すなわち、クロック発生回路１０４におけ
るＰＬＬ回路は、基準ＨＤ信号ｓ３０２と、分周器３０
４の出力信号ｓ３０４との位相差をロックする、換言す
れば、基準ＨＤ信号ｓ３０２の周波数と、分周器３０４
の出力信号ｓ３０４の周波数とを等しくするものであ
り、その位相差を調整するものではない。したがって、
基準ＨＤ信号ｓ３０２とドットクロック信号ｓ３０３に
は位相差が生じている。このため、遅延回路３１３は、
制御回路３１７の制御信号ｃｓ３１０に応じて、プログ
ラマブルカウンタ３１２の出力であるドットクロック信
号ｓ３０３を遅延して、基準ＨＤ信号ｓ３０２とドット
クロック信号ｓ３０３の間の位相差を調整する。

【００６５】このような遅延回路３１３の出力信号は、
レベル切換回路３１４に供給される。

【００６６】レベル切換回路３１４及び３１６は、ＴＴ
ＬやＥＣＬ、ＰＥＣＬ等、クロック供給先に応じて出力
レベルを変換するものである。

【００６７】レベル切換回路３１４は、遅延回路３１３
で位相差が調整されたドットクロック信号ｓ３０３を、
ＥＣＬとＴＴＬに適したレベルに変換する。このレベル
切換回路３１４の出力信号は、Ａ／Ｄ変換回路１０３及
び補間処理回路１０５に供給される。

【００６８】また、レベル切換回路３１６は、遅延回路
３０３で位相差が調整された基準ＨＤ信号ｓ３０２を、
ＥＣＬとＴＴＬに適したレベルに変換する。このレベル
切換回路３１６の出力信号は、補間処理回路１０５に供
給される。

【００６９】ここで、つぎの補間処理回路１０５の説明
を行う前に、入力されるビデオ信号ｓ１０１の測定、機
種の特定、及び表示モードの決定の方法について説明す
る。

【００７０】図７及び図８は、一般的なビデオ信号のタ
イミング波形を示している。

【００７１】本実施の形態で用いる表示部１５の表示パ
ネル、例えば、ドットマトリスクパネルに、画像を良好
な画質で表示するためには、上記図７及び図８に示すよ
うに、上述した同期信号測定回路１０２内でのＰＨＤ１
（ＨＤ信号の周期測定用のカウンタ２０２のカウント結
果ｃｓ２０５）、ＰＨＤ２（ＨＤ信号の周期測定用のカ
ウンタ２０４のカウント結果ｃｓ２０７）、ＰＶＤ（Ｖ
Ｄ信号の同期測定用のカウンタ２１２ののカウント結果
ｃｓ２１２）、ＶＤ信号、１ＶＤ中のＨＤ信号の数、同
期パルス幅ＴＨＤ（ＨＤ信号のブランキング期間）、及
びＶＨＤといった実際に供給されるビデオ信号に含まれ
る同期信号から直接得ることのできるパラメータの他、
水平／垂直表示開始時間、フロントポーチ、バックポー
チ、そして、ビデオ信号に含まれる画像信号のドットク
ロックといったパラメータが必要になってくる。

【００７２】そこで、本実施の形態においては、メモリ
１９４内に、接続が予想されるホストコンピュータの出
力であるビデオ信号ｓ１０１の上述したような各パラメ
ータを予め測定したものを、表示モードテーブルとして
記憶している。この表示モードテーブルには、このパラ
メータの他、表示モードを特定できない場合に使用する
デフォルトパラメータを１組記憶している。このデフォ
ルトパラメータは、本実施の形態における表示部１５の
表示パネルの解像度と、一般的なビデオ信号とに基づい
て、最も適すると思われるであろう値が選ばれている。

【００７３】図９〜１１は、ビデオ信号に含まれる同期
信号について、いくつかの例を示したものである。

【００７４】まず、上記図９は、最も一般的なビデオ信
号であり、ＶＤ信号ＴＶＤに同期してＨＤ信号の極性が
反転するが、ＨＤ信号の周期は一定で、エッジも立ち下
がりで一定であるようなタイプの信号である。

【００７５】つぎに、上記図１０は、ＶＤ信号ＴＶＤに
同期してＨＤ信号の周期が返歌するタイプのビデオ信号
であるが、エッジは立ち下がりで一定となっている。

【００７６】そして、上記図１１は、ＶＤ信号ＴＶＤに
同期して検出エッジを変えるとＨＤ信号の周期が一定と
なるタイプのビデオ信号である。

【００７７】さて、本実施の形態では、上述のように、
入力されたビデオ信号ｓ１０１に含まれる画像信号ｓ１
０２をＡ／Ｄ変換回路１０３でディジタル画像データに
変換するために、先ず、クロック発生回路１０４にて、
ＨＤ信号に同期し且つ画像信号ｓ１０２のドットクロッ
クの整数倍になっているサンプリングクロックを形成す
る必要がある。

【００７８】このために、システム制御回路１９１は、
後述のように機種及び表示モードの判定後、クロック発
生回路１０４の制御回路３１７に各種パラメータをセッ
トすることにより、ドットクロック信号ｓ３０３及びこ
れより生成される各種クロック信号ｃｓ１０３及びｃｓ
１０５の発生を制御することで、所望のサンプリングク
ロックを得ている。

【００７９】図１２は、本実施の形態において、入力さ
れるビデオ信号ｓ１０１の測定、機種の特定及び表示モ
ードの決定までの一連の制御を行う際の動作の大まかな
流れを示した図である。

【００８０】上記図１２に示すように、ここでの制御
は、同期信号変化測定モジュール７０１と、表示モード
判別及び制御モジュール７０２との２つに分けることが
でき、これら２つのモジュールはそれぞれ独立して動作
している。

【００８１】同期信号変化測定モジュール７０１は、”
ホスト装置（ホストコンピュータ等）を変えた”、”ホ
スト装置と接続しているケーブルが抜けた”、”表示モ
ードが変わって同期信号の周波数が変化した”、等の何
らかの変化が起こったことを検出し、表示モード判別及
び制御モジュール７０２に対して表示モード変化要求を
出すモジュールである。

【００８２】表示モード判別及び制御モジュール７０２
は、同期信号変化検出モジュール７０１からの変更要求
を受けて、表示モードの判別とそのモードに対する制御
を行うモジュールである。

【００８３】図１３は、同期信号変化測定モジュール７
０１内の処理の流れを具体的に示した図である。以下、
上記図１３を用いて、同期信号変化測定モジュール７０
１実行時の動作について具体的に説明する。

【００８４】今、表示部１５が何らかの表示モードで表
示動作しているとする。そこで、先ず、システム制御回
路１９１は、クロック発生回路１０４から出力される位
相ロック信号ｃｓ３１４を観測し、位相ロックがはずれ
たか否かを判別する（ステップＳ７０１）。

【００８５】このステップＳ７０１での判別の結果、位
相ロックがはずれた場合、システム制御回路１９１は、
入力されたデビオ信号ｓ１０１に変化が生じたと判別
し、回路内部の変更終了フラグをクリアし、表示モード
判定及び制御モジュール７０２に対して表示モード変更
要求を発行する（ステップＳ７０４）。

【００８６】一方、ステップＳ７０１での判別の結果、
位相ロックがかかっている状態である場合、システム制
御回路１９１は、同期信号測定回路１０２からＨＤ信号
及びＶＤ信号の周期を読み出し（ステップＳ７０２）、
前回読み出したものと比較する（ステップＳ７０３）。

【００８７】このステップＳ７０３での比較の結果、同
じであれば、システム制御回路１９１は、入力されたビ
デオ信号ｓ１０１に変化がなかったものと見なし、ステ
ップＳ７０１に戻り、以降の処理ステップを繰り返し実
行する。

【００８８】また、ステップＳ７０３での比較の結果、
前回と異なる場合には、システム制御回路１９１は、入
力されたビデオ信号ｓ１０１に変化が生じたと見なし、
上述したステップＳ７０４に進み、表示モード判定及び
制御モジュール７０２に対して表示モード変更要求を発
行する。

【００８９】このステップＳ７０４の後、システム制御
回路１９１は、回路内部の変更処理フラグをセットし、
変更処理の終了の待ち状態となる（ステップＳ７０
５）。

【００９０】変更処理が終了すると、システム制御回路
１９１は、クロック発生回路１０４が画像信号ｓ１０２
の位相に同期するために要する時間を待って（ステップ
Ｓ７０６）、クロック発生回路１０４から出力される位
相ロック信号ｃｓ３１４を観測し、位相ロックがはずれ
たか否かを判別する（ステップＳ７０７）。

【００９１】そして、ステップＳ７０７の判別の結果、
位相ロックがかかっている状態であれば、システム制御
回路１９１は、ステップＳ７０１に戻り、以降の処理ス
テップを繰り返し実行する。また、ステップＳ７０７の
判別の結果、位相ロックがかかっていない状態である場
合には、システム制御回路１９１は、本モジュールでは
対応不能とし、例外処理（ステップＳ７０８）を実行し
た後、ステップＳ７０１に戻り、以降の処理ステップを
繰り返し実行する。

【００９２】一方、図１４は、上述のような同期信号変
化測定モジュール７０１から表示モード変更要求が発行
される表示モード判定及び制御モジュール７０２内の処
理の流れを具体的に示した図である。以下、上記図１４
を用いて、表示モード判定及び制御モジュール７０２実
行時の動作について具体的に説明する。

【００９３】先ず、システム制御回路１９１は、同期信
号測定回路１０２のＲ／Ｗ制御回路２３０を制御し、Ｖ
Ｄ信号の立ち上がりに同期して、１ＶＤ期間分の各パラ
メータＰＨＤ１、ＰＨＤ２、ＰＶＤ、ＶＤ値、１ＶＤ期
間中のＨＤ信号の数及びＴＨＤ、ＶＨＤを、そのＦＩＦ
Ｏ２０５、２０６及びレジスタ２１４より読み出す（ス
テップＳ７５１）。

【００９４】次に、システム制御回路１９１は、ステッ
プＳ７５１で読み出した各パラメータを、メモリ１９４
内にある上述した各種ホスト装置の表示パラメータテー
ブルの内容と比較し（ステップＳ７５２）、機種が１機
種に特定できるか否かを判定する（ステップＳ７５
３）。

【００９５】ステップＳ７５３の判定の結果、内容がす
べて一致するものが表示パラメータテーブル内に存在す
る場合、システム制御回路１９１は、機種が１機種に特
定できると見なし、後述するステップＳ７５６に進む。

【００９６】また、ステップＳ７５３の判定の結果、１
機種に特定できない場合、システム制御回路１９１は、
複数機種ならば機種の特定が可能であるか否かを判別す
る（ステップＳ７５４）。

【００９７】ステップＳ７５４の判別の結果、複数機種
ならば特定できる場合、システム制御回路１９１は、キ
ー入力部（キーマトリクス）１９２にて、機種設定スイ
ッチがセットされているか否かをチェックし、機種設定
スイッチの設定による設定表示モードが、ステップＳ７
５４で特定した複数の機種のモードのなかに存在するか
否かを判別する（ステップＳ７５５）。

【００９８】ステップＳ７５５の判別の結果、機種設定
スイッチの設定による設定表示モードが特定した複数の
機種のモードのなかに存在した場合、システム制御回路
１９１は、上記機種設定スイッチによる設定モードを１
つのモードに特定し、次のステップＳ７５６に進む。

【００９９】ステップＳ７５６では、システム制御回路
１９１は、ＨＤ信号の立ち下がり周期ＰＨＤ１の機種が
１種類であるか否かを判別する。尚、このステップＳ７
５６は、上述したステップＳ７５３にて、機種が１機種
に特定できると判別された場合にも実行される。

【０１００】ステップＳ７５６の判別の結果、ＨＤ信号
の立ち下がり周期ＰＨＤ１の機種が１機種である場合、
システム制御回路１９１は、メモリ１９４の表示モード
テーブル内より各パラメータを読み出す。そして、シス
テム制御回路１９１は、その読みだした各パラメータ
を、クロック発生回路１０４の制御回路３１７に供給
し、その分周器３０４、Ｄ／Ａ変換器３０９及び３１１
等を制御して、所望のクロックを発生させる（ステップ
Ｓ７５７）。

【０１０１】その後、システム制御回路１９１は、回路
内部の変更処理終了フラグをセットし、更に、同期信号
測定モジュール７０１へ変更処理の終了を知らせて、本
処理終了とする。

【０１０２】また、ステップＳ７５６の判別の結果、Ｈ
Ｄ信号の立ち下がり周期ＰＨＤ１の機種が１種類ではな
い場合、システム制御回路１９１は、単純には１種類で
はないが、途中で周期検出エッジを変化させると１種類
になるような場合であるか否かを判別する（ステップＳ
７５９）。例えば、上記図１１に示したように、ＶＤ信
号の立ち上がりを含めてｉ個は立ち下がりＨＤ周期ＰＨ
Ｄ１がｔ１、その後Ｎ−ｉ−１個はＰＨＤ２がｔ１にな
るような場合であるか否かを判別する。

【０１０３】ステップＳ７５９の判別の結果、周期検出
エッジを変化させると１種類になる場合、システム制御
回路１９１は、メモリ１９４内の表示モードテーブルか
ら特定した表示モードテーブルのパラメータのうち、分
周器３０４、Ｄ／Ａ変換器３０９及び３１１等を制御す
るためのパラメータを、クロック発生回路１０４の制御
回路３１７に供給する（ステップＳ７６０）。

【０１０４】次いで、システム制御回路１９１は、ＨＤ
周期検出エッジの変化点のＨＤ信号の数、及びＰＨＤ
（ｉ−１）とＰＨＤ（Ｎ−１）を、その特定した表示モ
ードテーブル内より読み出し、周期信号測定回路１０２
のＨＤ数比較用のレジスタ２２１に書き込む（ステップ
Ｓ７６１）。

【０１０５】その後、システム制御回路１９１は、回路
内部の変更処理終了フラグをセットし（ステップＳ７６
２）、同期信号測定回路１０２のＨＤ数比較用のレジス
タ２２１の値と入力されたデビオ信号ｓ１０１中のＨＤ
信号の数が一致し、そのコンパレータ２２２の出力信号
（制御信号）ｃｓ２２２がアクティブになったか否かを
検出する（ステップＳ７６３）。

【０１０６】ステップＳ７６３で制御信号ｃｓ２２２が
アクティブになったことを検出した場合に、システム制
御回路１９１は、次のＨＤ周期の検出エッジを立ち下が
りにするのか立ち上がりにするのかを判別する（ステッ
プＳ７６４）。すなわち、上記図１１の例では、ＨＤ信
号のカウント値がＰＨＤ（ｉ−１）ならば立ち下がり、
ＰＨＤ（Ｎ−１）ならば立ち下がりと判別する。

【０１０７】ステップＳ７６４の判別の結果、立ち下が
りにする場合、システム制御回路１９１は、クロック発
生回路１０４の極性反転回路３０２を制御して、立ち下
がりでその位相比較器３０５が位相比較検出動作を行う
ようにする（ステップＳ７６５）。

【０１０８】また、ステップＳ７６４の判別の結果、立
ち上がりにする場合、システム制御回路１９１は、立ち
上がりで位相比較器３０５が位相比較検出動作を行うよ
うにする（ステップＳ７６６）。

【０１０９】そして、ステップＳ７６５又はステップＳ
７６６の処理後、システム制御回路１９１は、ステップ
Ｓ７６３に戻り、以降の処理ステップを繰り返し実行す
ることで位相比較エッジを変化させる。

【０１１０】一方、ステップＳ７５６及びステップＳ７
５９の判別の結果、機種（表示モード）は１つに特定で
きるが、ＨＤ信号が複数種類存在するような場合、例え
ば、上記図１０に示したように、ＶＤ信号の立ち上がり
を含めてｉ個のＰＨＤ１がｔ１、その後Ｎ−ｉ個のＰＨ
Ｄ１がｔ２になるような場合、システム制御回路１９１
は、メモリ１９４の表示モードテーブルから特定した表
示モードテーブルのパラメータのＨＤ周期の変化点のＨ
Ｄ信号の数、及びＰＨＤ（ｉ−１）とＰＨＤ（Ｎ−１）
を読み出し、同期信号測定回路１０２のＨＤ数比較用の
レジスタ２２１に書き込む（ステップＳ７５７）。

【０１１１】その後、システム制御回路１９１は、回路
内部の変更処理終了フラグをセットし（ステップＳ７６
８）、同期信号測定回路１０２のＨＤ数比較用のレジス
タ２２１と入力されたデビオ信号ｓ１０１中のＨＤ信号
の数が一致し、そのコンパレータ２２２の出力信号（制
御信号）ｃｓ２２２がアクティブになったか否かを検出
する（ステップＳ７６９）。

【０１１２】ステップＳ７６９で制御信号ｃｓ２２２が
アクティブになったことを検出した場合に、システム制
御回路１９１は、対応するパラメータを表示モードテー
ブルより読み出し、上述したようにして、クロック発生
回路１０４のクロック発生動作を制御する。その後、シ
ステム制御回路１９１は、ステップＳ７６９に戻り、以
降の処理ステップを繰り返し実行する。

【０１１３】上述のように、入力されるビデオ信号ｓ１
０１に含まれる同期信号のＨＤ周期が変化しても、クロ
ック発生回路１０４でのドットクロック信号ｓ３０３及
び各種クロック信号ｃｓ１０３及びｃｓ１０５が所望の
周波数、位相になるように制御できる。

【０１１４】さて、上述したステップＳ７５４又はＳ７
５５の判別の結果、入力されたビデオ信号ｓ１０１の表
示モードが特定できない場合、システム制御回路１９１
は、上述したステップＳ７５６及びＳ７５９と同様にし
て、ビデオ信号ｓ１０１のＨＤ周期が１つ、或いは、Ｈ
Ｄ検出エッジを変化させれば１つになるか否かを判断す
る（ステップＳ７７１、Ｓ７７４）。

【０１１５】ステップＳ７７１の判別の結果、ＨＤ周期
が１種類の場合、システム制御回路１９１は、上述した
ステップＳ７５７及びＳ７５８とほぼ同様の処理を行
う。すなわち、システム制御回路１９１は、メモリ１９
４の表示モードテーブルからデフォルト表示モードテー
ブルのパラメータを読み出し、クロック発生回路１０４
の動作を上述のように制御する（ステップＳ７７２）。
その後、システム制御回路１９１は、回路内部の変更処
理終了フラグをセットし（ステップＳ７７３）、同期信
号測定モジュール７０１へ変更処理の終了を知らせる。

【０１１６】一方、ステップＳ７７１の判別の結果、Ｈ
Ｄ周期が１種類でない場合、上述したステップＳ７５９
と同様に、システム制御回路１９１は、単純には１種類
ではないが、途中で周期検出エッジを変化させると１種
類になるような場合であるか否か、例えば、上記図１１
に示したように、ＶＤ信号の立ち上がりを含めてｉ個は
立ち下がりＨＤ周期ＰＨＤ１がｔ１、その後Ｎ−ｉ−１
個はＰＨＤ２がｔ１になるような場合であるか否かを判
別する（ステップＳ７７４）。

【０１１７】ステップＳ７７４の判別の結果、周期検出
エッジを変化させると１種類になるような場合であった
場合、システム制御回路１９１は、上述したステップＳ
７６０〜Ｓ７６６と同様の処理を行う。

【０１１８】すなわち、システム制御回路１９１は、メ
モリ１９４の表示モードテーブルからデフォルト表示モ
ードのパラメータを読み出し、クロック発生回路１０４
に供給する（ステップＳ７７５）。

【０１１９】次いで、システム制御回路１９１は、ＨＤ
周期検出エッジの変化点のＨＤ信号の数、及びＰＨＤ
（ｉ−１）とＰＨＤ（Ｎ−１）を読み出し、同期信号測
定回路１０２のＨＤ数比較用のレジスタ２２１に書き込
む（ステップＳ７７６）。

【０１２０】その後、システム制御回路１９１は、変更
処理終了フラグをセットする（ステップＳ７７７）。

【０１２１】そして、システム制御回路１９１は、ＨＤ
数比較用のレジスタ２２１の値とＨＤ信号の計数値とが
一致し、コンパレータ２２２の出力信号（制御信号）ｃ
ｓ２２２がアクティブになったかどうかを検出する（ス
テップＳ７７８）。

【０１２２】ステップＳ７７８で制御信号ｃｓ２２２が
アクティブになったことを検出した場合に、システム制
御回路１９１は、次のＨＤ周期の検出エッジを立ち下が
りにするのか立ち上がりにするか否かを判別し（ステッ
プＳ７７９）、その判別結果に応じて、クロック発生回
路１０４の極性反転回路３０２を制御する（ステップＳ
７８０、Ｓ７８１）。この際、極性判定前後に、クロッ
ク発生回路１０４において、制御回路３１７が位相比較
回路３０５に与える制御信号（位相比較イネーブル信
号）ｃｓ３０５を、一時的にインヒビット状態（動作禁
止状態）にすることで、位相差検出動作が乱れないよう
にしている。

【０１２３】そして、ステップＳ７８０又はＳ７８１の
後、すなわちＨＤ信号の検出エッジの制御が終了する
と、システム制御回路１９１は、ステップＳ７７８に戻
り、以降の処理ステップを繰り返し実行することで、位
相比較エッジを入力されたビデオ信号ｓ１０１に応じて
制御する。

【０１２４】一方、ステップＳ７７４の判別の結果、表
示モードを１つに特定できず、更にＶＤ期間内にＨＤ周
期が複数存在する場合、例えば、上記図１０に示したよ
うな場合、システム制御回路１９１は、次のようなステ
ップＳ７８２に進む。

【０１２５】ここで、上記図１０においては、ＶＤ信号
の立ち上がりを含めてｉ個のＰＨＤ１がｔ１、その後Ｎ
−ｉ個のＰＨＤ１がｔ２である２種類のＨＤ周期が存在
する。今、ｉ＞Ｎ−ｉとすると、この図１０におけるＨ
Ｄ周期の中で、出現数が最大のもきは周期がｔ１のもの
であり、その最大周期から他の周期へ変化する１つ前の
ＨＤ信号の数はｉ−１であり、他の周期から最大周期へ
変化する１つ前のＨＤ信号の数はＮ−１である。

【０１２６】このような場合、システム制御回路１９１
は、ステップＳ７８２にて、複数種類のＨＤ周期の中で
最大のＨＤ周期とその出現数を検出し、その最大数のＨ
Ｄ周期から他のＨＤ周期へ変化する１つ前のＨＤ信号数
ＮＨＤ１と、他の周期から妻帯数のＨＤ周期へ変化する
１つ前のＨＤ信号数ＮＨＤ２を同期信号測定回路１０２
のＨＤ数比較用のレジスタ２２１に書き込む。

【０１２７】そして、システム制御回路１９１は、メモ
リ１９４の表示モードテーブルからデフォルト表示モー
ドのパラメータを読み出し、クロック発生回路１０４に
供給し、上述したようにしてクロック発生動作を制御す
る（ステップＳ７８３）。

【０１２８】その後、システム制御回路１９１は、回路
内部の変更処理終了フラグをセットし（ステップＳ７８
４）、ＨＤ数比較用のレジスタ２２１の値とＨＤ信号の
計数値が一致し、コンパレータ２２２の出力信号（制御
信号）ｃｓ２２２がアクティブになったか否かを検出す
る（ステップＳ７８５）。

【０１２９】ステップＳ７８５で制御信号ｃｓ２２２が
アクティブになったことを検出した場合に、システム制
御回路１９１は、その制御信号が上述の最大数のＨＤ周
期から他の周期へ変化する１つ前のＨＤ信号であること
を示しているのか、又は、他の周期から最大数のＨＤ周
期に変化する１つ前のＨＤ信号であることを示している
のかを判別する。すなわち、次のＨＤ周期が最大数のＨ
Ｄ周期であるのか、それ以外の周期であるのかを判別す
る（ステップＳ７８６）。

【０１３０】ステップＳ７８６の判別の結果、最大数の
ＨＤ周期以外であった場合、システム制御回路１９１
は、クロック発生回路１０４の位相比較器３０５の動作
を禁止するように制御する（ステップＳ７８７）。

【０１３１】また、ステップＳ７８６の判別の結果、最
大数のＨＤ周期であった場合、システム制御回路１９１
は、クロック発生回路１０４の位相比較器３０５の比較
動作を許可にするように制御する（ステップＳ７８
８）。

【０１３２】そして、ステップＳ７８７又はステップＳ
７８８の処理後、システム制御回路１９１は、ステップ
Ｓ７８５へ戻り、以降の処理ステップを繰り返し実行す
る。

【０１３３】上述のように構成することにより、ＶＤ信
号の１周期内の最大数のＨＤ信号に対してＰＬＬをロッ
クさせて、その最大数のＨＤ信号に位相同期したクロッ
クを発生すると共に、ＰＬＬのアンロック期間を最小限
にすることができる。したがって、入力されたビデオ信
号ｓ１０１の同期信号の変化によるＰＬＬの乱れを最小
限にすることができ、安定してクロックを発生可能にな
るので、良好に表示動作を行うことが可能になる。

【０１３４】本実施の形態では、上述のような表示モー
ドの判別に関し、クロック発生回路１０４の位相ロック
信号ｃｓ３１４、具体的には位相比較器３０５のロック
／アンロック状態を示す制御信号（ロック／アンロック
制御信号）ｃｓ３１４に応じて、その判別が正しいかど
うかを確認している。

【０１３５】以下、このロック／アンロック制御信号を
用いた確認動作について、図１５に示すフローチャート
を用いて説明する。

【０１３６】上述した表示モード判別及び制御モジュー
ル７０３の実行終了後、システム制御回路１９１は、ク
ロック発生回路１０４のロック／アンロック制御信号ｃ
ｓ３１４の状態を確認する（ステップＳ１００１）。

【０１３７】ステップＳ１００１の結果、ＰＬＬがアン
ロック状態であった場合、システム制御回路１９１は、
入力されたビデオ信号ｓ１０１に含まれる画像信号ｓ１
０２の表示モード及びホスト装置（ホストコンピュータ
等）の出力信号が別の仕様のものに変更になったと見な
し、次のステップＳ１００２に進む。

【０１３８】また、ステップＳ１００１の結果、ＰＬＬ
がロックされている場合には、システム制御回路１９１
は、そのまま本処理終了とする。

【０１３９】ステップＳ１００２では、システム制御回
路１９１は、新たに同期信号測定回路１０２からＨＤ及
びＶＤ信号の周波数を読み取る。

【０１４０】そして、システム制御回路１９１は、ＨＤ
信号周波数が対応可能な最低周波数（Ｈ＿ｂｏｔｏｍ）
から所定の周波数ＡＨｚの間であり、且つＶＤ信号が対
応可能な最低周波数（Ｖ＿ｂｏｔｏｍ）から所定の周波
数ＢＨｚの間であるか否かを判別する（ステップＳ１０
０３）。

【０１４１】ステップＳ１００３の判別の結果、各周期
信号の周波数が各周波数の間にある場合、システム制御
回路１９１は、所定のモード０〜Ｍまでの間のモード０
として、このモード０に応じたクロック発生回路１０４
及び表示動作の制御を行う（ステップＳ１００４）。そ
して、システム制御回路１９１は、再びＰＬＬがロック
したか否かを判別し（ステップＳ１００５）、その判別
の結果、ロックした場合には、現在のモードがモード０
であると判断して（ステップＳ１００６）、本処理を終
了する。また、ステップＳ１００５の判別の結果、再び
アンロック状態である場合には、システム制御回路１９
１は、現在のモードはモード０ではないと判断し、引き
続き次の判定処理に進む。

【０１４２】そして、上述のステップＳ１００３〜Ｓ１
００６までの処理と同様にして、ステップＳ１００７〜
Ｓ１０１０、・・・、ステップＳ１０１１〜Ｓ１０１４
により、モードＭまで処理を繰り返す。この結果、モー
ド０からモードＭまで画像信号ｓ１０２の特定がなされ
なかった場合、システム制御回路１９１は、現在の画像
信号ｓ１０２には対応不能と判断して、対応不能時の処
理、例えば、その旨を表示部１５に表示する処理を行っ
て（ステップＳ１０１５）、本処理を終了する。

【０１４３】上述のような処理を行うことで、入力され
たビデオ信号ｓ１０１に含まれる画像信号ｓ１０２の表
示モード（水平及び垂直画素数）を特定し、画像信号ｓ
１０２のＨＤ信号に同期し、且つ水平画素数に対応した
ドットクロックを得ることができる。

【０１４４】以上、入力されるビデオ信号ｓ１０１の測
定、機種の特定、及び表示モードの決定の方法について
説明した。つぎに、上述した同期信号分離回路１０１〜
クロック発生回路１０４の説明に引き続き、補間処理回
路１０５について説明する。

【０１４５】（補間処理回路１０５）

【０１４６】補間処理回路１０５は、補間部であり、Ａ
／Ｄ変換回路１０３で得られたディジタルＲＧＢ画像デ
ータｓ１０３に補間処理を施し、表示部１５の表示パネ
ルの表示解像度に合わせた解像度に変換する。

【０１４７】まず、この補間処理回路１０５で採用して
いるアルゴリズムについて説明する。

【０１４８】ここで、補間処理方法として、一般的によ
く用いられている方法としては、最近隣内挿法、線形補
間法（１次内挿法）、３次畳み込み補間法等がある。

【０１４９】例えば、最近隣内挿法は、内挿したい画素
に最も近い補間前画素を補間画素とする方法である。

【０１５０】また、線形補間法は、内挿したい画素の両
脇にある画素の画像データを用いて、内挿する画素の画
像データを求める方法である。例えば、図１６に示すよ
うに、距離間隔１で並んでいる画素ａ１と画素ａ２から
各々ｕ、ｖの距離にある位置（画素ａ１と画素ａ２の
間）に画素ｂを内挿する場合、画素ｂの画像データは、ｂ＝ａ１×ｕ／（ｕ＋ｖ）＋ａ２×ｖ／（ｕ＋ｖ）・・・（１）なる式（１）で求められる。

【０１５１】一方、３次畳み込み補間法は、内挿したい
画素の両脇２画素づつの画像データと、３次畳み込み関
数を用いて内挿する画素の画像データとを求める方法で
ある。この３次畳み込み関数ｆは、内挿する画素と、距
離間隔１で並んでいる両脇２画素づつとの距離をｔとし
て、ｆ＝（ｔ）＝ｓｉｎ（πｔ）／（πｔ）×ｗ（ｔ） ………（２）なる式（２）で与えられる。この式（２）において、”
ｗ（ｆ）”は、後述するインパルス応答を有限で打ち切
るための窓関数である。窓関数としては、ハミング窓、
ハニング窓、ブラックマン窓等がある。

【０１５２】そこで、式（２）にて、”ｗ（ｆ）”を無
視すると、式（２）はｔの範囲により、ｆ（ｔ）＝１−２｜ｔ｜²＋｜ｔ｜³ （０≦｜ｔ｜＜１）・・・（３）ｆ（ｔ）＝４−８｜ｔ｜＋５｜ｔ｜²−｜ｔ｜³ （１≦｜ｔ｜＜２）・・・（４）ｆ（ｔ）＝０（２≦｜ｔ｜）・・・（５）なる式（３）、（４）及び（５）のように展開される。

【０１５３】したがって、例えば、図１７に示すよう
に、距離間隔１で並んでいる画素ａ１、ａ２、ａ３、ａ
４から各々ｕ１、ｕ２、ｕ３、ｕ４の距離にある位置
（画素ａ２と画素ａ３の間）に画素ｂを内挿する場合、
画素ｂの画像データは、上述した３次畳み込み関数ｆを
用いて、ｂ＝ａ１（４−８×ｕ１＋５×ｕ１²−ｕ１³）＋ａ２（１−２×ｕ２²＋ｕ２³）＋ａ３（１−２×ｕ３²＋ｕ３³）＋ａ４（４−８×ｕ４＋５×ｕ４²−ｕ４³）・・・（６）なる式（６）で求められる。

【０１５４】上述のインパルス応答について具体的に説
明する。図１８及び図１９は、上述線形補間法及び３次
畳み込み補間法に対応するインパルス応答を示したもの
である。

【０１５５】線形補間法のインパルス応答は、上記図１
８に示すように、着目画素から両隣の隣接画素へ向かう
２等辺三角形となる。

【０１５６】一方、３次畳み込み補間法のインパルス応
答は、上記図１９に示すように、着目画素にピーク値を
持つＳＩＮＣ関数×窓関数となる。

【０１５７】以上、一般的によく用いられている補間処
理方法として、最近隣内挿法、線形補間法、及び３次畳
み込み補間法について説明した。これらの補間処理方法
にて、補間フィルタとしての特性は、３次畳み込み補間
法の方が線形補間法よりも優れていることが知られてい
る。しかしながら、演算量の点から見ると、式（１）、
式（６）から明らかなように、３次畳み込み補間法の方
が線形補間法よりも多く、その分回路規模が増大する。
他にも補間フィルタの実現方法は複数存在するが、補間
フィルタとしての良好な特性を得ようとすると、回路規
模は増大するのが一般的である。

【０１５８】そこで、本実施の形態での補間処理回路１
０５は、次のような構成とすることで、上述のような従
来からの問題点を解決する。

【０１５９】すなわち、補間処理回路１０５は、システ
ム制御回路１９１の制御信号ｃｓ１１９によりその動作
が制御されるものであり、例えば、図２０に示すよう
に、Ａ／Ｄ変換回路１０３で得られたディジタルＲＧＢ
画像信号ｓ１０３が供給される水平補間処理回路４４１
と、水平補間処理回路４４１の出力が供給される垂直補
間処理回路４４２とを備えており、垂直補間処理回路４
４２の出力が補間処理回路１０５の出力として、ＯＳＤ
切換回路１０６に供給されるようになされている。ま
た、補間処理回路１０５は、同期入力回路４０３と、出
力クロック供給回路４０５とを備えており、同期入力回
路４０３には、同期信号分離回路１０１で得られた水平
／垂直同期信号ｃｓ１０１が供給されると共に、クロッ
ク発生回路１０４で得られた各種クロック信号、具体的
には、基準ＨＤ信号ｃｓ１０５、ＥＣＬ及びＴＴＬレベ
ルのドットクロック信号ｃｓ１０３及びｃｓ１０６が供
給されるようになされている。そして、同期入力回路４
０３及び出力クロック供給回路４０５の各出力は、水平
補間処理回路４４１及び垂直補間処理回路４４２に各々
供給されるようになされている。さらに、水平補間処理
回路４４１は、制御バスｃｓ１１９を介してシステム制
御回路１９１と接続されている。

【０１６０】尚、以下の説明では、先ず、補間処理回路
１０５の各回路の概要について説明し、続いて各回路の
詳細、特に、水平補間処理回路４４１及び垂直補間処理
回路４４２について具体的に説明するものとする。

【０１６１】同期入力回路４０３は、同期信号分離回路
１０１からの水平／垂直同期信号ｃｓ１０１に含まれる
ＨＤ信号及びＶＤ信号により、水平補間処理回路４４１
及び垂直補間処理回路４４２を制御するための制御信号
ｃｓ４０２及びｃｓ４０３を生成し、制御信号ｃｓ４０
２を水平補間処理回路４４１に供給すると共に、制御信
号ｃｓ４０３を垂直補間処理回路４４２に供給する。

【０１６２】出力クロック供給回路４０５は、水平補間
処理回路４４１及び垂直補間処理回路４４２の出力信号
の転送レートを決定する回路であり、それらの転送レー
トに対応したクロック信号ｃｓ４００及びｃｓ４０１
を、水平補間処理部４４１及び垂直補間処理部４４２に
各々供給する。

【０１６３】水平補間処理回路４４１は、同期入力回路
４０３からの制御信号ｃｓ４０２に従って、Ａ／Ｄ変換
回路１０３からのディジタルＲＧＢ画像データｓ１０３
（ここでは、水平Ｎ画素、垂直Ｍラインからなる画像デ
ータｓ１０３とする）に対して、１走査線当たりの画素
数をＮ画素からＸ画素へ変換し、その変換で得られた画
像データｓ１０３ａを、出力クロック供給回路４０５か
らのクロック信号ｃｓ４００に従った転送レートで垂直
補間処理回路４４２に供給する。

【０１６４】垂直補間処理回路４４２は、同期入力回路
４０３からの制御信号ｃｓ４０３に従って、水平補間処
理回路４４１からの画像データｓ１０３ａに対して、垂
直ＭラインからＹラインへの変換を行い、その変換して
得られた画像データｓ１０４及びその同期信号ｃｓ１０
７を、出力クロック供給回路４０５からのクロック信号
ｃｓ４０１に従った転送レートで出力する。この垂直補
間処理回路４４２から出力される画像データｓ１０４
は、ＯＳＤ切換回路１０６に供給され、その同期信号ｃ
ｓ１０７は、切換スイッチ１３に供給される。

【０１６５】（水平補間処理回路４４１の詳細）

【０１６６】水平補間処理回路４４１は、例えば、図２
１に示すように、Ａ／Ｄ変換回路１０３で得られた上述
した画像データｓ１０３が供給されるマトリクス回路４
４１０と、マトリクス回路４４１０の出力が供給される
３次畳み込み補間処理回路４４１１、線形補間処理回路
４４１２及び４４１３と、線形補間処理回路４４１２及
び４４１３の各出力が対応して供給される遅延調整回路
４４１４及び４４１５と、３次畳み込み補間処理回路４
４１１、線形補間処理回路４４１２及び４４１３の各出
力が供給される逆マトリクス回路４４１６とを備えてお
り、逆マトリクス回路４４１６の出力が水平補間処理回
路４４１の出力として、上述した垂直補間処理回路４４
２に供給されるようになされている。また、これらの各
回路には各々、同期入力回路４０３からの制御信号ｃｓ
４０２、及び出力クロック供給回路４０５からのクロッ
ク信号ｃｓ４００が供給され、これらの信号に従って動
作するようになされている。さらに、３次畳み込み補間
処理回路４４１１は、制御バスｃｓ１１９を介してシス
テム制御回路１９１と接続されている。

【０１６７】このような水平補間処理回路４４１におい
て、マトリクス回路４４１０は、Ａ／Ｄ変換回路１０３
からの画像データｓ１０３の色空間を他の色空間に変換
する。具体的には、ＲＧＢデータからなる画像データｓ
１０３を、輝度データＹと、２つの色差データＲ−Ｙ及
びＢ−Ｙとに変換する。

【０１６８】ここで、この水平補間処理回路４４１で
は、輝度データＹと比較して、色差データＲ−Ｙ及びＢ
−Ｙの空間周波数特性が良くない、という人間の視覚特
性を利用する。このため、マトリクス回路４４１０で得
られた輝度データＹは、３次畳み込み補間処理回路４４
１１に供給され、色差データＲ−Ｙは、線形補間処理回
路４４１２に供給され、また、色差データＢ−Ｙは線形
補間処理回路４４１３に供給される。

【０１６９】３次畳み込み補間処理回路４４１１は、マ
トリクス回路４４１０からの輝度データＹに対して、上
述した３次畳み込み内挿法により、水平方向Ｎ画素から
Ｘ画素への変換を行い、この変換後の輝度データＹを逆
マトリクス回路４４１６に供給する。尚、３次畳み込み
補間処理回路４４１１の詳細は後述する。

【０１７０】線形補間処理回路４４１２及び４４１３は
各々、マトリクス４４１０からの色差データＲ−Ｙ及び
Ｂ−Ｙに対して、上述した線形補間法により、水平方向
Ｎ画素からＸ画素への変換を行い、この変換後の色差デ
ータＲ−Ｙ及びＢ−Ｙを遅延調整回路４４１４及び４４
１５に供給する。

【０１７１】遅延調整回路４４１４及び４４１５は、３
次畳み込み補間処理部４４１１と、線形補間処理部４４
１２及び４４１３での信号処理時間の違いにより発生す
るスキューを調整して、線形補間処理回路４４１２及び
４４１３からの色差データＲ−Ｙ及びＢ−Ｙを逆マトリ
クス回路４４１６に供給する。

【０１７２】逆マトリクス回路４４１６は、３次畳み込
み補間処理回路４４１１からの輝度データＹと、線形補
間処理回路４４１２及び４４１３からの色差データＲ−
Ｙ及びＢ−Ｙとから、表示部１５の表示パネルに対応し
たディジタルＲＧＢ画像データｓ１０３ａを形成して出
力する。この逆マトリクス回路４４１６から出力される
ディジタルＲＧＢ画像データｓ１０３ａは、上述した垂
直補間処理回路４４２に供給される。

【０１７３】上述した３次畳み込み補間処理回路４４１
１は、例えば、図２２に示すように、上述したマトリク
ス４４１０からの輝度データＹ及び同期入力回路４０３
からの制御信号ｃｓ４０２が供給される入力回路５００
０と、入力回路５０００の出力が供給される３次畳み込
み水平補間処理回路５００１と、３次畳み込み水平補間
処理回路５００１の出力が供給される出力回路５００２
とを備えており、出力回路５００２の出力が３次畳み込
み補間処理回路４４１１の出力として、上述した逆マト
リクス回路４４１６に供給されるようになされている。
また、３次畳み込み補間処理回路４４１１は、同期入力
回路４０３からの制御信号ｃｓ４０２、及び出力クロッ
ク供給回路４０５からのクロック信号ｃｓ４００が供給
される補間制御回路５００３を備えており、補間制御回
路５００３の出力は、入力回路５０００、３次畳み込み
水平補間処理回路５００１、及び出力回路５００２に供
給されるようになされている。さらに、３次畳み込み補
間処理回路４４１１は、補間制御回路５００３に対して
出力する制御入力回路５００４を備えており、この制御
入力回路５００４は、メモリ５００４ａと設定供給回路
５００４ｂを備えている。そして、制御入力回路５００
４は、制御バスｃｓ１１９を介してシステム制御回路１
９１からアクセスされるようになされている。

【０１７４】このような３次畳み込み補間処理回路４４
１１において、制御入力回路５００４のメモリ５００４
ａには、システム制御回路１９１により制御バスｃｓ１
１９を介して設定された設定データが保存される。この
保存された設定データは、設定供給回路５００４ｂによ
り、他の回路に供給される。このような構成により、こ
の３次畳み込み補間処理回路４４１１での水平補間処理
が制御される。

【０１７５】入力回路５０００は、マトリクス４４１０
からの輝度データＹ（水平方向Ｎ画素の輝度データ）
を、同期入力回路４０３からの制御信号ｃｓ４０２と同
期させ、３次畳み込み水平補間処理回路５００１に供給
する。

【０１７６】３次畳み込み水平補間処理回路５００１
は、入力回路５０００からの輝度データＹに所定のディ
ジタル処理を行って、その水平方向の画素数を増加させ
る。このとき、補間制御回路５００３は、上述した設定
データに従って、３次畳み込み水平補間処理回路５００
１の動作制御を行う。

【０１７７】すなわち、補間制御回路５００３は、制御
入力回路５００４のメモリ５００４ａに保存され、設定
供給回路５００４ｂによって供給された設定データに基
づいて、３次畳み込み水平補間処理回路５００１の動作
制御を行うと共に、後述する出力回路５００２の動作制
御も行う。このとき、補間制御回路５００３は、３次畳
み込み水平補間処理回路５００１及び出力回路５００２
が、出力クロック供給回路４０５からのクロック信号ｃ
ｓ４００に同期して動作するように制御する。

【０１７８】また、補間制御回路５００３は、３次畳み
込み補間処理を行わない場合には、同期入力回路４０３
からの制御信号ｃｓ４０２を用いて、３次畳み込み水平
補間処理回路５００１が動作しないように、そして、入
力回路５０００からの輝度データＹをそのまま出力回路
５００２が逆マトリクス４４１６に供給するように制御
する。

【０１７９】したがって、このような補間制御回路５０
０３による制御により、３次畳み込み水平補間処理回路
５００１は、入力回路５０００からの輝度データＹに対
して、上述の設定データに基づいたディジタル処理を行
い、そのディジタル処理後の輝度データＹを、出力クロ
ック供給回路４０５のクロックｃｓ４００に同期して、
出力回路５００２を介して逆マトリクス４４１６に供給
する。

【０１８０】また、３次畳み込み補間処理を行わない場
合には、３次畳み込み水平補間処理回路５００１は、同
期入力回路４０３の制御信号ｃｓ４０２により、入力回
路５０００からの輝度データＹをそのまま出力回路５０
０２を介して逆マトリクス４４１６に供給する。

【０１８１】上述のように、水平補間処理回路４４１で
は、入力された画像データｓ１０３の色空間（ここでは
ＲＧＢ）を他の色空間（ここでは、Ｙ、Ｒ−Ｙ、Ｂ−
Ｙ）に変換し、変換して得られた輝度データＹ、色差デ
ータＲ−Ｙ及びＢ−Ｙに各々解像度変換のための補間処
理を行う際、輝度データＹに対しては３次畳み込み補間
処理を行い、色差データＲ−Ｙ及びＢ−Ｙに対しては線
形補間処理を行う。ここで、色差データＲ−Ｙ及びＢ−
Ｙに対する補間処理の回路として、輝度データＹに対す
る補間処理の回路（３次畳み込み補間処理回路４４１
１）と比較して、簡単な構成の補間フィルタ（線形補間
処理回路４４１２及び４４１３）を使用しているが、上
述したような人間の視覚特性を利用しているため、良好
な変換特性を得ることができる。このような構成とする
ことで、水平補間処理回路４４１は、回路規模の縮小
と、水平方向の良好な変換特性との実現を両立してい
る。

【０１８２】尚、上述した水平補間処理回路４４１にお
いて、３次畳み込み補間処理回路４４１１の３次畳み込
み水平補間処理回路５００１の具体的な構成に関して
は、後述する垂直補間処理回路４４２の垂直補間処理回
路４０６と同様であるため、その詳細な説明を省略す
る。また、線形補間処理回路４４１２及び４４１３の具
体的な構成に関しても、上述した３次畳み込み補間処理
部４４１１と同様であるため、その詳細な説明を省略す
る。但し、これら線形補間処理回路４４１２及び４４１
３は、３次畳み込み補間処理回路４４１１の回路規模に
比べ小規模な回路構成で実現出来るのは上述した通りで
ある。

【０１８３】（垂直補間処理回路４４２の詳細）

【０１８４】垂直補間処理回路４４２は、上述した水平
補間処理回路４４１からの画像データｓ１０３ａ（有効
表示画像データ）を垂直補間して、表示部１５の表示パ
ネル（ドットマトリクスディスプレイ等）に拡大表示を
行うためのものである。

【０１８５】すなわち、垂直補間処理回路４４２は、例
えば、図２３に示すように、水平補間処理回路４４１か
らの画像データｓ１０３ａが供給される入力回路４０１
と、入力回路４０１の出力が供給される垂直補間処理回
路４０６と、垂直補間処理回路４０６の出力が供給され
る出力回路４０４とを備えており、出力回路４０４の出
力が垂直補間処理回路４４２の出力として、ＯＳＤ切換
回路１０６及び切換スイッチ１３に供給されるようにな
されている。また、垂直補間処理回路４４２は、同期入
力回路４０３からの制御信号ｃｓ４０３、及び出力クロ
ック供給回路４０５からのクロック信号ｃｓ４０１が供
給される補間制御回路４０７を備えており、補間制御回
路４０７の出力は、垂直補間処理回路４０６及び出力回
路４０４に供給されるようになされている。さらに、垂
直補間処理回路４４２は、補間制御回路４０７に対して
出力する制御入力回路４０２を備えており、この制御入
力回路４０２は、メモリ４０２ａと設定供給回路４０２
ｂを備えている。そして、制御入力回路４０２は、制御
バスｃｓ１１９を介してシステム制御回路１９１からア
クセスされるようになされている。

【０１８６】このような垂直補間処理回路４４２におい
て、制御入力回路４０２のメモリ４０２ａには、システ
ム制御回路１９１により制御バスｃｓ１１９を介して設
定された設定データが保存される。この保存された設定
データは、設定供給回路４０２ｂにより、他の回路に供
給される。このような構成により、この垂直補間処理回
路４４２での垂直補間処理が制御される。

【０１８７】入力回路４０１は、水平補間処理回路４４
１からの画像データｓ１０３ａを、同期入力回路４０３
からの制御信号ｃｓ４０３と同期させ、垂直補間処理回
路４０６に供給する。

【０１８８】垂直補間処理回路４０６は、水平補間処理
回路４４１からの画像データｓ１０３ａに所定のディジ
タル処理を行って、その水平ラインを増加させる。この
とき、補間制御回路４０７は、上述した設定データに従
って、垂直補間処理回路４０６の動作制御を行う。

【０１８９】すなわち、補間制御回路４０７は、制御入
力回路４０２のメモリ４０２ａに保存され、設定供給回
路４０２ｂによって供給された設定データに基づいて、
垂直補間処理回路４０６の動作制御を行うと共に、後述
する出力回路４０４の動作制御も行う。このとき、補間
制御回路４０７は、垂直補間処理回路４０６及び出力回
路４０４が、出力クロック供給回路４０５からのクロッ
ク信号ｃｓ４０１に同期して動作するように制御する。

【０１９０】また、補間制御回路４０７は、垂直補間処
理を行わない場合には、同期入力回路４０３からの制御
信号ｃｓ４０３を用いて、垂直補間処理回路４０６が動
作しないように、そして、入力回路４０１からの画像デ
ータｓ１０３ａ及びその同期信号を、画像データｓ１０
４及び同期信号ｃｓ１０７として、出力回路４０４がＯ
ＳＤ切換回路１０６及び切換スイッチ１３に供給するよ
うに制御する。

【０１９１】したがって、このような補間制御回路４０
７による制御により、垂直補間処理回路４０６は、入力
回路４０１からの画像データｓ１０３ａに対して、上述
の設定データに基づいたディジタル処理を行い、そのデ
ィジタル処理後の画像データｓ１０３ａを、画像データ
ｓ１０４として、出力クロック供給回路４０５のクロッ
クｃｓ４０１に同期して、出力回路４０４を介してＯＳ
Ｄ切換回路１０６に供給すると共に、その同期信号ｃｓ
１０７を切換スイッチ１３に供給する。

【０１９２】また、垂直補間処理を行わない場合には、
垂直補間処理回路４０６は、同期入力回路４０３の制御
信号ｃｓ４０３により、入力回路４０１からの画像デー
タｓ１０３ａをそのまま画像データｓ１０４として、出
力回路４０４を介してＯＳＤ切換回路１０６に供給する
と共に、その同期信号ｃｓ１０７を切換スイッチ１３に
供給する。

【０１９３】上述した垂直補間処理回路４０６及び補間
制御回路４０７をさらに具体的に説明する。

【０１９４】垂直補間処理回路４０６は、例えば、図２
４に示すように、入力された画像データと同期信号との
同期をとるためのフリップフロップ（Ｆ／Ｆ）回路４０
６ａと、１水平ライン分のデータを記憶する入力ＦＩＦ
Ｏメモリ４０６ｂと、補間係数を用いて入力された画像
データに対して演算処理を行う演算回路４０６ｃと、補
間演算を行った後の画像データを記憶する出力ＦＩＦＯ
メモリ４０６ｄと、出力ＦＩＦＯメモリ４０６ｄの出力
を選択し後段のスイッチ４０６ｆに転送するスイッチ４
０６ｅと、補間係数が１の場合つまり補間を行わない場
合のスルーパスを選択するスイッチ４０６ｆとを備えて
いる。また、補間制御回路４０７は、同図に示すよう
に、画像データの入力タイミングとＦＩＦＯメモリ４０
６ｂのデータ書き込みタイミングと読み出しタイミング
を制御する入力ＦＩＦＯ制御回路４０７ａと、演算回路
のタイミングと出力ＦＩＦＯメモリ４０６ｂの書き込み
タイミングを制御する出力ＦＩＦＯ書き込み制御回路４
０７ｂと、読み出しタイミングを制御する出力ＦＩＦＯ
制御回路４０７ｃと、表示開始位置を検出する表示位置
検出回路４０７ｄと、垂直補間処理回路４０６から出力
する画像データと同期信号のタイミングを調整する出力
表示位置補正回路４０７ｅと、各ラインごとの指数を制
御する演算制御回路４０７ｆとを備えている。

【０１９５】このような構成において、入力回路４０１
より入力された画像データ（ｓ１０３ａ）は、Ｆ／Ｆ回
路４０６ａにおいて入力ＦＩＦＯ制御回路４０７ａの制
御信号により同期化され、入力ＦＩＦＯメモリ４０６ｂ
に画像データが転送されていく。各入力ＦＩＦＯメモリ
４０６ｂは、１水平ラインづつ遅れた画像データが順次
転送されるように入力ＦＩＦＯ制御回路４０７ａによっ
て制御されている。

【０１９６】演算回路４０６ｃは、詳細は後述するが、
演算制御回路４０７ｆからの制御信号によって水平の同
じカラムの画像データを演算回路４０６ｃに各々入力
し、垂直補間ラインを生成し、出力ＦＩＦＯメモリ４０
６ｄに出力ＦＩＦＯ制御回路４０７ｃの制御によって記
憶する。この記憶された画像データ（ｓ１０４）は、出
力ＦＩＦＯ制御回路４０７ｃからの信号によって読み出
され、スイッチ４０６ｅとスイッチ４０６ｆを経由し
て、ＯＳＤ切換回路１０６に転送される。この画像デー
タｓ１０４を転送する際に、画像データｓ１０４と同期
した信号（ｃｓ１０７）も、出力表示位置補正回路４０
７ｅにより生成し、転送する。

【０１９７】上述した演算回路４０６ｃは、例えば、図
２５に示すように、４つの指数演算回路４０６ｃ１と、
４入力の加算器４０６ｃ２と、符号処理回路４０６ｃ３
とを備えている。

【０１９８】この演算回路４０６ｃにおいて、指数演算
回路４０６ｃ１は、詳細は後述するが、Ｆ／Ｆ回路４０
６ａ或いは入力ＦＩＦＯメモリ４０６ｂより各々のライ
ンの画像データを受け、個々に予め決められた指数を掛
けて、４入力の加算器４０６ｃ２に各々画像データを転
送し加算を行う。この加算結果の画像データは、符号処
理回路４０６ｃ３に送られ、これにて、計算結果が負に
なっている場合は、最小値“００”（６ｂｉｔ、１６進
数）に変更し、最大値を超えている場合は、最大値“３
Ｆ”（６ｂｉｔ、１６進数）に変更される。

【０１９９】上述した指数演算回路４０６ｃ１は、例え
ば、図２６に示すような構成とすることで、入力された
画像データについて、その１／３２から３２／３２まで
の値を作り、その値に応じて各ＡＮＤゲートの開閉を制
御するようになされている。すなわち、ここでは、２の
ｎ乗で補間演算の係数を近似している。このため、実際
の演算自体は、各データのビットシフト及び加減算で行
うことができる。したがって、演算制御回路４０７ｆ
は、指数演算回路４０６ｃ１に対して、実際には各ＡＮ
Ｄゲートのうちどのゲートを開くのかを制御すればよ
い。

【０２００】また、指数演算回路４０６ｃ１は、２の補
数演算器により、その前段の画像データを負の数に変換
し、選択器により、２の補数演算器を通した画像データ
と通さない画像データを選択して、４入力の加算器４０
６ｃ２にその画像データを転送するようになされてい
る。

【０２０１】ここで、種々の画像データを例に挙げ、上
述した補間処理回路１０５により、各画像データに補間
処理を行う際のその概略動作について説明する。

【０２０２】（例１）図２７は、ＩＢＭ社のグラフィッ
クカードであるＶＧＡの表示モードの、ある１つの表示
モード、すなわち水平６４０ドット、垂直３５０ライン
の画像データを示したものである。

【０２０３】このような画像データに対して補間処理を
行う場合、その入力された画像データは、補間処理回路
１０５の水平補間処理回路４４１によって、水平６４０
ドットが１２８０ドットに拡大され、補間処理回路１０
５の垂直補間処理回路４４２によって、垂直３５０ライ
ンから４９０ラインに増加され、且つ表示部１５の表示
パネル（ここでは、ドットマトリクスディスプレイとす
る）内で更に２ライン拡大が行われ、アスペクト比の近
似した垂直９８０ラインに増加される。これにより、ド
ットマトリクスディスプレイでは、水平１２８０ドッ
ト、垂直９８０ラインの有効表示エリアで表示が行われ
る。

【０２０４】ところで、垂直補間処理回路４４２には、
例えば、上記図２７中の（ｂ）に示すようなタイミング
で画像データが入力される。この場合、水平１ラインの
時間は、３１．７７８ｕＳであり、その中で２５．４２
２ｕＳ中に有効な画像データが含まれている。また、こ
の場合には、上記図２７中の（ａ）に示すように、垂直
補間処理回路４４２では、入力ライン５に対して出力が
７ラインとなる必要がある。したがって、上記図２７中
の（ａ）に示すように、出力の周期が２２．６９９ｕＳ
に決まる。また、有効データの期間の関係から、出力の
出力サイクルが決定する。この場合は、３９．１６ＭＨ
ｚ〜２８．１９６ＭＨｚに決まる。さらに、入力のタイ
ミングと出力のタイミングの関係は、２ライン入力され
てから出力を始め、５ライン入力される間に出力を７ラ
イン行う必要がある。

【０２０５】また、入力ラインと出力ＦＩＦＯメモリ４
０６ｄの関係については、上記図２７中の（ｃ）に示す
ように、その左記の入力ラインのサイクル番号のライン
が入力された場合に、各出力ＦＩＦＯメモリ内にそれぞ
れ図記載のサイクルライン番号のラインが入力されるよ
うに制御が行われる。

【０２０６】（例２）図２８は、ＶＥＳＡ規格の水平８
００ドット、垂直６００ラインの画像データを示したも
のである。

【０２０７】このような画像データに対して補間処理を
行う場合、その入力された画像データは、補間処理回路
１０５の水平補間処理回路４４１によって、水平８００
ドットの有効表示期間が水平１２８０ドットに拡大さ
れ、補間処理回路１０５の垂直補間処理回路４４２によ
って、垂直６００ラインからアスペクト比の近似した垂
直９６０ラインに増加される。これにより、ドットマト
リクスディスプレイでは、水平１２８０ドット、垂直９
６０ラインの有効表示エリアで表示が行われる。

【０２０８】ところで、垂直補間処理回路４４２には、
例えば、上記図２８中の（ｂ）に示すようなタイミング
で画像データが入力される。この場合、水平１ラインの
時間は、２８．４４４ｕＳであり、その中で２２．２２
２ｕＳ中に有効な画像データが含まれている。また、こ
の場合には、上記図２８中の（ａ）に示すように、垂直
補間処理回路４４２では、入力ライン５に対して出力が
８ラインとなる必要がある。したがって、上記図２８中
の（ａ）に示すように、出力の周期が１７．７７８ｕＳ
に決まる。また、有効データの期間の関係から、出力の
出力サイクルが決定する。この場合は、５５．３８５Ｍ
Ｈｚ〜３６．０００ＭＨｚに決まる。さらに、入力のタ
イミングと出力のタイミングの関係は、２ライン入力さ
れてから出力を始め、５ライン入力される間に出力を８
ライン行う必要がある。

【０２０９】また、入力ラインと出力ＦＩＦＯメモリ４
０６ｄの関係については、上記図２８中の（ｃ）に示す
ように、その左記の入力ラインのサイクル番号のライン
が入力された場合に、各出力ＦＩＦＯメモリ内にそれぞ
れ図記載のサイクルライン番号のラインが入力されるよ
うに制御が行われる。

【０２１０】（例３）図２９は、ＶＥＳＡ規格の水平８
００ドット、垂直６００ラインの画像データを示したも
のである。

【０２１１】このような画像データに対して補間処理を
行う場合、その入力された画像データは、補間処理回路
１０５の水平補間処理回路４４１によって、水平８００
ドットの有効表示期間が水平１２８０ドットに拡大さ
れ、補間処理回路１０５の垂直補間処理回路４４２によ
って、垂直６００ラインからアスペクト比の近似した垂
直９６０ラインに増加される。これにより、ドットマト
リクスディスプレイでは、水平１２８０ドット、垂直９
６０ラインの有効表示エリアで表示が行われる。

【０２１２】ところで、垂直補間処理回路４４２には、
例えば、上記図２９中の（ｂ）に示すようなタイミング
で画像データが入力される。この場合、水平１ラインの
時間は２６．４００ｕＳであり、その中で２０．０００
ｕＳ中に有効な画像データが含まれている。また、この
場合には、上記図２９中の（ａ）に示すように、垂直補
間処理回路４４２では、入力ライン５に対して出力が８
ラインとなる必要がある。したがって、上記図２９中の
（ａ）に示すように、出力の周期が１６．５００ｕＳに
決まる。また、有効データの期間の関係から、出力の出
力サイクルが決定する。この場合は、６３．３６６３Ｍ
Ｈｚ〜３８．７８７８ＭＨｚに決まる。さらに、入力の
タイミングと出力のタイミングの関係は、２ライン入力
されてから出力を始め、５ライン入力される間に出力を
８ライン行う必要がある。

【０２１３】また、入力ラインと出力ＦＩＦＯメモリ４
０６ｄの関係については、上記図２９中の（ｃ）に示す
ように、その左記の入力ラインのサイクル番号のライン
が入力された場合に、各出力ＦＩＦＯメモリ内にそれぞ
れ図記載のサイクルライン番号のラインが入力されるよ
うに制御が行われる。

【０２１４】（例４）図３０は、ＶＥＳＡ規格の水平８
００ドット、垂直６００ラインの画像データを示したも
のである。

【０２１５】このような画像データに対して補間処理を
行う場合、その入力された画像データは、補間処理回路
１０５の水平補間処理回路４４１によって、水平８００
ドットの有効表示期間が水平１２８０ドットに拡大さ
れ、補間処理回路１０５の垂直補間処理回路４４２によ
って、垂直６００ラインからアスペクト比の近似した垂
直９６０ラインに増加される。これにより、ドットマト
リクスディスプレイでは、水平１２８０ドット、垂直を
９６０ラインの有効表示エリアで表示が行われる。

【０２１６】ところで、垂直補間処理回路４４２には、
例えば、上記図３０中の（ｂ）に示すようなタイミング
で画像データが入力される。この場合、水平１ラインの
時間は、２０．８００ｕＳであり、その中で１６．００
０ｕＳ中に有効な画像データが含まれている。また、こ
の場合には、上記図３０中の（ａ）に示すように、垂直
補間処理回路４４２では、入力ライン５に対して出力が
８ラインとなる必要がある。したがって、上記図３０中
の（ａ）に示すように、出力の周期が１３．０００ｕＳ
に決まる。また、有効データの期間の関係から、出力の
出力サイクルが決定する。この場合は、７８．０４８Ｍ
Ｈｚ〜４９．２３１ＭＨｚに決まる。さらに、入力タイ
ミングと出力のタイミングの関係は、２ライン入力され
てから出力を始め、５ライン入力される間に出力を８ラ
イン行う必要がある。

【０２１７】また、入力ラインと出力ＦＩＦＯメモリ４
０６ｄの関係については、上記図３０中の（ｃ）に示す
ように、その左記の入力ラインのサイクル番号のライン
が入力された場合に、各出力ＦＩＦＯメモリ内にそれぞ
れ図記載のサイクルライン番号のラインが入力されるよ
うに制御が行われる。

【０２１８】（例５）図３１は、ＶＥＳＡ規格の水平１
０２４ドット、垂直７６８ラインの画像データを示した
ものである。

【０２１９】このような画像データに対して補間処理を
行う場合、その入力された画像データは、補間処理回路
１０５の水平補間処理回路４４１によって、水平１０２
４ドットの有効表示期間が水平１２８０ドットに拡大さ
れ、補間処理回路１０５の垂直補間処理回路４４２によ
って、垂直７６８ラインからアスペクト比の近似した垂
直９６０ラインに増加される。これにより、ドットマト
リクスディスプレイでは、水平１２８０ドット、垂直９
６０ラインの有効表示エリアで表示が行われる。

【０２２０】ところで、垂直補間処理回路４４２には、
例えば、上記図３１中の（ｂ）に示すようなタイミング
で画像データが入力される。この場合、水平１ラインの
時間は、１７．７０７ｕＳであり、その中で１３．６５
３ｕＳ中に有効な画像データが含まれている。また、こ
の場合には、上記図３１中の（ａ）に示すように、垂直
補間処理回路４４２では、入力ライン４に対して出力が
５ラインとなる必要がある。したがって、上記図３１中
の（ａ）に示すように、出力の周期が１４．１６５６ｕ
Ｓに決まる。また、有効データの期間の関係から、出力
の出力サイクルが決定する。この場合は、６３．２ＭＨ
ｚ〜４５．２ＭＨｚに決まる。さらに、入力のタイミン
グと出力のタイミングの関係は、２ライン入力されてか
ら出力を始め、４ライン入力される間に出力を５ライン
行う必要がある。

【０２２１】また、入力ラインと出力ＦＩＦＯメモリ４
０６ｄの関係については、上記図３１中の（ｃ）に示す
ように、その左記の入力ラインのサイクル番号のライン
が入力された場合に、各出力ＦＩＦＯメモリ内にそれぞ
れ図記載のサイクルライン番号のラインが入力されるよ
うに制御が行われる。

【０２２２】（例６）図３２は、アップル社のＭａｃｉ
ｎｔｏｓｈシリーズにおいて、ある１つの表示モード、
すなわち水平１０２４ドット、垂直７６８ラインの画像
データを示したものである。

【０２２３】このような画像データに対して補間処理を
行う場合、その入力された画像データは、補間処理回路
１０５の水平補間処理回路４４１によって、水平１０２
４ドットの有効表示期間が水平１２８０ドットに拡大さ
れ、補間処理回路１０５の垂直補間処理回路４４２によ
って、垂直７６８ラインからアスペクト比の近似した垂
直を９６０ラインに増加される。これにより、ドットマ
トリクスディスプレイでは、水平１２８０ドット、垂直
９６０ラインの有効表示エリアで表示が行われる。

【０２２４】ところで、垂直補間処理回路４４２には、
例えば、上記図３２中の（ｂ）に示すようなタイミング
で画像データが入力される。この場合、水平１ラインの
時間は、１６．６ｕＳであり、その中で１２．８ｕＳ中
に有効な画像データが含まれている。また、この場合に
は、上記図３２中の（ａ）に示すように、垂直補間処理
回路４４２では、入力ライン４に対して出力が５ライン
となる必要がある。したがって、上記図３２中の（ａ）
に示すように、出力の周期が１３．２８ｕＳに決まる。
また、有効データの期間の関係から、出力の出力サイク
ルが決定する。この場合は、６７．５ＭＨｚ〜４８．２
ＭＨｚに決まる。さらに、入力のタイミングと出力のタ
イミングの関係は、２ライン入力されてから出力を始
め、４ライン入力される間に出力を５ライン行う必要が
ある。

【０２２５】また、入力ラインと出力ＦＩＦＯメモリ４
０６ｄの関係については、上記図３２中の（ｃ）に示す
ように、その左記の入力ラインのサイクル番号のライン
が入力された場合に、各出力ＦＩＦＯメモリ内にそれぞ
れ図記載のサイクルライン番号のラインが入力されるよ
うに制御が行われる。

【０２２６】尚、補間処理回路１０５において、上記図
２８〜図３０に示したような画像データ、すなわち水平
８００ドット、垂直６００ラインの画像データに対して
補間処理を行う場合、その他の画像データに対する補間
処理時とは異なり、３ライン目が入力されると同時に補
間ラインの出力を始め、補間すべきデータが入力される
前に、データの出力を行ってしまう場合が生じる。そこ
で、補間後のラインデータの出力の開始を、３ライン目
にデータが入力された後、所定の時間後から補間ライン
を出力するように制御するようになされている。

【０２２７】上述のような補間処理回路１０５で得られ
た画像データｓ１０４は、ＯＳＤ切換回路１０６に供給
される。

【０２２８】（ＯＳＤ切換回路１０６）

【０２２９】このＯＳＤ切換回路１０６は、後述するＯ
ＳＤ制御回路１９３の制御信号ｃｓ１１７により、補間
処理回路１０５からの画像データｓ１０４と、後述する
ＯＳ制御回路１９３からの画像データｓ１１８とを切り
換える機能を有するものである。

【０２３０】以上、同期信号分離回路１０１〜ＯＳＤ切
換回路１０６を備えるＰＣ／ＷＳ処理回路１１について
説明した。引き続き、他の各回路について説明する。

【０２３１】上記図１において、１２は、ＴＶ（テレビ
ジョン）信号処理回路であって、ＴＶチューナ１２１
と、デコーダ１２２と、ＯＳＤ切換回路１２３と、イン
ターレース／ノンインターレース変換回路１２４と、水
平補間処理回路１２５とを備えている。

【０２３２】以下、ＴＶ信号処理回路１２の各回路につ
いて説明する。

【０２３３】（ＴＶチューナ１２１）

【０２３４】ＴＶチューナ１２１は、変調されたＴＶ電
波ｓ１０６を受信し、同調、増幅、検波を行い、ＮＴＳ
Ｃ、ＰＡＬ、ＳＥＣＡＭ等のコンポジットアナログ画像
信号ｓ１０９及び音声信号ｓ１１５を出力する。

【０２３５】（デコーダ１２２）

【０２３６】デコーダ１２２は、カラーデコーダであ
り、ＴＶチューナ１２１からのコンポジット画像信号ｓ
１０９、或いは、外部入力ｓ１０７に対して、Ａ／Ｄ変
換、色差復調、ＲＧＢ信号へのマトリクス変換等を施
し、インターレスのディジタルＲＧＢ信号ｓ１１０及び
制御信号ｃｓ１０８を出力する。また、デコーダ１２２
は、ＹＣ分離画像信号等の信号ｓ１０８も入力可能であ
り、この信号ｓ１０８入力時においても同様に、Ａ／Ｄ
変換、ＲＧＢ信号へのマトリクス変換等を施し、インタ
ーレスのディジタルＲＧＢ画像データｓ１１０及び制御
信号ｃｓ１０８を出力する。

【０２３７】（ＯＳＤ切換回路１２３）

【０２３８】ＯＳＤ切換回路１２３は、後述するＯＳＤ
制御回路１９３の制御信号ｃｓ１１７により、デコーダ
１２２からの画像データｓ１１０と、後述するＯＳＤ制
御回路１９３からの画像データｓ１１８とを切り換える
機能を有する。

【０２３９】（インターレース／ノンインターレース変
換回路１２４）

【０２４０】インターレース／ノンインターレース（フ
ィールド／フレーム）変換回路１２４は、ＯＳＤ切換回
路１２３からの画像データｓ１１０又はｓ１１８を、イ
ンターレース／ノンインターレース（フィールド／フレ
ーム）変換する。すなわち、インターレース／ノンイン
ターレース（フィールド／フレーム）変換回路１２４
は、５０（６０）Ｈｚのノンインターレース（フィール
ド）信号から、５０（６０）Ｈｚのノンインターレース
（フレーム）信号への変換を行って、画像データｓ１１
０又はｓ１１８を、ノンインターレース５０（６０）Ｈ
ｚの画像データｓ１１２として出力する。

【０２４１】（水平補間処理回路１２５）

【０２４２】水平補間処理回路１２５は、インターレー
ス／ノンインターレース（フィールド／フレーム）変換
回路１２４からの画像データｓ１１２を、表示部１５の
表示パネルの水平解像度と等しい水平解像度になるよう
に補間処理し、画像データｓ１１３として出力すると共
に、その同期信号ｃｓ１１０を出力する。ここで行われ
る補間処理は、同じデータを２度読み出しすることで、
水平方向に２倍の解像度にするものである。

【０２４３】また、上記図１において、１３は、ＰＣ／
ＷＳ処理回路１１と、ＴＶ信号処理回路１２との切換を
行う切換スイッチである。この切換スイッチ１３は、操
作者によるキー入力部１９２での操作に基づいたシステ
ム制御回路１９１からの制御信号ｃｓ１１２によって、
上述したＰＣ／ＷＳ処理回路１１からの画像データｓ１
０５（コンピュータ等からのビデオ信号の画像データ）
及び同期信号ｃｓ１０７と、ＴＶ信号処理回路１２から
の画像データｓ１１３（ＮＴＳＣ等のビデオ信号の画像
データ）及び同期信号ｃｓ１１０とを切換え、画像デー
タｓ１１４及び同期信号ｃｓ１１１を出力する。

【０２４４】また、上記図１において、１４は、ディジ
タル画像処理回路であり、切換スイッチ１３からの画像
データｓ１１４を表示部１５の表示パネル（ドットマト
リクスパネル等）で表示するための各種処理及び制御を
行う。

【０２４５】以下、このディジタル画像処理回路１４に
ついて具体的に説明する。

【０２４６】ディジタル画像処理回路１４は、例えば、
図３３に示すように、切換スイッチ１３からの画像デー
タｓ１１４及び同期信号ｃｓ１１１が供給されるコント
ラスト調整回路５０１と、コントラスト調整回路５０１
の出力が供給される中間調処理回路５０２及び動き検出
回路３０４と、中間調処理回路５０２の出力が供給され
るメモリ５０３とを備えており、メモリ５０３の出力が
表示パネル１５に供給されるようになされている。そし
て、ディジタル画像処理回路１４の各回路は、システム
制御回路１９１の制御信号ｃｓ５０１〜ｃｓ５０３によ
り制御されるようになされている。

【０２４７】このようなディジタル画像処理回路１４に
おいて、コントラスト調整回路５０１は、切換スイッチ
１３からの画像データｓ１１４（例えば、ＮＴＳＣ等の
ビデオ信号や、コンピュータ等からのビデオ信号の画像
データ）に対して、γ補正処理及び階調調整処理等を施
す。

【０２４８】ここで、コントラスト調整回路５０１での
γ補正処理及び階調調整処理について具体的に説明す
る。

【０２４９】まず、γ補正処理について、図３４は、γ
＝２．２、８ビット入力、８ビット出力の場合の、入力
データと出力データの関係を示す図である。例えば、入
力データ値が”ａ”の場合、γ＝１．０では出力データ
値も”ａ”となるが、γ＝２．２では出力データは”ｂ
（＜ａ）”となり、この結果、γ＝２．２の場合の方が
γ＝１．０の場合よりもコントラストのある画像が得ら
れる。

【０２５０】つぎに、階調調整処理について、図３５
は、０％、５０％、１００％の各階調調整における入力
データと出力データの関係を示す図である。例えば、階
調調整処理を行わない場合（１００％の階調調整の場
合）、入力データ値に対してリニアな出力データ値をと
るが、５０％の階調調整を行うと、入力データ値”０”
〜”６４”、及び”１９２”〜”２５５”に対する出力
データ値は、各々”０”及び”２５５”に張り付けら
れ、その間の出力データ値は入力データ値の２倍の変化
量で変化する。また、階調調整の値を小さくする（％を
下げる）に従って、よりコントラストのある画像を得る
ことができる。

【０２５１】尚、上述したγ補正処理におけるγ値、及
び階調調整処理における調整値は、例えば、キー入力部
１９２を操作することで設定可能なようになされてい
る。この操作により設定された値は、システム制御回路
１９１がこれを受け、コントラスト変換回路５０１を制
御するようにする。

【０２５２】したがって、コントラスト調整回路５０１
は、画像データｓ１１４に対して、上述のようなγ補正
処理及び階調調整処理を行うことで、コントラストを改
善した画像データｓ５０１を得て、これを中間調処理回
路５０２及び動き検出回路５０４に供給する。

【０２５３】中間調処理回路５０２は、コントラスト調
整回路５０１からの画像データｓ５０１に対して、例え
ば、ＥＤ（誤差拡散）法やティザ法等の中間調処理を施
し、フレーム表示データｓ５０２を得て、これをメモリ
５０３に記憶する。

【０２５４】メモリ５０３は、メモリ５０３に記憶した
フレーム表示データｓ５０２を表示部１５に供給する。

【０２５５】一方、動き検出回路５０４は、中間調処理
される前の表示データ、すなわちコントラスト調整回路
５０１からの画像データｓ５０１をスチールして、一定
値以上変化のあったラインを検出し、この結果を信号ｃ
ｓ５０４としてシステム制御回路１９１に転送する。

【０２５６】システム制御回路１９１は、メモリ５０３
に記憶されているフレーム表示データｓ５０２のうち、
動き検出回路５０４からの信号ｃｓ５０４により、動き
があると検出されたラインの表示データのみをラインア
ドレスデータと共に表示部１５に供給する。

【０２５７】表示部１５は、上記図３３に示すように、
上述したディジタル画像処理回路１４のメモリ５０３の
出力が供給される表示制御回路５０５と、表示制御回路
５０５の出力が供給される表示パネル５０６とを備えて
おり、表示制御回路５０５は、システム制御回路１９１
の制御信号ｃｓ５０５により制御されるようになされて
いる。また、表示パネル５０６は、例えば、画像表示用
の液晶等を用いた、所謂ドットマトリクスディスプレイ
を用いたものである。

【０２５８】そこで、上述したようにして、ディジタル
画像処理回路１４のメモリ５０３からの表示データｓ５
０３、及びシステム制御回路１９１からのラインアドレ
スデータが表示部１５に供給されると、表示部１５にお
いて、表示制御回路５０５は、メモリ５０３からの表示
データｓ５０３に応じた画像を、表示パネル５０６上の
システム制御回路１９１からのラインアドレスデータで
指定された垂直位置に表示する。

【０２５９】以上、ディジタル画像処理回路１４及び表
示部１５について説明した。

【０２６０】再び上記図１に戻って、１７は、音声処理
部である。この音声処理部１７は、遅延調整回路１７１
と、音質調整及び増幅回路１７２と、スピーカ１７３と
を備えている。

【０２６１】以下、音声処理部１７の各回路について説
明する。

【０２６２】（遅延調整回路１７１）

【０２６３】遅延調整回路１７１は、上述した表示部１
５での画像表示と、スピーカー１７３から放出される音
声との時間ずれの調整を行う。

【０２６４】具体的には、まず、表示部１５では、本装
置の仕用温度によって、表示パネル５０６上の表示画面
の左上と右隅では、わずかながら画像表示に遅延が生じ
る。このため、ＴＶ信号のように、動画と音声の同期が
必要な場合、温度によって影響を受ける画像と、影響を
受けない音声との間に時間的な不一致が発生してしま
う。

【０２６５】そこで、このような現象を解決するため
に、表示部１５は、その温度情報を、ディジタル画像処
理回路１４を介して、制御バスｃｓ１１９からシステム
制御回路１９１にフィードバックする。システム制御回
路１９１は、その情報をもとに制御信号ｃｓ１２０によ
り、遅延調整回路１７１の遅延時間をコントロールし
て、画像と音声が同期するように、音声入力信号ｓ１１
５又はｓ１１５ａを遅延させ、遅延音声信号ｓ１１６を
発生させる。すなわち、システム制御回路１９１は、画
像表示の遅延がない場合には音声のディレイを発生させ
ず、画像表示の遅延がある場合には音声のディレイを発
生させるような制御を行う。

【０２６６】但し、このとき発生させる音声遅延時間
は、予めメモリ１９４内に記憶されている表示部１５の
温度と画像表示遅延時間の相関テーブルから引き出され
る。このような遅延調整を行うことで、表示部１５の温
度に依存せず、画像と音声の同期がとれるようになる。

【０２６７】（音質調整及び増幅回路１７２）

【０２６８】音声調整及び増幅回路１７２には、上述し
た遅延調整回路１７１で遅延調整された音声信号ｓ１１
６が供給される。この音声調整及び増幅回路１７２は、
音声調節、ステレオ／モノ切換、左右スピーカーバラン
ス調整、トーンコントロール、サラウンド処理等の機能
を有しており、システム制御回路１９１からの制御に従
って、遅延調整回路１７１からの音声信号ｓ１１６をユ
ーザーの好みの音質に調整した後、スピーカ１７３でド
ライブできるように増幅し、それを音声信号ｓ１１７と
して供給する。

【０２６９】（スピーカ１７３）

【０２７０】スピーカ１７３は、音声調整及び増幅回路
１７２からの音声信号ｓ１１７を音声として放出する。

【０２７１】１８０は、電源回路であり、電源信号ｃｓ
１８１〜ｃｓ１８４を出力するようになされている。電
源信号ｃｓ１８１は、ＴＶ信号処理回路１２に供給され
る。また、電源信号ｃｓ１８２は、ＰＣ／ＷＳ処理回路
１１に供給され、電源信号ｃｓ１８３は、デジタル画像
処理回路１４に供給される。そして、電源信号ｃｓ１８
４は、その他各回路に供給される。

【０２７２】また、電源回路１８０は、システム制御回
路１９１の制御信号ｃｓ１２１により制御されるように
なされており、これにより、ＴＶ信号処理回路１２、Ｐ
Ｃ／ＷＳ処理回路１１、及びディジタル画像処理回路１
４の電源のオン／オフ等が制御される。

【０２７３】１９３は、ＯＳＤ制御回路１９３である。
このＯＳＤ制御回路１９３は、システム制御回路１９１
の制御信号ｃｓ１１６に従って、表示部１５の表示パネ
ル５０６の画面上に必要な情報を表示して、操作者によ
る各種調整処理を容易にするＯＳＤ（オンスクリーンデ
ィスプレイ、以下、ＯＳＤ表示とも言う）のためのディ
ジタルＲＧＢ画像データ（以下、ＯＳＤ表示データとも
言う）ｓ１１８を生成して、上述したＰＣ／ＷＳ処理回
路１１のＯＳＤ切換回路１０６、及びＴＶ信号処理回路
１２のＯＳＤ切換回路１２３に供給するものである。ま
た、ＯＳＤ制御回路１９３は、制御信号ｃｓ１１７によ
り、ＮＴＳＣ等のビデオ信号入力の場合には、ＯＳＤ切
換回路１２３の切り換え動作を制御し、コンピュータ等
からのビデオ信号入力の場合には、ＯＳＤ切換回路スイ
ッチ１０６の切り換え動作を制御する。これにより、Ｎ
ＴＳＣ等のビデオ信号入力の場合には、ＯＳＤ切換回路
１２３から、ＯＳＤ表示データｓ１１８と、画像データ
ｓ１１０とが切り換わり出力され、コンピュータ等から
のビデオ信号入力の場合には、ＯＳＤ切換回路スイッチ
１０６から、ＯＳＤ表示データｓ１１８と、画像データ
ｓ１０４とが切り換わり出力される。

【０２７４】以下、ＯＳＤ制御回路１９３によるＯＳＤ
の表示動作について説明する。

【０２７５】まず、システム制御回路１９１は、操作者
によるキー入力部１９２等からのＯＳＤ表示要求に基づ
き、ＯＳＤ制御回路１９３に対して、ＯＳＤ表示開始位
置（水平、垂直）、表示パターン、フォントサイズ、表
示色、ブランキング有無、フォント間スペース等の情報
を転送することで、表示部１５の表示パネル５０６に
て、例えば、図３６〜図３９に示すようなＯＳＤ表示が
行われるようにする。

【０２７６】上記図３６及び図３７は、調整項目選択処
理におけるメニュー画面をＯＳＤ表示した例である。こ
こでは、ＯＳＤ表示の一例として、言語選択が設定項目
として選択されている場合を示している。また、上記図
３６では、文字の背景が透かしではない場合を示してお
り、選択されている”言語（ＬＡＮＧＵＡＧＥ）”の項
目は、他の項目と区別される。一方、上記図３７では、
文字の背景が透かしになっている場合を示している。こ
の場合は、選択項目（ここでは、”言語（ＬＡＮＧＵＡ
ＧＥ）”）の背景のみ、透かしではなく色がついてい
る。

【０２７７】上記図３８は、上記図３６及び図３７に示
したメニュー画面において、調整項目選択処理によっ
て”言語（ＬＡＮＧＵＡＧＥ）”を選択した場合のＯＳ
Ｄ表示例を示している。この場合は、”英語（ＥＮＧＬ
ＩＳＨ）”と”日本語（ＪＡＰＡＮＥＳＥ）”の２者選
択型であるため、キー入力部１９２での操作、例えば、
後述する「ＵＰキー」や「ＤＯＷＮキー」を押す毎
に、”英語（ＥＮＧＬＩＳＨ）”と”日本語（ＪＡＰＡ
ＮＥＳＥ）”が交互に選択できるようになされている。

【０２７８】上記図３９は、上記図３６及び図３７に示
したメニュー画面において、調整項目選択処理によっ
て”明るさ調整（ＢＲＩＧＨＴＮＥＳＳ）”を選択した
場合のＯＳＤ表示例を示している。この場合にも、キー
入力部１９２の「ＵＰキー」や「ＤＯＷＮキー」を操作
する等して、段階的に調整値を変更できるようになされ
ている。例えば、実際の調整値（設定値）が２５５段階
あり、ＯＳＤ表示のレベルが１０段階である場合には、
設定値が約２５増減する毎にＯＳＤ表示のレベルが１つ
増減するようになされている。

【０２７９】つぎに、上述のようなＯＳＤ表示するフォ
ントサイズについて説明する。

【０２８０】例えば、図４０（ａ）に示すように、ＴＶ
信号処理回路１２のＯＳＤ切換回路１２３に着目する
と、このＯＳＤ切換回路１２３には、上述したように、
ディジタルＲＧＢ画像データｓ１１０と、ＯＳＤ表示デ
ータｓ１１８とが供給される。

【０２８１】このとき、ディジタルＲＧＢ画像データｓ
１１０の元となるビデオ信号が、ＴＶ電波ｓ１０６から
得られたＮＴＳＣ／ＰＡＬ等のコンポジットアナログ画
像信号ｓ１０９、又は、ＹＣ分離画像信号等の信号ｓ１
０８であり、このようなビデオ信号を表示する場合（以
下、ＴＶモードとも言う）、ＯＳＤ表示データｓ１１８
は、フィールド単位のデータからフレーム単位のデータ
への変換を行うインターレース／ノンインターレース変
換回路１２４により、垂直方向に２倍サイズに拡大さ
れ、さらに、補間回路１２５により、水平方向に２倍の
サイズに拡大される。そして、そのＯＳＤ表示データｓ
１１８が表示部１５で表示される際、垂直方向に２ライ
ン同じデータが表示されることから、垂直方向にさらに
２倍のサイズに拡大されたことになり、したがって、ト
ータルで、水平方向に２倍、垂直方向に４倍サイズに拡
大されたことになる。このため、ＯＳＤ表示に用いるフ
ォントサイズとしては、水平方向は２倍、垂直方向は１
倍サイズのフォントを用いる。これにより、表示部１５
にて、水平方向、垂直方向共に４倍サイズのフォントを
表示することができる。

【０２８２】一方、上記図４０（ｂ）に示すように、Ｐ
Ｃ／ＷＳ処理回路１１のＯＳＤ切換回路１０６に着目す
ると、このＯＳＤ切換回路１０６には、画像データｓ１
０４と、ＯＳＤ表示データｓ１１８とが供給される。

【０２８３】このとき、画像データｓ１０４のも元とな
るビデオ信号が、例えば、ホストコンピュータからのビ
デオ信号ｓ１０１であり、このようなビデオ信号を表示
する場合（以下、ＰＣモードとも言う）、ＯＳＤ切換回
路１０６にて、この画像データｓ１０４と、ＯＳＤ表示
データｓ１１８とが切り換え出力される際には、ビデオ
信号ｓ１０１の入力（コンピュータ入力）と同じクロッ
クスピードでその出力が行われるため、４回同じデータ
が読み出され、この結果、ＯＳＤ表示データｓ１１８
は、水平方向に４倍サイズに拡大されることになる。こ
のため、ＯＳＤ表示に用いるフォントサイズとしては、
水平方向は１倍、垂直方向は４倍サイズのフォントを用
いる。これにより、表示部１５には、水平方向、垂直方
向共に、上述したビデオ信号表示する場合と同じ４倍サ
イズのフォントを表示することができる。

【０２８４】上述のようなＴＶモード及びＰＣモード時
において、ＯＳＤ表示される項目の一覧の一例を、図４
１に示す。この図４１に示すように、ここでは、それぞ
れの表示する場合において、異なる内容のＯＳＤ表示を
行うようになされている。

【０２８５】すなわち、本実施の形態では、ＴＶモード
及びＰＣモードの場合では、異なるフォントサイズ、異
なる読み出しクロックスピード、異なる表示内容のＯＳ
Ｄ表示を行う。

【０２８６】ここで、上述のようなＯＳＤ表示画面上に
おいて、操作者からのキー入力部１９２によるキー入力
に応じた処理の一例について、図４２〜図４５を用いて
説明する。尚、上記図４２は、メイン処理となるキー入
力処理、上記図４４は、キー入力処理におけるメニュー
選択処理、上記図４５は、キー入力処理における言語選
択処理を示すフローチャートであり、上記図４３は、キ
ー入力部１９２に設けられている各種キーの一例を示し
たものである。

【０２８７】上記図４２において、先ず、システム制御
回路１９１は、キー入力部１９２のキーマトリクス回路
に対して、キースキャンを行う（ステップＳ１１０
１）。

【０２８８】次に、システム制御回路１９１は、ステッ
プＳ１１０１のキースキャンの結果、キー入力があった
か否か判別する（ステップＳ１１０２）。

【０２８９】ステップＳ１１０２の判別の結果、キー入
力がなかった場合、システム制御回路１９１は、直ちに
本処理（キー入力処理）を終了する。

【０２９０】ステップＳ１１０２の判別の結果、キー入
力があった場合、システム制御回路１９１は、検出され
たキー入力が、「ＴＶ／ＰＣ切り換えキー」の入力であ
るか否かを判別し（ステップＳ１１０３）、この判別の
結果、「ＴＶ／ＰＣ切り換えキー」の入力であった場合
には、ステップＳ１１０４のＴＶ／ＰＣモード切り換え
処理を行う（ステップＳ１１０４）。

【０２９１】このＴＶ／ＰＣモード切り換え処理は、１．スイッチ１３の切り換え制御２．補間処理部１０５へのＴＶ／ＰＣ切り換え情報の設
定３．ＴＶ／ＰＣ切り換え情報のＯＳＤ表示を含む処理である。

【０２９２】そして、システム制御回路１９１は、この
ようなＴＶ／ＰＣモード切り換え処理終了後、本処理を
終了する。

【０２９３】ステップＳ１１０３の判別の結果、「ＴＶ
／ＰＣ切り換えキー」の入力でなかった場合、システム
制御回路１９１は、検出されたキー入力が、「音量ＵＰ
キー」の入力であるか否かを判別し（ステップＳ１１０
５）、この判別の結果、「音量ＵＰキー」の入力であっ
た場合には、音量ＵＰ処理を行う（ステップＳ１１０
６）。

【０２９４】この音量ＵＰ処理は、１．音声処理回路１７２への音量ＵＰ設定２．更新音量のＯＳＤ表示を含む処理である。

【０２９５】そして、システム制御回路１９１は、この
ような音量ＵＰ処理終了後、本処理を終了する。

【０２９６】ステップＳ１１０５の判別の結果、「音量
ＵＰキー」の入力でなかった場合、システム制御回路１
９１は、検出されたキー入力が、「音量ＤＯＷＮキー」
の入力であるか否かを判別し（ステップＳ１１０７）、
この判別の結果、「音量ＯＤＷＮキー」の入力であった
場合には、音量ＤＯＷＮ処理を行う（ステップＳ１１０
８）。

【０２９７】この音量ＤＯＷＮ処理は、１．音声処理回路１７２への音量ＤＯＷＮ設定２．更新音量のＯＳＤ表示を含む処理である。

【０２９８】そして、システム制御回路１９１は、この
ような音量ＤＯＷＮ処理終了後、本処理を終了する。

【０２９９】ステップＳ１１０７の判別の結果、「音量
ＯＤＷＮキー」の入力でなかった場合、システム制御回
路１９１は、検出されたキー入力が、「クリアキー」及
び「セットキー」が同時に一定期間以上続けて押された
入力であるかを判別し（ステップＳ１１０９）、この判
別の結果、そうであった場合には、リセットキーが検出
されたとして、リセット処理を行う（ステップＳ１１１
０）。

【０３００】このリセット処理は、１．メモリ１９４から工場出荷時の初期設定値を読み出
し、デコーダ１２２に設定２．メモリ１９４から工場出荷時の初期設定値を読み出
し、音声処理回路１７２に設定３．メモリ１９４から工場出荷時の初期設定値を読み出
し、クロック発生回路１０４に設定４．メモリ１９４から工場出荷時の初期設定値を読み出
し、補間処理回路１０５に設定を含む処理である。

【０３０１】そして、システム制御回路１９１は、この
ようなリセット処理終了後、本処理を終了する。

【０３０２】ステップＳ１１０９の判別の結果、リセッ
トキー検出でなかった場合、システム制御回路１９１
は、検出されたキー入力が、「メニューキー」の入力で
あるか否かを判別し（ステップＳ１１１１）、この判別
の結果、「メニューキー」の入力であった場合には、次
のステップＳ１１１２に進み、そうでない場合、すなわ
ち「メニューキー」でもなく、上述した各キー（「ＴＶ
／ＰＣ切り換えキー」、「音量ＵＰキー」、「音量ＤＯ
ＷＮキー」、「クリアキー」、及び「セットキー」）の
何れでもない場合には、何もせず直ちに本処理を終了す
る。

【０３０３】ステップＳ１１１２では、システム制御回
路１９１は、現在ＴＶモードであるか、ＰＣモードであ
るかの判別を行う。

【０３０４】ステップＳ１１１２の判別の結果、ＴＶモ
ードの場合、システム制御回路１９１は、ステップＳ１
１１３のメニュー選択処理を行う。また、ステップＳ１
１１２の判別の結果、ＰＣモードの場合、システム制御
回路１９１は、ステップＳ１１２８のメニュー選択処理
を行う。

【０３０５】これらのステップＳ１１１３及びステップ
Ｓ１１２８でのメニュー選択処理とは、操作者が上記図
３６〜図３９に示したようなメニュー画面を見ながら、
所望する設定項目を選択するための処理であり、例え
ば、上記図４４に示すような処理である。

【０３０６】すなわち、先ず、前回選択された項目を選
択した状態でＯＳＤ表示を行う（ステップＳ１５０
１）。そして、操作者によるキー入力があるまで、キー
入力待ち状態（ウェイト状態）となる（ステップＳ１５
０２）。

【０３０７】キー入力があると、そのキー入力が「ＴＶ
／ＰＣ切り換えキー」、「音量ＵＰキー」、及び「音量
ＤＯＷＮキー」の何れかの入力であるかを判別し（ステ
ップＳ１５０３）、その判別の結果、そうである場合に
は、何もせずに再度ステップＳ１５０２に戻り、キー入
力待ち状態となる。

【０３０８】ステップＳ１５０３の判別の結果、「ＴＶ
／ＰＣ切り換えキー」、「音量ＵＰキー」、及び「音量
ＤＯＷＮキー」の何れかでもなかった場合、操作者によ
るキー入力が「メニューキー」であるか否かを判別する
（ステップＳ１５０４）。この判別の結果、操作者によ
るキー入力が「メニューキー」であった場合には、本処
理を終了する。

【０３０９】ステップＳ１５０４の判別の結果、操作者
によるキー入力が「メニューキー」でなかった場合、
「セットキー」であるか否かを判別する（ステップＳ１
５０５）。この判別の結果、操作者によるキー入力が
「セットキー」であった場合には、設定項目確定とし
て、上記図４２のステップＳ１１１４又はＳ１１２９に
進む。

【０３１０】ステップＳ１５０５の判別の結果、操作者
によるキー入力が「セットキー」でなかった場合、操作
者によるキー入力が「クリアキー」であるか否かを判別
する（ステップＳ１５０６）。この判別の結果、操作者
によるキー入力が「クリアキー」であった場合には、選
択項目を初期化して（ステップＳ１５０７）、ステップ
Ｓ１５０１に戻る。

【０３１１】ステップＳ１５０６の判別の結果、操作者
によるキー入力が「クリアキー」でなかった場合、操作
者によるキー入力が、「クリアキー」と「セットキー」
を同時に一定時間押し続けた入力であるかを判別する
（ステップＳ１５０８）。この判別の結果、そうである
場合には、リセット要求であるとして、リセット処理を
行い（ステップＳ１５０９）、本処理を終了する。

【０３１２】ステップＳ１５０８の判別の結果、リセッ
ト要求でない場合、操作者によるキー入力が「ＵＰキ
ー」であるか否かを判別する（ステップＳ１５１０）。
この判別の結果、操作者によるキー入力が「ＵＰキー」
であった場合には、選択項目を前項目にして（ステップ
Ｓ１５１１）、ステップＳ１５０１に戻る。

【０３１３】ステップＳ１５１１の判別の結果、操作者
によるキー入力が「ＵＰキー」でなかった場合、操作者
によるキー入力が「ＤＯＷＮキー」であるか否かを判別
する（ステップＳ１５１２）。この判別の結果、操作者
によるキー入力が「ＤＯＷＮキー」であった場合には、
選択項目を次項目にして（ステップＳ１５１３）、ステ
ップＳ１５０１に戻る。

【０３１４】ステップＳ１５１２の判別の結果、操作者
によるキー入力が「ＤＯＷＮキー」でなかった場合、す
なわち操作者によるキー入力が、上述のようにて判別し
た各キーの何れでもなかった場合、何も行わずにステッ
プＳ１５０１に戻る。

【０３１５】したがって、このようなメニュー選択処理
において、操作者によるキー入力が「メニューキー」の
入力であった場合（ステップＳ１５０４）、又は、リセ
ット要求であった場合（ステップＳ１５０８）に、上記
図４２に示すキー入力処理が終了し、操作者によるキー
入力が「セットキー」の入力であった場合（ステップＳ
１５０５）に、上記図４２に示すキー入力処理のステッ
プＳ１１１４又はｓ１１２９に進むことになる。

【０３１６】ステップＳ１１１４に進んだ場合、すなわ
ちＴＶモードであり、且つ上述したメニュー選択処理
（ステップＳ１１１３）にて設定項目確定した場合、シ
ステム制御回路１９１は、メニュー選択処理（ステップ
Ｓ１１１３）にて確定した項目が”言語”の選択である
か否かを判別する（ステップＳ１１１４）。この判別の
結果、”言語”の選択であった場合には、言語選択処理
を行う（ステップＳ１１１５）。尚、ステップＳ１１１
５の言語選択処理についての詳細は後述する。

【０３１７】ステップＳ１１１４の判別の結果、”言
語”の選択でなかった場合、システム制御回路１９１
は、上記確定した項目が”ＴＶ信号タイプ（入力タイ
プ）”の選択であるか否かを判別する（ステップＳ１１
１６）。この判別の結果、”ＴＶ信号タイプ（入力タイ
プ）”の選択であった場合には、入力タイプ選択（コン
ポジット信号入力、及びＹＣ分離信号入力の選択）処理
を行う（ステップＳ１１１７）。

【０３１８】ステップＳ１１１６の判別の結果、”ＴＶ
信号タイプ（入力タイプ）”の選択でなかった場合、シ
ステム制御回路１９１は、上記確定した項目が”音質”
の選択であるか否かを判別する（ステップＳ１１１
８）。この判別の結果、”音質”の選択であった場合に
は、音質選択処理を行う（ステップＳ１１１９）。

【０３１９】ステップＳ１１１８の判別の結果、”音
質”の選択でなかった場合、システム制御回路１９１
は、上記確定した項目が”コントラスト調整”の選択で
あるか否かを判別する（ステップＳ１１２０）。この判
別の結果、”コントラスト調整”の選択であった場合に
は、コントラスト調整処理を行う（ステップＳ１１２
１）。

【０３２０】ステップＳ１１２０の判別の結果、”コン
トラスト調整”の選択でなかった場合、システム制御回
路１９１は、上記確定した項目が”明るさ（明度）調
整”の選択であるか否かを判別する（ステップＳ１１２
２）。この判別の結果、”明るさ（明度）調整”の選択
であった場合には、明るさ調整処理を行う（ステップＳ
１１２３）。

【０３２１】ステップＳ１１２２の判別の結果、”明る
さ（明度）調整”の選択でなかった場合、システム制御
回路１９１は、上記確定した項目が”彩度調整”の選択
であるか否かを判別する（ステップＳ１１２４）。この
判別の結果、”彩度調整”の選択であった場合には、彩
度調整処理を行う（ステップＳ１１２５）。

【０３２２】ステップＳ１１２４の判別の結果、”彩度
調整”の選択でなかった場合、システム制御回路１９１
は、上記確定した項目が”色相調整”の選択であるか否
かを判別する（ステップＳ１１２６）。この判別の結
果、”色相調整”の選択であった場合には、色相調整処
理を行う（ステップＳ１１２７）。

【０３２３】そして、ステップＳ１１２６の判別の結
果、上記確定した項目が”色相調整”の選択でなかった
場合、すなわちメニュー選択処理（ステップＳ１１１
３）にて確定した項目が、上述のようにして判別処理し
た項目以外のものであった場合、システム制御回路１９
１は、直ちに本処理を終了する。

【０３２４】上述したステップＳ１１１５の言語選択処
理について具体的に説明する。この言語選択処理は、例
えば、上記図４５に示すような処理である。

【０３２５】すなわち、先ず、表示部１５に対して、言
語選択画面をＯＳＤ表示させ（ステップＳ１６０１）、
操作者によりキー入力部１９２でキー入力があるまでウ
ェイトする（ステップＳ１６０２）。

【０３２６】操作者からのキー入力があると、そのキー
入力が「ＴＶ／ＰＣ切り換えキー」又は「音量ＵＰキ
ー」又は「音量ＤＯＷＮキー」の入力であるか否かを判
別する（ステップＳ１６０３）。この判別の結果、操作
者によるキー入力が「ＴＶ／ＰＣ切り換えキー」、「音
量ＵＰキー」及び「音量ＤＯＷＮキー」の何れかのキー
入力であった場合には、ステップＳ１６０２に戻る。

【０３２７】ステップＳ１６０３の判別の結果、操作者
によるキー入力が「ＴＶ／ＰＣ切り換えキー」、「音量
ＵＰキー」及び「音量ＤＯＷＮキー」の何れでもなかっ
た場合、操作者によるキー入力が「メニューキー」又は
「セットキー」の入力であるか否かを判別する（ステッ
プＳ１６０４）。この判別の結果、操作者によるキー入
力が「メニューキー」及び「セットキー」の何れかであ
った場合、上記図４２のステップＳ１１１３のメニュー
選択処理に戻る（ステップＳ１６０５）。

【０３２８】ステップＳ１６０４の判別の結果、操作者
によるキー入力が「メニューキー」及び「セットキー」
の何れでもなかった場合、操作者によるキー入力が「ク
リアキー」の入力であるか否かを判別する（ステップＳ
１６０６）。この判別の結果、操作者によるキー入力が
「クリアキー」の入力であった場合には、言語選択の設
定を初期状態（本処理を始めたときの状態）に戻し（ス
テップＳ１６０７）、その後、ステップＳ１６０１に戻
る。

【０３２９】ステップＳ１６０６の判別の結果、操作者
によるキー入力が「クリアキー」の入力でなかった場
合、操作者によるキー入力が「クリアキー」及び「セッ
トキー」が同時に一定期間以上続けて押された入力であ
るかを判別する（ステップＳ１６０８）。この判別の結
果、そうであった場合には、リセット要求であるとし
て、リセット処理を行って（ステップＳ１６０９）、こ
の言語選択処理並びに上記図４２のキー入力処理を終了
する。

【０３３０】ステップＳ１６０８の判別の結果、リセッ
ト要求でなかった場合、操作者によるキー入力が「ＵＰ
キー」の入力であるか否かを判別する（ステップＳ１６
１０）。この判別の結果、操作者によるキー入力が「Ｕ
Ｐキー」の入力であった場合、言語選択の設定を前項目
の設定にし（ステップＳ１６１１）、その後、ステップ
Ｓ１６０１に戻る。

【０３３１】ステップＳ１６１０の判別の結果、操作者
によるキー入力が「ＵＰキー」の入力でなかった場合、
操作者によるキー入力が「ＤＯＷＮキー」の入力である
か否かを判別する（ステップＳ１６１２）。この判別の
結果、操作者によるキー入力が「ＤＯＷＮキー」の入力
であった場合、言語選択の設定を次項目の設定にし（ス
テップＳ１６１３）、その後、ステップＳ１６０１に戻
る。

【０３３２】ステップＳ１６１０の判別の結果、操作者
によるキー入力が「ＤＯＷＮキー」の入力でなかった場
合、すなわち操作者によるキー入力が、上述のようにし
て判別処理したキー入力の何れでもなかった場合、何も
行わずにステップＳ１６０１に戻る。

【０３３３】尚、上記図４２のキー入力処理において、
上述した言語選択処理以外の処理、すなわちステップＳ
１１１７の入力タイプ選択処理、ステップＳ１１１９の
音質選択処理、ステップＳ１１２１のコントラスト調整
処理、ステップＳ１１２３の明るさ調整処理、ステップ
Ｓ１１２５の彩度調整処理、及びステップＳ１１２７の
色相調整処理についても、上記図４５に示した処理と同
様の処理を行う。このとき、処理によっては、例えば、
ステップＳ１６０７において、言語設定の項目を初期状
態に戻す処理の代わりに、調整値を初期値に戻す処理と
なる。また、ステップＳ１６１１及びステップＳ１６１
３においても同様に、調整値をアップ又はダウンする処
理になる。

【０３３４】以上が、上記図４２のステップＳ１１１２
の判別処理により、現在ＴＶモードであると判別された
場合の処理である。

【０３３５】一方、このステップＳ１１１２の判別処理
により、現在ＰＣモードであると判別された場合、シス
テム制御回路１９１は、上述のＴＶモードの場合と同様
にして、上記図４４に示したようなメニュー選択処理を
行う（ステップＳ１１２８）。このメニュー選択処理を
行った結果、設定項目確定となった場合（ステップＳ１
５０５の判別処理の結果）、システム制御回路１９１
は、メニュー選択処理（ステップＳ１１２８）にて確定
した項目が”言語”の選択であるか否かを判別する（ス
テップＳ１１２９）。この判別の結果、”言語”の選択
であった場合には、上記図４５に示したような言語選択
処理を行う（ステップＳ１１３０）。

【０３３６】ステップＳ１１２９の判別の結果、”言
語”の選択でなかった場合、システム制御回路１９１
は、上記確定した項目が”音質”の選択であるか否かを
判別する（ステップＳ１１３１）。この判別の結果、”
音質”の選択であった場合には、音質選択（ノーマル／
シュミレートステレオ／サラウンドステレオ等）処理を
行う（ステップＳ１１３２）。

【０３３７】ステップＳ１１３１の判別の結果、”音
質”の選択でなかった場合、システム制御回路１９１
は、上記確定した項目が”γ値”の選択であるか否かを
判別する（ステップＳ１１３３）。この判別の結果、”
γ値”の選択であった場合には、γ選択処理を行う（ス
テップＳ１１３４）。

【０３３８】ステップＳ１１３４の判別の結果、”γ
値”の選択でなかった場合、システム制御回路１９１
は、上記確定した項目が”階調”の選択であるか否かを
判別する（ステップＳ１１３５）。この判別の結果、”
階調”の選択であった場合には、階調選択処理を行う
（ステップＳ１１３６）。

【０３３９】ステップＳ１１３５の判別の結果、”階
調”の選択でなかった場合、システム制御回路１９１
は、上記確定した項目が”位相調整”の選択であるか否
かを判別する（ステップＳ１１３７）。この判別の結
果、”位相調整”の選択であった場合には、位相調整処
理を行う（ステップＳ１１３８）。

【０３４０】ステップＳ１１３７の判別の結果、”位相
調整”の選択でなかった場合、システム制御回路１９１
は、上記確定した項目が”表示位置調整”の選択である
か否かを判別する（ステップＳ１１３９）。この判別の
結果、”表示位置調整”の選択であった場合には、位置
調整（水平表示開始、垂直表示開始、水平表示幅等）処
理を行う（ステップＳ１１４０）。

【０３４１】ステップＳ１１３９の判別の結果、”表示
位置調整”の選択でなかった場合、システム制御回路１
９１は、上記確定した項目が”ＤＰＭＳ調整”の選択で
あるか否かを判別する（ステップＳ１１４１）。この判
別の結果、”ＤＰＭＳ調整”の選択であった場合には、
ＤＰＭＳ調整（オン／オフ、オフモード移行時間、サス
ペンドモード移行時間等）処理を行う（ステップＳ１１
４２）。

【０３４２】ステップＳ１１４１の判別の結果、”ＤＰ
ＭＳ調整”の選択でなかった場合、システム制御回路１
９１は、上記確定した項目が”機種（マニュアル機
種）”の選択であるか否かを判別する（ステップＳ１１
４３）。この判別の結果、”機種（マニュアル機種）”
の選択であった場合には、機種設定処理を行う（ステッ
プＳ１１４４）。

【０３４３】そして、ステップＳ１１４３の判別の結
果、”機種（マニュアル機種）”の選択でなかった場
合、すなわちメニュー選択処理（ステップＳ１１２８）
にて確定した項目が、上述のようにして判別処理した項
目以外のものであった場合、システム制御回路１９１
は、直ちに本処理を終了する。

【０３４４】尚、上述したように、各種判別処理、ＯＳ
Ｄ表示の制御、及び各種調整選択処理制御等は、システ
ム制御回路１９１において行われる。

【０３４５】以上説明したように、本実施の形態では、
入力された画像データを、表示部１５の表示パネル５０
６の表示解像度に合わせた解像度に変換するために、補
間処理回路１０５で画素の補間処理を行う際、入力され
た画像データの色空間を、ＲＧＢからＹ（輝度）、Ｒ−
Ｙ及びＢ−Ｙ（色差）に変換してから、解像度変換のた
めの補間演算を行なっている。このように構成する事に
より、人間の視覚特性を利用し、色差信号Ｒ−Ｙ及びＢ
−Ｙに対しては、輝度信号Ｙと比較して、簡単な回路構
成の補間フィルタを使用しても良好な変換特性を得るこ
とが可能となる。したがって、回路規模の縮小と、補間
フィルタとしての変換良好な特性の実現とを両立でき
る。

【０３４６】尚、上述した実施の形態では、解像度変換
のために、２種類の補間フィルタとして、３次畳み込み
補間法によるものと、線形補間法によるものを用いた
が、これに限らず、例えば、ＩＩＲフィルタを高性能の
要求される一方の補間フィルタとし、ＦＩＲフィルタを
他方の補間フィルタに用いてもよい。

【０３４７】また、本発明は、上述したような表示装置
への適用に限られることはない。すなわち、補間フィル
タにより解像度を変換するものであればよい。

【０３４８】また、本発明の目的は、上述した実施の形
態のホスト及び端末の機能を実現するソフトウェアのプ
ログラムコードを記憶した記憶媒体を、システム或いは
装置に供給し、そのシステム或いは装置のコンピュータ
（又はＣＰＵやＭＰＵ、上述した実施の形態では装置全
体の動作制御を行うシステム制御回路１９１等）が記憶
媒体に格納されたプログラムコードを読みだして実行す
ることによっても、達成されることは言うまでもない。
この場合、記憶媒体から読み出されたプログラムコード
自体が上述した実施の形態の機能を実現することとな
り、そのプログラムコードを記憶した記憶媒体は本発明
を構成することとなる。

【０３４９】プログラムコードを供給するための記憶媒
体としては、ＲＯＭ、フロッピーディスク、ハードディ
スク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、Ｃ
Ｄ−Ｒ、磁気テープ、不揮発性のメモリカード等を用い
ることができる。

【０３５０】また、コンピュータが読みだしたプログラ
ムコードを実行することにより、上述した実施の形態の
機能が実現されるだけでなく、そのプログラムコードの
指示に基づき、コンピュータ上で稼動しているＯＳ等が
実際の処理の一部又は全部を行い、その処理によって実
施の形態の機能が実現される場合も含まれることは言う
までもない。

【０３５１】さらに、記憶媒体から読み出されたプログ
ラムコードが、コンピュータに挿入された拡張機能ボー
ドやコンピュータに接続された機能拡張ユニットに備わ
るメモリに書き込まれた後、そのプログラムコードの指
示に基づき、その機能拡張ボードや機能拡張ユニットに
備わるＣＰＵなどが実際の処理の一部又は全部を行い、
その処理によって上述した実施の形態の機能が実現され
る場合も含まれることは言うまでもない。

【０３５２】

【発明の効果】本発明では、画素数の変換（解像度変
換）を行う際に、入力された画像データ（ディジタル画
像データ）の色空間を、その色空間とは異なる第１の色
空間に変換し、その変換で得られた第１の画像データの
各色信号に対して、各々解像度変換を行う。このとき、
ある色信号に対しては、他の色信号に対する変換方式と
は異なる方式で解像度変換を行う。そして、解像度変換
後の第１の画像データを、さらにその第１の色空間とは
異なる第２の色空間に変換する。

【０３５３】例えば、三原色（ＲＧＢ）信号からなる入
力画像データを、輝度（Ｙ）信号と色差（Ｒ−Ｙ、Ｂ−
Ｙ）信号からなる第１の画像データに変換し、その第１
の画像データの輝度（Ｙ）信号と色差（Ｒ−Ｙ、Ｂ−
Ｙ）に各々解像度変換を行う。このとき、視覚特性を考
慮して選択された特性の異なる補間法により、各色信号
に対する解像度変換を行う。具体的には、輝度（Ｙ）信
号と比較して、色差（Ｒ−Ｙ、Ｂ−Ｙ）信号の空間周波
数特性が良くない、という人間の視覚特性を利用して、
輝度（Ｙ）信号に対しては、３次畳み込み補間法を用い
た解像度変換を行い、色差（Ｒ−Ｙ、Ｂ−Ｙ）に対して
は、線形補間法を用いた解像度変換を行う。そして、解
像度変換後の第１の画像データを、表示装置等に適した
三原色（ＲＧＢ）信号からなる第２の画像データに変換
する。このように、人間の視覚特性を利用することで、
色差（Ｒ−Ｙ、Ｂ−Ｙ）信号に対する解像度変換を、輝
度（Ｙ）に対する解像度変換と比較して、簡単な構成で
実施したとしても、良好な変換特性を得ることができ、
表示装置等において、良好な画質で入力画像を表示する
ことができる。

【０３５４】したがって、本発明によれば、回路規模の
縮小と、良好な変換特性の実現とを両立でき、良好な画
質を保ちつつ、回路規模を小型化することができる。

【図面の簡単な説明】

【図１】本発明に係る解像度変換方法を実施した表示装
置の構成を示すブロック図である。

【図２】上記表示装置の同期測定回路の構成を示すブロ
ック図である。

【図３】上記同期測定回路のＦＩＦＯの記憶内容を説明
するための図である。

【図４】上記同期測定回路のレジスタの記憶内容を説明
するための図である。

【図５】上記表示装置のＡ／Ｄ変換回路の構成を示すブ
ロック図である。

【図６】上記表示装置のクロック発生回路の構成を示す
ブロック図である。

【図７】上記表示装置で扱うビデオ信号の一例（例１）
を説明するための図である。

【図８】上記表示装置で扱うビデオ信号の一例（例２）
を説明するための図である。

【図９】上記ビデオ信号に含まれる同期信号の一例（例
１）を説明するための図である。

【図１０】上記ビデオ信号に含まれる同期信号の一例
（例２）を説明するための図である。

【図１１】上記ビデオ信号に含まれる同期信号の一例
（例３）を説明するための図である。

【図１２】上記表示装置での同期信号の変化に応じた表
示動作の制御の大まかな流れを説明するための図であ
る。

【図１３】上記表示動作の制御において、同期信号変化
測定モジュールを説明するためのフローチャートであ
る。

【図１４】上記表示動作の制御において、表示モード判
別及び制御モジュールを説明するためのフローチャート
である。

【図１５】上記表示モード判別において、表示モードの
確認処理を説明するためのフローチャートである。

【図１６】上記表示装置の補間処理回路で用いる線形補
間法を説明するための図である。

【図１７】上記表示装置の補間処理回路で用いる３次畳
み込み補間法を説明するための図である。

【図１８】上記線形補間法に対応するインパルス応答を
説明するための図である。

【図１９】上記３次畳み込み補間法に対応するインパル
ス応答を説明するための図である。

【図２０】上記補間処理回路の構成を示すブロック図で
ある。

【図２１】上記補間処理回路の水平補間処理回路の構成
を示すブロック図である。

【図２２】上記水平補間処理回路の３次畳み込み補間処
理回路の構成を示すブロック図である。

【図２３】上記補間処理回路の垂直補間処理回路の構成
を示すブロック図である。

【図２４】上記垂直補間処理回路の垂直補間処理回路及
び補間制御回路の構成を示すブロック図である。

【図２５】上記垂直補間処理回路の演算回路の構成を示
すブロック図である。

【図２６】上記演算回路の指数演算回路の構成を示すブ
ロック図である。

【図２７】画像データの一例（例１）を説明するための
図である。

【図２８】画像データの一例（例２）を説明するための
図である。

【図２９】画像データの一例（例３）を説明するための
図である。

【図３０】画像データの一例（例４）を説明するための
図である。

【図３１】画像データの一例（例５）を説明するための
図である。

【図３２】画像データの一例（例６）を説明するための
図である。

【図３３】上記表示装置のデジタル画像処理回路及び表
示部の構成を示すブロック図である。

【図３４】上記デジタル画像処理回路のコントラスト調
整回路でのγ補正処理を説明するための図である。

【図３５】上記デジタル画像処理回路のコントラスト調
整回路での階調調整処理を説明するための図である。

【図３６】上記表示部の表示パネルにおけるＯＳＤ表示
の一例（メニュー画面：例１）を説明するための図であ
る。

【図３７】上記表示部の表示パネルにおけるＯＳＤ表示
の一例（メニュー画面：例２）を説明するための図であ
る。

【図３８】上記表示部の表示パネルにおけるＯＳＤ表示
の一例（上記メニュー画面からの選択画面：例１）を説
明するための図である。

【図３９】上記表示部の表示パネルにおけるＯＳＤ表示
の一例（上記メニュー画面からの選択画面：例２）を説
明するための図である。

【図４０】上記表示部の表示パネルでＯＳＤ表示するフ
ォントサイズを説明するための図である。

【図４１】上記ＯＳＤ表示される項目を説明するための
図である。

【図４２】上記ＯＳＤ表示画面上において、キー入力部
からの操作に応じた処理（キー入力処理）を説明するた
めのフローチャートである。

【図４３】上記キー入力部に設けられている各種キーの
一例を説明するための図である。

【図４４】上記キー入力処理において、メニュー選択処
理を説明するためのフローチャートである。

【図４５】上記キー入力処理において、言語選択処理を
説明するためのフローチャートである。

【符号の説明】

４４１水平補間処理回路４４１０マトリクス回路４４１１３次畳み込み補間処理回路４４１２、４４１３線形補間処理回路４４１４、４４１５遅延調整回路４４１６逆マトリクス回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号ＦＩＨ０４Ｎ 9/64 Ｈ０４Ｎ 1/40 Ｄ 11/20 1/46 Ｚ

Claims

【特許請求の範囲】

【請求項１】複数の色信号を含む任意の画像データ
を、その複数の色信号の色空間とは異なる第１の色空間
に変換して、複数の色信号を含む第１の画像データを得
る第１の色空間変換ステップと、上記第１の色空間変換ステップで得られた上記第１の画
像データの各色信号の画素数を、上記任意の画素データ
の各色信号の画素数とは異なる画素数に各々変換する複
数の解像度変換ステップと、上記解像度変換ステップで画素数の変換が行われた上記
第１の画像データを、上記第１の色空間とは異なる第２
の色空間に変換して、複数の色信号を含む第２の画像デ
ータを得る第２の色空間変換ステップとを含む解像度変
換方法であって、上記複数の解像度変換ステップのうち少なくとも１つの
解像度変換ステップは、他の解像度変換ステップとは異
なる変換方式で、画素数の変換を行うステップを含むこ
とを特徴とする解像度変換方法。
【請求項２】上記第１の色空間変換ステップは、輝度
と色差で表現される上記第１の色空間への変換を行うス
テップを含み、上記第２の色空間変換ステップは、三原色で表現される
上記第２の色空間への変換を行うステップを含むことを
特徴とする請求項１記載の解像度変換方法。
【請求項３】上記複数の解像度変換ステップのうち少
なくとも１つの解像度変換ステップは、色空間に対する
視覚特性を考慮して選択された他の解像度変換ステップ
での変換方式とは異なる方式で画素数の変換を行うステ
ップを含むことを特徴とする請求項１記載の解像度変換
方法。
【請求項４】上記複数の解像度変換ステップのうち少
なくとも１つの解像度変換ステップは、３次畳み込み補
間法を用いた変換方式で画素数の変換を行うステップを
含み、他の解像度変換ステップのうち少なくとも１つの解像度
変換ステップは、線形補間法を用いた変換方式で画素数
の変換を行うステップを含むことを特徴とする請求項１
記載の解像度変換方法。
【請求項５】上記複数の解像度変換ステップのうち少
なくとも１つの解像度変換ステップは、ＦＩＲ補間法を
用いた変換方式で画素数の変換を行うステップを含み、他の解像度変換ステップのうち少なくとも１つの解像度
変換ステップは、ＩＩＲ補間法を用いた変換方式で画素
数の変換を行うステップを含むことを特徴とする請求項
１記載の解像度変換方法。
【請求項６】複数の色信号を含む任意の画像データ
を、その複数の色信号の色空間とは異なる第１の色空間
に変換して、複数の色信号を含む第１の画像データを得
る第１の色空間変換手段と、上記第１の色空間変換手段で得られた上記第１の画像デ
ータの各色信号の画素数を、上記任意の画素データの各
色信号の画素数とは異なる画素数に各々変換する複数の
解像度変換手段と、上記解像度変換手段で画素数の変換が行われた上記第１
の画像データを、上記第１の色空間とは異なる第２の色
空間に変換して、複数の色信号を含む第２の画像データ
を得る第２の色空間変換手段とを備える解像度変換装置
であって、上記複数の解像度変換手段のうち少なくとも１つの解像
度変換手段は、他の解像度変換手段とは異なる変換方式
で、画素数の変換を行うことを特徴とする解像度変換装
置。
【請求項７】上記第１の色空間変換手段は、輝度と色
差で表現される上記第１の色空間への変換を行い、上記第２の色空間変換手段は、三原色で表現される上記
第２の色空間への変換を行うことを特徴とする請求項６
記載の解像度変換装置。
【請求項８】上記複数の解像度変換手段のうち少なく
とも１つの解像度変換手段は、色空間に対する視覚特性
を考慮して選択された他の解像度変換ステップでの変換
方式とは異なる方式で画素数の変換を行うことを特徴と
する請求項６記載の解像度変換装置。
【請求項９】上記複数の解像度変換手段のうち少なく
とも１つの解像度変換手段は、３次畳み込み補間法を用
いた変換方式で画素数の変換を行い、他の解像度変換手段のうち少なくとも１つの解像度変換
手段は、線形補間法を用いた変換方式で画素数の変換を
行うことを特徴とする請求項６記載の解像度変換装置。
【請求項１０】上記複数の解像度変換手段のうち少な
くとも１つの解像度変換手段は、ＦＩＲ補間法を用いた
変換方式で画素数の変換を行い、他の解像度変換手段のうち少なくとも１つの解像度変換
手段は、ＩＩＲ補間法を用いた変換方式で画素数の変換
を行うことを特徴とする請求項６記載の解像度変換装
置。
【請求項１１】請求項６〜１０の何れかに記載の解像
度変換装置を含むことを特徴とするシステム。
【請求項１２】請求項１〜５の何れかに記載の解像度
変換方法の処理ステップをコンピュータが読出可能に格
納したことを特徴とする記憶媒体。