KR100286233B1 - 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치 - Google Patents

디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치 Download PDF

Info

Publication number
KR100286233B1
KR100286233B1 KR1019990011876A KR19990011876A KR100286233B1 KR 100286233 B1 KR100286233 B1 KR 100286233B1 KR 1019990011876 A KR1019990011876 A KR 1019990011876A KR 19990011876 A KR19990011876 A KR 19990011876A KR 100286233 B1 KR100286233 B1 KR 100286233B1
Authority
KR
South Korea
Prior art keywords
timing information
video signal
information data
display device
horizontal
Prior art date
Application number
KR1019990011876A
Other languages
English (en)
Other versions
KR20000065513A (ko
Inventor
김한진
이지현
Original Assignee
임철호
이디텍주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 임철호, 이디텍주식회사 filed Critical 임철호
Priority to KR1019990011876A priority Critical patent/KR100286233B1/ko
Priority to US09/543,276 priority patent/US6781581B1/en
Priority to CNB001057731A priority patent/CN1169349C/zh
Priority to JP2000105344A priority patent/JP2000347639A/ja
Publication of KR20000065513A publication Critical patent/KR20000065513A/ko
Application granted granted Critical
Publication of KR100286233B1 publication Critical patent/KR100286233B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Abstract

디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치는 비디오 신호 발생장치의 타이밍 정보를 디지털 디스플레이 디바이스를 이용하는 디스플레이 장치에서 요구되는 타이밍 정보로 전송하도록 하기 위한 것으로서, 비디오 신호 발생부를 포함하여 구성된 비디오 신호 발생장치와, 위상 동기 루프부와 신호 변환부를 포함하여 구성된 디스플레이장치를 구비한 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치에 있어서, 상기 비디오 신호 발생부에서 발생된 신호를 인코드한 후 타이밍 정보 데이터를 먹싱하여 출력하는 인코드부와, 상기 인코드부에서 출력된 신호를 디코드하여 원래의 신호와 타이밍 정보 데이터를 분리한 후 상기 타이밍 정보 데이터를 디먹싱하여 출력하는 디코드부와, 상기 디코드부에서 출력된 타이밍 정보 데이터에 따라 상기 위상 동기 루프부의 샘플링 클럭을, 상기 신호 변환부의 줌 업/다운 레이트(Zoom up/down rate) 및 수평/수직 위치를 제어하는 제어부를 포함하여 구성되는데 그 요지가 있다.

Description

디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치{apparatus for interfacing timing information in digital display device}
본 발명은 비디오 신호 발생장치에 관한 것으로, 특히 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치에 관한 것이다.
이하, 종래 기술에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 1 은 종래 기술에 따른 비디오 신호 발생장치의 타이밍 정보 인터페이스 장치의 구성을 나타낸 도면으로, 소정 비디오 신호(RGB)와 수평/수직 동기신호(H, V)를 발생하는 비디오 신호 발생장치(1)와, 상기 비디오 신호 발생장치(1)에서 발생된 비디오 신호(RGB)와 수평/수직 동기신호(H, V)를 신호처리하여 디스플레이하는 디스플레이장치(2)로 구성된다.
상기 비디오 신호 발생장치(1)는 비디오 신호(RGB)와 수평/수직 동기신호(H, V)를 발생하는 비디오 신호 발생부(1a)와, 상기 비디오 신호 발생부(1a)의 신호 또는 CPU(미도시)의 제어신호에 따라 상기 디스플레이장치(2)의 정보를 인터페이스하는 제 1 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(1b)로 구성된다.
상기 디스플레이장치(2)는 상기 디스플레이장치(2)의 모든 정보가 저장되며 상기 비디오신호 발생장치(1)의 신호에 따라 상기 저장된 정보를 인터페이스하는 제 2 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(2b)와, 상기 비디오 신호 발생장치(1)로부터 커넥터(2a)를 통해 전송된 비디오 신호(RGB)를 아날로그/디지털 변환부(2g)의 입력 레벨에 맞추어 출력하는 입력 처리부(2c)와, 상기 비디오 신호 발생장치(1)로부터 커넥터(2a)를 통해 전송된 수평/수직 동기신호(H, V)의 극성 판별, 동기 분리 및 동기신호 분석 등을 수행하는 동기 처리부(2d)와, 상기 동기 처리부(2d)의 수행 결과를 분석하여 입력 비디오신호(RGB)의 타이밍 정보를 예측한 후 그에 상응하는 제어신호를 출력하고 회로 전체의 동작을 총괄적으로 제어하는 제어부(2e)와, 상기 제어부(2e)의 제어신호에 따라 상기 동기 처리부(2d)에서 분리된 수평 동기신호(H)에 따른 샘플링 클럭(Sampling Clock)을 발생시키는 위상 동기 루프부(2f)와, 상기 위상 동기 루프부(2f)의 샘플링 클럭(Sampling Clock)에 따라 상기 입력 처리부(2c)에서 수행된 아날로그 비디오 신호(Analog RGB)를 그에 상응하는 디지털 비디오 신호(Digital RGB)로 변환하는 아날로그/디지털 변환부(2g)와, 상기 아날로그/디지털 변환부(2g)에서 변환된 디지털 비디오 신호(Digital RGB)를 디스플레이 디바이스(2j)의 특성에 맞도록 변환하여 디스플레이 디바이스 인터페이스부(2i)를 통해 디스플레이하는 신호 변환부(2h)로 구성된다.
이와 같이 구성된 종래 기술에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치에 대하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 비디오 신호 발생장치(1)는 소정 비디오 신호(RGB)와 수평/수직 동기신호(H, V)를 발생한다.
즉 상기 비디오 신호 발생장치(1)내 비디오 신호 발생부(1a)는 디스플레이장치(2)의 정보를 인터페이스하기 위한 신호를 출력한다.
여기서 상기 디스플레이장치(2)의 정보를 인터페이스하기 위한 신호는 CPU(미도시)에서 직접 제 1 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(1b)로 출력할 수도 있다.
그러면 제 1 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(1b)는 상기 비디오 신호 발생부(1a)의 신호 또는 CPU(미도시)의 제어신호에 따라 상기 디스플레이장치(2)의 정보를 인터페이스한다.
이에 따라 비디오 신호 발생부(1a)는 상기 제 1 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(1b)에서 인터페이스된 디스플레이장치(2)의 모든 정보에 따라 소정 비디오 신호(RGB)와 수평/수직 동기신호(H, V)를 발생한다.
그러면 디스플레이장치(2)는 상기 비디오 신호 발생장치(1)에서 발생된 비디오 신호(RGB)와 수평/수직 동기신호(H, V)를 신호처리하여 디스플레이한다.
즉 상기 디스플레이장치(2)내 제 2 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(2b)는 상기 디스플레이장치(2)의 모든 정보가 저장되며 상기 비디오신호 발생장치(1)의 신호에 따라 상기 저장된 정보를 인터페이스한다.
이후 입력 처리부(2c)는 상기 비디오신호 발생장치(1)내 비디오 신호 발생부(1a)로부터 커넥터(2a)를 통해 전송된 비디오 신호(RGB)를 아날로그/디지털 변환부(2g)의 입력 레벨에 맞추어 출력한다.
그리고 동기 처리부(2d)는 상기 비디오 신호 발생장치(1)로부터 커넥터(2a)를 통해 전송된 수평/수직 동기신호(H, V)의 극성 판별, 동기 분리 및 동기신호 분석 등을 수행하여 그 결과신호를 출력한다.
이어 제어부(2e)는 상기 동기 처리부(2d)의 수행 결과를 분석하여 입력 비디오신호(RGB)의 타이밍 정보를 예측한 후 그에 상응하는 제어신호를 출력한다.
그러면 위상 동기 루프부(2f)는 상기 제어부(2e)의 제어신호에 따라 상기 동기 처리부(2d)에서 분리된 수평 동기신호(H)에 따른 샘플링 클럭(Sampling Clock)을 발생시킨다.
이에 따라 아날로그/디지털 변환부(2g)는 상기 위상 동기 루프부(2f)의 샘플링 클럭(Sampling Clock)에 따라 상기 입력 처리부(2c)에서 수행된 아날로그 비디오 신호(Analog RGB)를 그에 상응하는 디지털 비디오 신호(Digital RGB)로 변환하여 그 결과신호를 출력한다.
그러면 신호 변환부(2h)는 상기 아날로그/디지털 변환부(2g)에서 변환된 디지털 비디오 신호(Digital RGB)를 디스플레이 디바이스(2j)의 특성에 맞도록 변환하여 출력하고, 디스플레이 디바이스 인터페이스부(2i)를 통해 디스플레이한다.
이에 따라 제어부(2e)는 상기 신호 변환부(2h)에서 출력된 신호에 따라 상기 위상 동기 루프부(2f)의 샘플링 클럭을 제어하며, 상기 과정을 반복 수행한다.
이러한 종래 기술에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치에 있어서 비디오신호 발생장치와 디스플레이장치사이의 신호 인터페이스시 비디오신호 발생장치에서는 비디오신호와 동기신호만을 출력하고 디스플레이장치에서는 이들 신호를 입력으로 받아 동기신호를 분석하여 비디오신호의 타이밍 정보를 예측하기 때문에 예측된 값을 토대로 디스플레이장치에 디스플레이가 가능하다.
상기 예측된 값이 부정확하고 비디오신호 발생장치마다 서로 다른 타이밍 정보를 포함하고 있어 보다 정확한 타이밍 정보의 인터페이스가 필요하다.
그리고 종래 기술에 따른 비디오신호 발생장치의 타이밍 정보 인터페이스부장치에 있어서는 제어부에서 동기신호를 분석하여 위상 동기 루프부를 제어할 타이밍 정보 데이터를 예측하는데 있어서 예측한 타이밍 정보 데이터가 원래의 아날로그 비디오신호를 만들기 위하여 사용한 타이밍 정보 데이터와 상이한 관계로 아날로그/디지털 변환부에서 사용하는 샘플링 클럭이 다르기 때문에 이러한 차이를 조정하기 위한 수단으로 샘플링 클럭을 가변하게 되는데 특수한 비디오 패턴이 아니고서는 조정이 매우 난이한 문제점이 있다.
또한, 종래 기술에 따른 비디오신호 발생장치의 타이밍 정보 인터페이스부장치에 있어서는 동기신호만을 가지고 액티브 에어리어(Active area)를 예측하기 어려운 문제점도 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 비디오 신호 발생장치의 타이밍 정보를 디지털 디스플레이 디바이스를 이용하는 디스플레이 장치에서 요구되는 타이밍 정보로 전송하도록 한 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치를 제공하는데 그 목적이 있다.
도 1 은 종래 기술에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치의 구성을 나타낸 도면
도 2 은 본 발명에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치의 일실시예를 나타낸 도면
도 3a 내지 도 3g 는 도 2 의 인코드부의 인코드방법을 나타낸 파형도
도 4a 및 도 4b 는 도 2 의 디코드부의 디코드방법을 나타낸 파형도
도 5 는 본 발명에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치의 다른 실시예를 나타낸 도면
도 6a 및 도 6b 는 도 5 의 인코드부의 인코드방법을 나타낸 파형도
도 7 은 본 발명에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치의 또다른 실시예를 나타낸 도면
도 8a 내지 도 8g 는 도 7 의 인코드부의 인코드방법을 나타낸 파형도
도면의 주요부분에 대한 부호의 설명
110 : 비디오 신호 발생장치 110a : 비디오 신호 발생부
110b : 인코드부
110c : 제 1 디스플레이 데이터 채널(Display Data Channel) 인터페이스부
120 : 디스플레이장치 120a : 커넥터
120b : 제 2 디스플레이 데이터 채널(Display Data Channel) 인터페이스부
120c : 입력 처리부 120d : 디코드부
120e : 동기 처리부 120f : 제어부
120g : 위상 동기 루프부 120h : 아날로그/디지털 변환부
120i : 신호 변환부
120j : 디스플레이 디바이스 인터페이스부
120k : 디스플레이 디바이스
상기와 같은 목적을 달성하기 위한 본 발명에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치의 특징은, 비디오 신호 발생부를 포함하여 구성된 비디오 신호 발생장치와, 위상 동기 루프부와 신호 변환부를 포함하여 구성된 디스플레이장치를 구비한 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치에 있어서, 상기 비디오 신호 발생부에서 발생된 신호를 인코드한 후 타이밍 정보 데이터를 먹싱하여 출력하는 인코드부와, 상기 인코드부에서 출력된 신호를 디코드하여 원래의 신호와 타이밍 정보 데이터를 분리한 후 상기 타이밍 정보 데이터를 디먹싱하여 출력하는 디코드부와, 상기 디코드부에서 출력된 타이밍 정보 데이터에 따라 상기 위상 동기 루프부의 샘플링 클럭을, 상기 신호 변환부의 줌 업/다운 레이트(Zoom up/down rate) 및 수평/수직 위치를 제어하는 제어부를 포함하여 구성되는데 있다.
상기 타이밍 정보 데이터는 토탈 클럭 정보 데이터, 토탈 라인수 정보 데이터, 액티브 에어리어 정보 데이터, 액티브 에어리어 스타트 정보 데이터로 이루어는데 다른 특징이 있다.
상기 타이밍 정보 데이터는 수평 동기신호에 실리는 토탈 클럭 정보 데이터와, 수직 동기신호에 실리는 토탈 라인수 정보 데이터와, 수평/수직 동기신호에 각각 실리는 액티브 에어리어 정보 데이터와 액티브 에어리어 스타트 정보 데이터로 이루어지는데 또다른 특징이 있다.
상기 제어부는 상기 타이밍 정보 데이터에 포함된 토탈 클럭수/수평라인 정보를 이용하여 상기 위상 동기 루프부의 샘플링 클럭을 제어하는 것을 또특징으로 하는데 있다.
상기 제어부는 상기 타이밍 정보 데이터에 포함된 토탈 수평라인수/수직 주기와 액티브 에어리어(Active area) 정보에 따라 상기 신호 변환부의 줌 업/다운 레이트(Zoom up/down rate) 및 수평/수직 위치를 제어하는 것을 또다른 특징으로 하는데 있다.
상기 타이밍 정보 데이터를 상기 비디오 신호 발생부에서 발생된 수직 동기신호에 실리는데 또다른 특징이 있다.
상기 타이밍 정보 데이터를 상기 비디오 신호 발생부에서 발생된 비디오신호에 실리는데 또다른 특징이 있다.
상기 타이밍 정보 데이터를 상기 비디오 신호 발생장치와 디스플레이장치간에 형성된 새로운 라인(I)에 실리는데 또다른 특징이 있다.
상기 새로운 라인(I)은 인포메이션 라인(Information line)임을 또다른 특징으로 하는데 있다.
이하, 본 발명에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 2 은 본 발명에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치의 구성을 나타낸 도면으로, 소정 비디오 신호(RGB)와 수평/수직 동기신호(H, V) 및 타이밍 정보를 발생하는 비디오 신호 발생장치(110)와, 상기 비디오 신호 발생장치(110)에서 발생된 타이밍 정보에 따라 비디오 신호(RGB)를 신호처리하여 디스플레이하는 디스플레이장치(120)로 구성된다.
상기 비디오 신호 발생장치(110)는 비디오 신호(RGB)와 수평/수직 동기신호(H, V) 및 내부 클럭을 발생하는 비디오 신호 발생부(110a)와, 상기 비디오 신호 발생부(110a)의 내부 클럭에 따라 수평/수직 동기신호(H, V)와 타이밍 정보 데이터를 상기 비디오 신호 발생부(110a)의 내부 클럭에 따라 인코드한 후 상기 타이밍 정보 데이터를 수직 동기신호(V)에 먹싱하여 수평/수직 동기신호(H', V')를 출력하는 인코드부(110b)와, 상기 비디오 신호 발생부(110a)의 신호 또는 CPU(미도시)의 제어신호에 따라 상기 디스플레이장치(120)의 정보를 인터페이스하는 제 1 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(110c)로 구성된다.
상기 디스플레이장치(120)는 상기 디스플레이장치(120)의 모든 정보가 저장되며 상기 비디오신호 발생장치(110)의 신호에 따라 상기 저장된 정보를 인터페이스하는 제 2 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(120b)와, 상기 비디오 신호 발생장치(110)로부터 커넥터(120a)를 통해 전송된 비디오 신호(RGB)를 아날로그/디지털 변환부(120g)의 입력 레벨에 맞추어 출력하는 입력 처리부(120c)와, 상기 비디오 신호 발생장치(110)로부터 커넥터(120a)를 통해 전송된 수평/수직 동기신호(H', V')를 디코드한 후 상기 수직 동기신호(V')에 먹싱된 타이밍 정보 데이터를 디먹싱하여 출력하는 디코드부(120d)와, 상기 디코드부(120c)로부터 출력된 수평/수직 동기신호(H, V)의 극성 판별, 동기 분리 및 동기신호 분리 등을 수행하는 동기 처리부(120e)와, 상기 동기 처리부(120e)의 수평/수직 동기신호(H, V)와 상기 디코드부(120e)에서 출력된 타이밍 정보 데이터에 따라 샘플링 클럭, 줌 업/다운 레이트(Zoom up/down rate) 및 수평/수직 위치를 제어하는 제어부(120f)와, 상기 제어부(120f)의 제어신호에 따라 상기 동기 처리부(120e)에서 분리된 수평 동기신호(H)에 따른 샘플링 클럭(Sampling Clock)을 발생시키는 위상 동기 루프부(120g)와, 상기 위상 동기 루프부(120g)의 샘플링 클럭(Sampling Clock)에 따라 상기 입력 처리부(120c)에서 수행된 아날로그 비디오 신호(Analog RGB)를 그에 상응하는 디지털 비디오 신호(Digital RGB)로 변환하는 아날로그/디지털 변환부(120h)와, 상기 아날로그/디지털 변환부(120h)에서 변환된 디지털 비디오 신호(Digital RGB)를 디스플레이 디바이스(120k)의 특성에 맞도록 변환하여 디스플레이 디바이스 인터페이스부(120j)를 통해 디스플레이하는 신호 변환부(120i)로 구성된다.
도 3a 내지 도 3g 는 도 2 의 인코드부의 인코드방법을 나타낸 파형도이고, 도 4a 및 도 4b 는 도 2 의 디코드부의 디코드방법을 나타낸 파형도이다.
도 5 는 본 발명에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치의 다른 실시예를 나타낸 도면이고, 도 6a 및 도 6b 는 도 5 의 인코드부의 인코드방법을 나타낸 파형도이다.
도 7 은 본 발명에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치의 또다른 실시예를 나타낸 도면으로, 소정 비디오 신호(RGB)와 수평/수직 동기신호(H, V) 및 타이밍 정보를 발생하는 비디오 신호 발생장치(210)와, 상기 비디오 신호 발생장치(210)에서 발생된 타이밍 정보에 따라 비디오 신호(RGB)를 신호처리하여 디스플레이하는 디스플레이장치(220)로 구성된다.
상기 비디오 신호 발생장치(210)는 비디오 신호(RGB)와 수평/수직 동기신호(H, V) 및 내부 클럭을 발생하는 비디오 신호 발생부(210a)와, 상기 비디오 신호 발생부(210a)에서 출력된 비디오신호(RGB), 수평/수직 동기신호(H, V) 및 타이밍 정보 데이터를 인코드하여 상기 타이밍 정보 데이터를 비디오신호(RGB)에 먹싱한 후 상기 먹싱된 비디오신호(R'G'B')와 수평/수직 동기신호(H', V')를 출력하는 인코드부(210b)와, 상기 비디오 신호 발생부(210a)의 신호 또는 CPU(미도시)의 제어신호에 따라 상기 디스플레이장치(220)의 정보를 인터페이스하는 제 1 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(210c)로 구성된다.
상기 디스플레이장치(220)는 상기 디스플레이장치(220)의 모든 정보가 저장되며 상기 비디오신호 발생장치(210)의 신호에 따라 상기 저장된 정보를 인터페이스하는 제 2 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(220b)와, 상기 비디오 신호 발생장치(210)로부터 커넥터(220a)를 통해 전송된 비디오신호(R'G'B')와 수평/수직 동기신호(H', V')를 디코드하여 상기 비디오신호(R'G'B')에 먹싱된 타이밍 정보 데이터를 디먹싱한 후 비디오신호(RGB), 수평/수직 동기신호(H, V) 및 타이밍 정보 데이터를 출력하는 디코드부(220c)와, 상기 디코드부(220c)에서 출력된 비디오 신호(RGB)를 아날로그/디지털 변환부(220g)의 입력 레벨에 맞추어 출력하는 입력 처리부(220d)와, 상기 디코드부(220c)로부터 출력된 수평/수직 동기신호(H, V)의 극성 판별, 동기 분리 및 동기신호 분리 등을 수행하는 동기 처리부(220e)와, 상기 동기 처리부(220e)의 수평/수직 동기신호(H, V)와 상기 디코드부(220e)에서 출력된 타이밍 정보 데이터에 따라 샘플링 클럭, 줌 업/다운 레이트(Zoom up/down rate) 및 수평/수직 위치를 제어하는 제어부(220f)와, 상기 제어부(220f)의 제어신호에 따라 상기 동기 처리부(220e)에서 분리된 수평 동기신호(H)에 따른 샘플링 클럭(Sampling Clock)을 발생시키는 위상 동기 루프부(220g)와, 상기 위상 동기 루프부(220g)의 샘플링 클럭(Sampling Clock)에 따라 상기 입력 처리부(220d)에서 수행된 아날로그 비디오 신호(Analog RGB)를 그에 상응하는 디지털 비디오 신호(Digital RGB)로 변환하는 아날로그/디지털 변환부(220h)와, 상기 아날로그/디지털 변환부(220h)에서 변환된 디지털 비디오 신호(Digital RGB)를 디스플레이 디바이스(220k)의 특성에 맞도록 변환하여 디스플레이 디바이스 인터페이스부(220j)를 통해 디스플레이하는 신호 변환부(220i)로 구성된다.
도 8a 내지 도 8g 는 도 7 의 인코드부의 인코드방법을 나타낸 파형도이다.
이와 같이 구성된 본 발명에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치의 동작을 첨부한 도면 도 2 내지 도 6a 및 도 6b 를 참조하여 상세히 설명하면 다음과 같다.
먼저, 비디오 신호 발생장치(110)는 소정 비디오 신호(RGB)와 수평/수직 동기신호(H, V) 및 타이밍 정보를 발생한다.
즉 상기 비디오 신호 발생장치(110)내 비디오 신호 발생부(110a)는 디스플레이장치(120)의 정보를 인터페이스하기 위한 신호를 출력한다.
여기서 상기 디스플레이장치(120)의 정보를 인터페이스하기 위한 신호는 CPU(미도시)에서 직접 제 1 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(110b)로 출력할 수도 있다.
그러면 제 1 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(110c)는 상기 비디오 신호 발생부(110a)의 신호 또는 CPU(미도시)의 제어신호에 따라 상기 디스플레이장치(120)의 정보를 인터페이스한다.
이에 따라 비디오 신호 발생부(110a)는 상기 제 1 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(110c)에서 인터페이스된 디스플레이장치(120)의 모든 정보에 따라 소정 비디오 신호(RGB), 수평/수직 동기신호(H, V) 및 타이밍 정보 데이터를 발생한다.
상기 타이밍 정보 데이터는 수평 동기신호에 실리는 토탈 클럭 정보 데이터와, 수직 동기신호에 실리는 토탈 라인수 정보 데이터와, 수평/수직 동기신호에 각각 실리는 액티브 에어리어 정보 데이터와 액티브 에어리어 스타트 정보 데이터로 이루어진다.
그러면 인코드부(110b)는 상기 비디오신호 발생부(120a)에서 발생된 수평/수직 동기신호(H, V)와 타이밍 정보 데이터를 상기 비디오신호 발생부(120a)의 내부 클럭에 따라 인코드한 후 상기 타이밍 정보 데이터를 수직 동기신호(V)에 먹싱하여 수평/수직 동기신호(H', V')를 출력한다.
즉 인코드부(110b)는 도 3a 및 도 3b 에 도시된 바와 같은 상기 비디오신호 발생부(120a)에서 발생된 수평/수직 동기신호(H, V)를 상기 비디오신호 발생부(120a)의 내부 클럭에 따라 인코드한 후 상기 수평 동기신호(H)를 인에이블(enable)로 사용하여 상기 타이밍 정보 데이터를 한 라인의 수직 동기신호(V)내 극성을 판별하기 위한 지연 영역내에 상기 타이밍 정보 데이터의 식별자 영역을, 한 라인의 수직 동기신호(V)가 끝난 후 타이밍 정보 데이터를 먹싱하여 출력하며, 이것의 예는 도 3c 내지 도 3g 에 도시된 바와 같다.
여기서 상기 타이밍 정보 데이터가 6개이므로 3채널이면 충분하다.
또한, 인코드부(110b)는 도 5 에 도시된 바와 같이, 상기 비디오신호 발생부(110a)에서 발생된 수평/수직 동기신호(H, V) 및 타이밍 정보 데이터를 상기 수평 동기신호(H)를 클럭으로 사용하여 인코드한 후 상기 수평/수직 동기신호(H, V)는 도 6a 에 도시된 바와 같이, 수평/수직 동기신호 라인으로, 상기 타이밍 정보 데이터는 인포메이션(Information)으로 도 6b 에 도시된 바와 같이, 새롭게 형성된 인포메이션 라인(Information line)으로 각각 출력한다.
상기 인포메이션(Information)내에는 헤더(header), 모드(mode), 데이터 정보가 한꺼번에 포함될 수 있다.
그러면 디스플레이장치(120)는 상기 비디오 신호 발생장치(110)에서 발생된 타이밍 정보에 따라 비디오 신호(RGB)를 신호처리하여 디스플레이한다.
즉 상기 디스플레이장치(120)내 제 2 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(120b)는 상기 디스플레이장치(120)의 모든 정보가 저장되며 상기 비디오신호 발생장치(110)의 신호에 따라 상기 저장된 정보를 인터페이스한다.
이후 입력 처리부(120c)는 상기 비디오신호 발생장치(110)내 비디오 신호 발생부(110a)로부터 커넥터(120a)를 통해 전송된 비디오 신호(RGB)를 아날로그/디지털 변환부(120g)의 입력 레벨에 맞추어 출력한다.
그리고 디코드부(120d)는 상기 비디오 신호 발생장치(110)로부터 커넥터(120a)를 통해 전송된 수평/수직 동기신호(H', V')를 디코드한 후 상기 수직 동기신호(V')에 먹싱된 타이밍 정보 데이터를 디먹싱하여 출력한다.
즉 디코드부(120d)는 상기 비디오 신호 발생장치(110)내 인코드부(120b)로부터 커넥터(120a)를 통해 전송된 수평 동기신호(H')를 상기 인코드부(120b)에서 사용한 클럭보다 빠른 클럭을 사용하여 디코드하고, 도 4a 에 도시된 바와 같은 수직 동기신호(V')를 디코드하여 도 4 에 도시된 바와 같은 원래의 수직 동기신호(V)를 검출한 후 상기 수직 동기신호(V')에 먹싱된 타이밍 정보 데이터를 디먹싱하여 출력한다.
또한, 디코드부(120d)는 상기 비디오 신호 발생장치(110)내 인코드부(120b)로부터 커넥터(120a)를 통해 전송된 수직 동기신호(V')를 클럭으로 사용하고, 수평 동기신호(H')를 인에이블(enable)로 사용하여 상기 수직 동기신호(V')내의 라이징 에지(rising edge)의 수, 상기 수직 동기신호(V')가 끝난 후의 폴링 에지(falling edge)의 수를 디텍트하여 디코드한 후 원래의 수평/수직 동기신호(H, V)와 타이밍 정보 데이터를 출력할 수도 있다.
또한, 디코드부(120d)는 상기 비디오신호 발생장치(110)내 인코드부(110b)에서 인포메이션 라인(Information line)을 사용하여 인코드한 경우 수평 동기신호(H)를 클럭으로 사용하여 프로토콜에 맞춰 디코드하여 그 결과신호를 출력한다.
그러면 동기 처리부(120e)는 상기 디코드부(120c)로부터 출력된 수평/수직 동기신호(H, V)의 극성 판별, 동기 분리 및 동기신호 분리 등을 수행하여 그 결과신호를 출력한다.
이어 제어부(120f)는 상기 동기 처리부(120e)의 수평/수직 동기신호(H, V)와 상기 디코드부(120e)에서 출력된 타이밍 정보 데이터에 포함된 토탈 클럭수/수평라인 정보를 이용하여 상기 위상 동기 루프부(120f)의 샘플링 클럭을, 상기 타이밍 정보 데이터에 포함된 토탈 수평라인수/수직 주기와 액티브 에어리어(Active area) 정보에 따라 상기 신호 변환부(120i)의 줌 업/다운 레이트(Zoom up/down rate) 및 수평/수직 위치를 제어하기 위한 신호를 출력한다.
그러면 위상 동기 루프부(120g)는 상기 제어부(120f)의 제어신호에 따라 상기 동기 처리부(120e)에서 분리된 수평 동기신호(H)에 따른 샘플링 클럭(Sampling Clock)을 발생시킨다.
이에 따라 아날로그/디지털 변환부(120h)는 상기 위상 동기 루프부(120g)의 샘플링 클럭(Sampling Clock)에 따라 상기 입력 처리부(120c)에서 수행된 아날로그 비디오 신호(Analog RGB)를 그에 상응하는 디지털 비디오 신호(Digital RGB)로 변환하여 그 결과신호를 출력한다.
그러면 신호 변환부(120i)는 상기 제어부(120f)의 줌 업/다운 레이트(Zoom up/down rate) 및 수평/수직 위치에 따라 상기 아날로그/디지털 변환부(120h)에서 변환된 디지털 비디오 신호(Digital RGB)를 디스플레이 디바이스(120k)의 특성에 맞도록 변환하여 디스플레이 디바이스 인터페이스부(120j)를 통해 디스플레이한다.
또한, 제어부(120e)는 상기 신호 변환부(120h)에서 출력된 신호에 따라 상기 위상 동기 루프부(120f)의 샘플링 클럭을 제어하며, 상기 과정을 반복 수행한다.
한편, 본 발명에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치의 동작을 첨부한 도면 도 7 및 도 8a 내지 도 8g 를 참조하여 상세히 설명하면 다음과 같다.
먼저, 비디오 신호 발생장치(10)는 소정 비디오 신호(RGB)와 수평/수직 동기신호(H, V) 및 타이밍 정보를 발생한다.
즉 상기 비디오 신호 발생장치(210)내 비디오 신호 발생부(210a)는 디스플레이장치(220)의 정보를 인터페이스하기 위한 신호를 출력한다.
여기서 상기 디스플레이장치(220)의 정보를 인터페이스하기 위한 신호는 CPU(미도시)에서 직접 제 1 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(210b)로 출력할 수도 있다.
그러면 제 1 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(210c)는 상기 비디오 신호 발생부(210a)의 신호 또는 CPU(미도시)의 제어신호에 따라 상기 디스플레이장치(220)의 정보를 인터페이스한다.
이에 따라 비디오 신호 발생부(210a)는 상기 제 1 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(210c)에서 인터페이스된 디스플레이장치(220)의 모든 정보에 따라 소정 비디오 신호(RGB), 수평/수직 동기신호(H, V) 및 타이밍 정보 데이터를 발생한다.
상기 타이밍 정보 데이터는 수평 동기신호에 실리는 토탈 클럭 정보 데이터와, 수직 동기신호에 실리는 토탈 라인수 정보 데이터와, 수평/수직 동기신호에 각각 실리는 액티브 에어리어 정보 데이터와 액티브 에어리어 스타트 정보 데이터로 이루어진다.
그러면 인코드부(210b)는 상기 비디오 신호 발생부(210a)에서 출력된 비디오신호(RGB), 수평/수직 동기신호(H, V) 및 타이밍 정보 데이터를 인코드하여 상기 타이밍 정보 데이터를 비디오신호(RGB)에 먹싱한 후 상기 먹싱된 비디오신호(R'G'B')와 수평/수직 동기신호(H', V')를 출력한다.
즉 인코드부(210b)는 상기 비디오신호 발생부(220a)에서 발생된 비디오신호(RGB)와 수평/수직 동기신호(H, V)를 인코드한 후 상기 수평 동기신호(H)를 인에이블(enable)로 사용하여 도 8a 내지 도 8c 에 도시된 바와 같은 상기 비디오신호(RGB)의 블랭크(blank) 구간의 RGB라인에 타이밍 정보 데이터를 한 라인의 수직 동기신호(V)내 극성을 판별하기 위한 지연 영역내에 상기 타이밍 정보 데이터의 식별자 영역을, 한 라인의 수직 동기신호(V)가 끝난 후 타이밍 정보 데이터를 먹싱하여 출력하며, 이것의 예는 도 8d 내지 도 8g 에 도시된 바와 같다.
여기서 상기 타이밍 정보 데이터가 6개이므로 3채널이면 충분하다.
그러면 디스플레이장치(220)는 상기 비디오 신호 발생장치(210)에서 발생된 타이밍 정보에 따라 비디오 신호(RGB)를 신호처리하여 디스플레이한다.
즉 상기 디스플레이장치(220)내 제 2 디스플레이 데이터 채널(Display Data Channel) 인터페이스부(220b)는 상기 디스플레이장치(220)의 모든 정보가 저장되며 상기 비디오신호 발생장치(210)의 신호에 따라 상기 저장된 정보를 인터페이스한다.
이후 디코드부(220c)는 상기 비디오 신호 발생장치(210)로부터 커넥터(220a)를 통해 전송된 비디오신호(R'G'B')와 수평/수직 동기신호(H', V')를 디코드하여 상기 비디오신호(R'G'B')에 먹싱된 타이밍 정보 데이터를 디먹싱한 후 비디오신호(RGB), 수평/수직 동기신호(H, V) 및 타이밍 정보 데이터를 출력한다.
즉 디코드부(220c)는 상기 비디오 신호 발생장치(210)내 인코드부(220b)로부터 커넥터(220a)를 통해 전송된 수직 동기신호(V')를 먹스 셀렉트 시그널(mux select signal)로 사용하고, 수평 동기신호(H')를 플립플롭 인에이블(f/f enable)로 사용하여 디코드한 후 원래의 수평/수직 동기신호(H, V)와 타이밍 정보 데이터를 출력한다.
그리고 입력 처리부(220d)는 상기 비디오신호 발생장치(210)내 비디오 신호 발생부(210a)로부터 커넥터(220a)를 통해 전송된 비디오 신호(RGB)를 아날로그/디지털 변환부(220g)의 입력 레벨에 맞추어 출력한다.
그러면 동기 처리부(220e)는 상기 디코드부(220c)로부터 출력된 수평/수직 동기신호(H, V)의 극성 판별, 동기 분리 및 동기신호 분리 등을 수행하여 그 결과신호를 출력한다.
이어 제어부(220f)는 상기 동기 처리부(220e)의 수평/수직 동기신호(H, V)와 상기 디코드부(220e)에서 출력된 타이밍 정보 데이터에 포함된 토탈 클럭수/수평라인 정보를 이용하여 상기 위상 동기 루프부(220f)의 샘플링 클럭을, 상기 타이밍 정보 데이터에 포함된 토탈 수평라인수/수직 주기와 액티브 에어리어(Active area) 정보에 따라 상기 신호 변환부(220i)의 줌 업/다운 레이트(Zoom up/down rate) 및 수평/수직 위치를 제어하기 위한 신호를 출력한다.
그러면 위상 동기 루프부(220g)는 상기 제어부(220f)의 제어신호에 따라 상기 동기 처리부(220e)에서 분리된 수평 동기신호(H)에 따른 샘플링 클럭(Sampling Clock)을 발생시킨다.
이에 따라 아날로그/디지털 변환부(220h)는 상기 위상 동기 루프부(220g)의 샘플링 클럭(Sampling Clock)에 따라 상기 입력 처리부(220d)에서 수행된 아날로그 비디오 신호(Analog RGB)를 그에 상응하는 디지털 비디오 신호(Digital RGB)로 변환하여 그 결과신호를 출력한다.
그러면 신호 변환부(220i)는 상기 제어부(220f)의 줌 업/다운 레이트(Zoom up/down rate) 및 수평/수직 위치에 따라 상기 아날로그/디지털 변환부(220h)에서 변환된 디지털 비디오 신호(Digital RGB)를 디스플레이 디바이스(220k)의 특성에 맞도록 변환하여 디스플레이 디바이스 인터페이스부(220j)를 통해 디스플레이한다.
또한, 제어부(220e)는 상기 신호 변환부(220h)에서 출력된 신호에 따라 상기 위상 동기 루프부(220f)의 샘플링 클럭을 제어하며, 상기 과정을 반복 수행한다.
한편, 상기에서와 같은 본 발명에 따른 비디오신호 발생장치의 타이밍 정보 인터페이스장치에 있어서는 전술한 인코드 및 디코드방법에 의해 한정되는 것이 아니고 다른 어떤 인코드 및 디코드방법을 사용하여도 동일한 결과를 얻을 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치는 비디오 신호 발생장치의 타이밍 정보를 디지털 디스플레이 디바이스를 이용하는 디스플레이 장치에서 요구되는 타이밍 정보로 전송하도록 함으로써 디지털 디스플레이 디바이스에서 꼭 필요한 정보(해상도, 클럭수/수평 주기, 수평 라인수/수직 주기, 수평 및 수직 액티브 위치 등)를 주고 받을 있게 되어 정확한 디스플레이를 구현할 수 있는 효과가 있다.

Claims (8)

  1. 비디오 신호 발생부를 포함하여 구성된 비디오 신호 발생장치와, 위상 동기 루프부와 신호 변환부를 포함하여 구성된 디스플레이장치를 구비한 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치에 있어서,
    상기 비디오 신호 발생부에서 발생된 신호를 인코드한 후 타이밍 정보 데이터를 먹싱하여 출력하는 인코드부와;
    상기 인코드부에서 출력된 신호를 디코드하여 원래의 신호와 타이밍 정보 데이터를 분리한 후 상기 타이밍 정보 데이터를 디먹싱하여 출력하는 디코드부와;
    상기 디코드부에서 출력된 타이밍 정보 데이터에 따라 상기 위상 동기 루프부의 샘플링 클럭을, 상기 신호 변환부의 줌 업/다운 레이트(Zoom up/down rate) 및 수평/수직 위치를 제어하는 제어부를 포함하여 구성된 것을 특징으로 하는 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치.
  2. 제 1 항에 있어서,
    상기 타이밍 정보 데이터는 토탈 클럭 정보 데이터, 토탈 라인수 정보 데이터, 액티브 에어리어 정보 데이터, 액티브 에어리어 스타트 정보 데이터임을 특징으로 하는 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치.
  3. 제 2 항에 있어서,
    상기 토탈 클럭 정보 데이터는 수평 동기신호에, 토탈 라인수 정보 데이터는 수직 동기신호에, 액티브 에어리어 정보 데이터와 액티브 에어리어 스타트 정보 데이터는 수평/수직 동기신호에 각각 실리는 것을 특징으로 하는 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치.
  4. 제 1 항에 있어서,
    상기 제어부는
    상기 타이밍 정보 데이터에 포함된 토탈 클럭수/수평라인 정보를 이용하여 상기 위상 동기 루프부의 샘플링 클럭을 제어하는 것을 특징으로 하는 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치.
  5. 제 1 항에 있어서,
    상기 제어부는
    상기 타이밍 정보 데이터에 포함된 토탈 수평라인수/수직 주기와 액티브 에어리어(Active area) 정보에 따라 상기 신호 변환부의 줌 업/다운 레이트(Zoom up/down rate) 및 수평/수직 위치를 제어하는 것을 특징으로 하는 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치.
  6. 제 1 항에 있어서,
    상기 타이밍 정보 데이터를 상기 비디오 신호 발생부에서 발생된 수직 동기신호에 실리는 것을 특징으로 하는 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치.
  7. 제 1 항에 있어서,
    상기 타이밍 정보 데이터를 상기 비디오 신호 발생부에서 발생된 비디오신호에 실리는 것을 특징으로 하는 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치.
  8. 제 1 항에 있어서,
    상기 타이밍 정보 데이터를 상기 비디오 신호 발생장치와 디스플레이장치간에 형성된 새로운 라인(I)에 실리는 것을 특징으로 하는 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치.
KR1019990011876A 1999-04-06 1999-04-06 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치 KR100286233B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990011876A KR100286233B1 (ko) 1999-04-06 1999-04-06 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치
US09/543,276 US6781581B1 (en) 1999-04-06 2000-04-05 Apparatus for interfacing timing information in digital display device
CNB001057731A CN1169349C (zh) 1999-04-06 2000-04-06 在数字显示装置中接入定时信息的装置
JP2000105344A JP2000347639A (ja) 1999-04-06 2000-04-06 デジタルディスプレイデバイスのタイミング情報インターフェース装置（ａｐｐａｒａｔｕｓｆｏｒｉｎｔｅｒｆａｃｉｎｇｔｉｍｉｎｇｉｎｆｏｒｍａｔｉｏｎｉｎｄｉｇｉｔａｌｄｉｓｐｌａｙｄｅｖｉｃｅ）

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990011876A KR100286233B1 (ko) 1999-04-06 1999-04-06 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치

Publications (2)

Publication Number Publication Date
KR20000065513A KR20000065513A (ko) 2000-11-15
KR100286233B1 true KR100286233B1 (ko) 2001-03-15

Family

ID=19578802

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990011876A KR100286233B1 (ko) 1999-04-06 1999-04-06 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치

Country Status (4)

Country Link
US (1) US6781581B1 (ko)
JP (1) JP2000347639A (ko)
KR (1) KR100286233B1 (ko)
CN (1) CN1169349C (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100417213C (zh) * 2001-12-27 2008-09-03 松下电器产业株式会社 流式数据记录装置
JP2006243641A (ja) * 2005-03-07 2006-09-14 Matsushita Electric Ind Co Ltd 映像表示制御装置及び映像表示装置
JP2006267230A (ja) * 2005-03-22 2006-10-05 Mitsubishi Electric Corp デジタル映像伝送装置
TWI271104B (en) * 2005-09-19 2007-01-11 Novatek Microelectronics Corp Device and method for zooming images
KR20070077262A (ko) * 2006-01-23 2007-07-26 삼성전자주식회사 쌍방향 통신이 가능한 영상처리장치 및 그의 영상처리방법
CN115085893B (zh) * 2022-02-16 2024-04-09 上海电气集团股份有限公司 轨道交通能馈系统多单元同步运行的实时数据传输方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356316B1 (en) * 1982-01-04 2002-03-12 Video Associates Labs, Inc. Microkeyer: microcomputer broadcast video overlay device and method
US5227863A (en) * 1989-11-14 1993-07-13 Intelligent Resources Integrated Systems, Inc. Programmable digital video processing system
US5594467A (en) * 1989-12-06 1997-01-14 Video Logic Ltd. Computer based display system allowing mixing and windowing of graphics and video
TW335241U (en) * 1992-11-30 1998-06-21 Thomson Consumer Electronics A video display system
CN1119482A (zh) * 1993-02-03 1996-03-27 尼托公司 图像投影的方法和设备
JPH06276520A (ja) * 1993-03-22 1994-09-30 Sony Corp 画像処理装置
EP0639030B1 (en) * 1993-08-13 2000-07-12 Kabushiki Kaisha Toshiba Two-way CATV system
JP3344197B2 (ja) * 1996-03-08 2002-11-11 株式会社日立製作所 映像信号の処理装置及びこれを用いた表示装置
US5796392A (en) * 1997-02-24 1998-08-18 Paradise Electronics, Inc. Method and apparatus for clock recovery in a digital display unit
US6177922B1 (en) * 1997-04-15 2001-01-23 Genesis Microship, Inc. Multi-scan video timing generator for format conversion
US6049316A (en) * 1997-06-12 2000-04-11 Neomagic Corp. PC with multiple video-display refresh-rate configurations using active and default registers
JP3656874B2 (ja) * 1997-07-04 2005-06-08 ソニー株式会社 電子機器制御システムおよび方法、再生装置、並びに出力装置
TW376501B (en) * 1998-01-26 1999-12-11 Au Optronics Corp Digital image driving circuit for LCD
US6223283B1 (en) * 1998-07-17 2001-04-24 Compaq Computer Corporation Method and apparatus for identifying display monitor functionality and compatibility
US6232952B1 (en) * 1998-09-30 2001-05-15 Genesis Microchip Corp. Method and apparatus for comparing frequently the phase of a target clock signal with the phase of a reference clock signal enabling quick synchronization
US6157376A (en) * 1998-09-30 2000-12-05 Genesis Microchip, Corp. Method and apparatus for generating a target clock signal having a frequency of X/Y times the frequency of a reference clock signal

Also Published As

Publication number Publication date
CN1169349C (zh) 2004-09-29
JP2000347639A (ja) 2000-12-15
KR20000065513A (ko) 2000-11-15
US6781581B1 (en) 2004-08-24
CN1272752A (zh) 2000-11-08

Similar Documents

Publication Publication Date Title
KR100408299B1 (ko) 모드 판단 장치 및 방법
US6097444A (en) Automatic image quality adjustment device adjusting phase of sampling clock for analog video signal to digital video signal conversion
US6633288B2 (en) Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display
US8502919B2 (en) Video display device and video display method
EP1161086A2 (en) Display system with single/dual image modes
KR100286233B1 (ko) 디지털 디스플레이 디바이스의 타이밍 정보 인터페이스장치
US4887279A (en) Timing measurement for jitter display
JP3905760B2 (ja) 表示装置
JP2000232630A (ja) 送信方法と受信方法と送信装置と受信装置
KR20020028867A (ko) 평면 스크린용 위상을 보상하기 위한 방법 및 장치
KR20050027771A (ko) 복수의 아날로그 신호들을 샘플링하는 장치
KR100393068B1 (ko) 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법
JP4744212B2 (ja) 画像表示装置の制御方法及び画像表示装置
JP2001083927A (ja) ディスプレイ装置及びその駆動方法
KR100354073B1 (ko) 이미지 데이터 처리장치
KR100385995B1 (ko) 디스플레이 모드 판단 장치 및 방법
KR19980047867A (ko) 공중파 방송의 데이터 검출회로
SU1465898A1 (ru) Устройство дл ввода информации в ЭВМ
JPH08275022A (ja) ビデオカメラ装置
KR970025097A (ko) 영상신호의 화면비 전환장치 및 방법
KR960012975A (ko) 모니터겸용 티브이 수상장치
KR20040025408A (ko) 영상표시기기의 입력모드 인식장치 및 방법
JPH08256138A (ja) クロック抽出回路
JPH10290395A (ja) 画像合成装置
KR20020026116A (ko) 자동 화면보정 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140113

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee