KR20050027771A - 복수의 아날로그 신호들을 샘플링하는 장치 - Google Patents

복수의 아날로그 신호들을 샘플링하는 장치 Download PDF

Info

Publication number
KR20050027771A
KR20050027771A KR1020030064143A KR20030064143A KR20050027771A KR 20050027771 A KR20050027771 A KR 20050027771A KR 1020030064143 A KR1020030064143 A KR 1020030064143A KR 20030064143 A KR20030064143 A KR 20030064143A KR 20050027771 A KR20050027771 A KR 20050027771A
Authority
KR
South Korea
Prior art keywords
signals
clock
signal
analog
sampling
Prior art date
Application number
KR1020030064143A
Other languages
English (en)
Other versions
KR100583723B1 (ko
Inventor
나운
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030064143A priority Critical patent/KR100583723B1/ko
Priority to US10/876,959 priority patent/US20050057380A1/en
Priority to TW093125307A priority patent/TW200513042A/zh
Priority to CNA2004100789485A priority patent/CN1599252A/zh
Publication of KR20050027771A publication Critical patent/KR20050027771A/ko
Application granted granted Critical
Publication of KR100583723B1 publication Critical patent/KR100583723B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/44—Colour synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/64—Circuits for processing colour signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Analogue/Digital Conversion (AREA)
  • Color Television Systems (AREA)

Abstract

아날로그-디지털 변환 장치는 샘플링 클럭 발생기와 아날로그-디지털 변환기를 포함한다. 샘플링 클럭 발생기는 클럭 신호를 받아들이고, 위상 조절 신호들에 응답해서 복수의 샘플링 클럭 신호들을 발생한다. 아날로그-디지털 변환기는 복수의 아날로그 신호들을 받아들이고, 샘플링 클럭 발생기로부터의 샘플링 클럭 신호들에 동기되어 아날로그 신호들을 각각 샘플링하고 디지털 신호들을 출력한다. 샘플링 클럭 발생기로부터의 샘플링 클럭 신호들은 아날로그 신호들에 각각 대응한다. 그러므로, 아날로그-디지털 변환기는 아날로그 신호들 각각이 안정된 상태일 때 샘플링할 수 있다. 그러므로, 아날로그-디지털 변환기는 최적의 디지털 신호를 출력할 수 있다.

Description

복수의 아날로그 신호들을 샘플링하는 장치{APPARATUS FOR SAMPLING A PLURALITY OF ANALOG SIGNALS}
본 발명은 복수의 아날로그 신호들을 샘플링하는 장치에 관한 것이다.
컴퓨터, 모니터, 평판 디스플레이 장치, 무선 통신 장치 및 페이징 장치(paging devices)와 같은 전자 장치들은 복수의 전기적 신호들을 이용한다. 전기적 신호에는 클럭 신호, 수평 동기 신호, 수직 동기 신호 및 디지털 무선 통신 신호들이 있다. 전자 장치의 주된 경향은 디지털 신호를 사용하는 것이다. 잘 알려진 바와 같이, 전자 장치들에서 전기적 신호를 디지털 신호로 표현하는 것은 많은 이점이 있다. 그러나, 아날로그 포맷의 정보를 요구하는 구식 매체들과의 전기적 신호 통신을 위해서는 지금도 아날로그 신호가 사용된다. 그 결과, 매체들 간의 통신이 이루어진 이후에는 전기적 신호를 디지털 신호로 표현하기 위한 과정이 요구된다.
아날로그-디지털 변환기(Analog-to-Digital converter)는 아날로그 전기 신호를 일정한 시간마다 샘플링하고, 샘플링된 전기적 신호를 디지털 신호로 표현하기 위해 사용된다. 아날로그-디지털 변환기는 일정 시간마다 입력 신호의 전압 진폭을 복수의 기준 전압들과 비교하고, 디지털 신호를 출력한다. 한편, 디지털-아날로그 변환기(Digital-to-Analog converter)는 디지털로 표현된 전기적 신호를 아날로그 전기 신호로 변환한다.
프레임 버퍼 데이터를 사용하는 컴퓨터 그래픽 컨트롤러(computer graphic controller)는 디지털-아날로그 변환기를 통하여 디지털 영상 신호를 아날로그 신호로 변환해서 컴퓨터 그래픽 인터페이스의 출력으로 제공한다. 이 출력 영상 신호는 디스플레이 장치를 구동하는데 사용된다. 영상 신호는 케이블을 통하여 디스플레이 장치의 인터페이스와 연결된다. 케이블 매체를 통한 전송은 노이즈 신호를 유발하고, 아날로그 영상 신호를 왜곡시킨다. 예컨대, 이러한 왜곡은 케이블 매체의 커패시턴스와 인덕턴스 효과에 기인하며, 컴퓨터 그래픽 인터페이스의 출력으로부터의 지터(jitter)를 포함한다. 도 1은 컴퓨터 그래픽 인터페이스로부터 전송된 아날로그 신호가 케이블을 통하여 디스플레이 장치에 수신된 신호의 일 예를 보여주고 있다. 도 1에 도시된 바와 같이, 수신된 아날로그 신호는 프리슛(pre-shoot), 오버슛(over-shoot), 링잉(ringing) 또는 세틀링(settling), 동기적 잡음(synchronous noise) 및 스팁 에지(steep edges)와 같은 불안정한 영역(unstable area)과 일정한 상태로 같은 레벨을 유지하는 안정 영역(stable area)으로 나뉘어진다.
미국특허공보 제6,473,131호는 수신된 아날로그 신호가 불안정한 영역과 안정된 영역을 포함할 때 아날로그 신호의 안정된 영역에서 샘플링할 수 있는 장치 및 방법을 개시하고 있다.
R(red), G(green) 및 B(blue) 영상 신호들과 같은 복수의 아날로그 영상 신호들은 전송 매체에 의해 신호들간 지연(delay)을 수반하기도 하고, 노이즈 신호에 의해 안정 영역이 신호들간 서로 다를 수도 있다. 신호들간 지연을 가지거나 신호들간 안정 영역이 서로 다른 복수의 아날로그 신호가 동일한 위상을 가지는 샘플링 클럭 신호에 의해서 샘플링 될 때 일부 아날로그 신호들은 안정된 영역에서 샘플링되고, 다른 아날로그 신호들은 불안정한 영역에서 샘플링될 수 있다. 도 2는 영상 신호들이 동일한 샘플링 클럭 신호에 의해서 샘플링되는 일 예를 보여주고 있다. 도 2에서, SP는 샘플링 포인트를 나타낸다. 영상 신호들(RA, BA)은 안정된 데이터 영역에서 샘플링되나, 영상 신호(GA)는 불안정한 영역에서 샘플링된다.
도 2에서 보여지듯이, 신호들간 지연을 가지거나 신호들간 안정 영역이 서로 다른 복수의 아날로그 신호가 동일한 위상을 가지는 샘플링 클럭 신호에 의해 샘플링 될 때, 복수의 아날로그 신호가 모두 안정된 영역에서 샘플링되는 영역은 각각의 아날로그 신호가 가지는 안정된 영역보다 작다는 것을 알 수 있다.
디스플레이 장치가 호스트로부터 입력되는 아날로그 영상 신호를 최적의 상태로 디스플레이하기 위해서는 입력 신호의 안정된 영역을 샘플링하여야 한다. 불안정한 영역을 샘플링하면 열화된 데이터나 잡음 등이 화면에 나타나게 된다.
따라서 본 발명의 목적은 복수의 아날로그 신호들 간의 지연을 고려해서 복수의 아날로그 신호들을 샘플링하는 장치를 제공하는데 있다.
본 발명의 다른 목적은 복수의 아날로그 신호들이 각각 안정된 상태일 때 샘플링하는 장치를 제공하는데 있다.
본 발명의 다른 목적은 복수의 아날로그 신호 간의 지연을 고려해서 복수의 아날로그 신호들을 디지털 신호들로 변환하는 아날로그-디지털 변환 장치를 제공하는데 있다.
본 발명의 또다른 목적은 복수의 아날로그 신호들이 각각 안정된 상태일 때 디지털 신호들로 변환하는 아날로그-디지털 변환 장치를 제공하는데 있다.
본 발명의 다른 목적은 복수의 아날로그 영상 신호들이 각각 안정된 상태일 때 디지털 영상 신호들로 변환하는 아날로그-디지털 변환기를 구비한 디스플레이 장치를 제공하는데 있다.
상술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 의하면, 샘플링 장치는: 클럭 신호를 받아들이고, 샘플링 클럭 신호들을 발생하는 클럭 발생기; 그리고 복수의 아날로그 신호들을 받아들이고, 상기 샘플링 클럭 신호들에 동기해서 입력된 아날로그 신호들을 샘플링하는 샘플링 회로를 포함한다. 상기 클럭 발생기는, 상기 샘플링 회로가 상기 복수의 아날로그 신호들에 대한 샘플링 포인트들을 각각 변경할 수 있도록 상기 샘플링 클럭 신호들을 발생한다.
바람직한 실시예에 있어서, 상기 아날로그 신호들과 상기 샘플링 클럭 신호들은 일대일 대응한다.
상기 샘플링 회로는, 각각이 상기 복수의 아날로그 신호들에 대응하고, 대응하는 샘플링 클럭 신호에 동기해서 대응하는 아날로그 신호를 샘플링하는 복수의 샘플링 유닛들을 포함한다.
이 실시예에 있어서, 상기 클럭 발생기는, 상기 아날로그 신호들에 각각 대응하는 위상 조절 신호들에 응답해서 상기 샘플링 클럭 신호들을 발생한다.
본 발명의 다른 특징에 따른 아날로그-디지털 변환 장치는, 클럭 신호를 받아들이고 샘플링 클럭 신호들을 발생하는 클럭 발생기 그리고 복수의 아날로그 신호들을 받아들이고, 상기 샘플링 클럭 신호들에 동기해서 입력된 아날로그 신호들을 디지털 신호들로 변환하는 변환기를 포함한다. 상기 클럭 발생기는, 상기 변환기가 상기 복수의 아날로그 신호들에 대한 샘플링 포인트들을 각각 변경할 수 있도록 상기 샘플링 클럭 신호들을 발생한다.
바람직한 실시예에 있어서, 상기 클럭 발생기는, 상기 아날로그 신호들이 각각 안정된 상태일 때 상기 아날로그 신호들이 디지털 신호들로 변환하도록 상기 샘플링 클럭 신호들을 발생한다.
상기 변환기는, 각각이 상기 복수의 아날로그 신호들에 대응하고, 대응하는 샘플링 클럭 신호에 동기해서 대응하는 아날로그 신호를 디지털 신호로 변환한다.
이 실시예에 있어서, 상기 클럭 발생기는, 상기 아날로그 신호들에 각각 대응하는 위상 조절 신호들에 응답해서 상기 샘플링 클럭 신호들을 발생한다.
상기 클럭 발생기는, 각각이 상기 아날로그 신호들에 대응하고, 상기 클럭 신호를 소정 시간 지연시켜서 상기 샘플링 클럭 신호를 발생하는 클럭 지연 회로들을 포함한다.
바람직한 실시예에 있어서, 상기 클럭 지연 회로들 각각은, 입력된 위상 조절 신호에 대응하는 시간만큼 상기 클럭 신호를 지연시켜서 상기 샘플링 클럭 신호를 발생한다.
상기 클럭 지연 회로들 각각은, 상기 동기 신호를 입력 신호로서 받아들이고, 직렬로 연결된 복수의 지연기들 및 상기 지연기들 중 상기 입력된 위상 조절 신호에 대응하는 지연기의 출력을 상기 샘플링 클럭 신호로서 출력하는 클럭 선택기를 포함한다.
바람직한 실시예에 있어서, 상기 클럭 발생기는, 직렬로 연결되고, 상기 클럭 신호를 받아들여서 소정 시간씩 지연된 클럭 신호를 출력하는 지연 소자들 그리고 각각이 상기 복수의 아날로그 신호들에 대응하고, 입력된 위상 조절 신호에 응답해서 상기 지연된 클럭 신호들 중 하나를 상기 샘플링 클럭 신호로서 출력하는 지연 클럭 선택기를 포함한다.
본 발명의 또다른 특징에 의하면, 호스트로부터 제공되는 동기 신호 및 복수의 아날로그 영상 신호를 받아들여서 영상을 표시하는 평판 디스플레이 장치는: 디스플레이 패널과, 상기 아날로그 영상 신호들에 각각 대응하고, 대응하는 샘플링 클럭 신호에 응답해서 입력된 아날로그 신호를 디지털 신호로 변환하고, 변환된 디지털 신호를 상기 디스플레이 패널로 제공하는 아날로그-디지털 변환기들 그리고 상기 동기 신호를 받아들이고, 상기 샘플링 클럭 신호들을 발생하는 클럭 발생기를 포함한다. 상기 클럭 발생기는, 상기 아날로그-디지털 변환기들 각각으로 입력된 아날로그 신호가 안정된 상태일 때 상기 아날로그-디지털 변환기들이 입력된 아날로그 신호를 디지털 신호로 변환하도록 상기 샘플링 클럭 신호들을 발생한다.
바람직한 실시예에 있어서, 상기 클럭 발생기는, 상기 동기 신호를 분주하여 픽셀 클럭 신호를 발생하는 픽셀 클럭 발생기를 포함한다.
이 실시예에 있어서, 상기 클럭 발생기는, 각각이 상기 복수의 아날로그 신호들에 대응하고, 상기 픽셀 클럭 신호를 소정 시간 지연시켜서 상기 샘플링 클럭 신호를 발생하는 클럭 지연 회로들을 포함한다.
상기 클럭 발생기는, 상기 아날로그 신호들에 각각 대응하는 위상 조절 신호들에 응답해서 상기 샘플링 클럭 신호들을 발생한다.
이 실시예에 있어서, 상기 클럭 지연 회로들 각각은, 입력된 위상 조절 신호에 대응하는 시간만큼 상기 동기 신호를 지연시켜서 상기 샘플링 클럭 신호를 발생한다.
이 실시예에 있어서, 상기 클럭 지연 회로들 각각은, 상기 동기 신호를 입력 신호로서 받아들이고, 직렬로 연결된 복수의 지연기들 및 상기 지연기들 중 상기 입력된 위상 조절 신호에 대응하는 지연기의 출력을 상기 샘플링 클럭 신호로서 출력하는 클럭 선택기를 포함한다.
바람직한 실시예에 있어서, 상기 클럭 발생기는, 직렬로 연결되고, 상기 픽셀 클럭 신호를 받아들여서 소정 시간씩 지연된 클럭 신호를 출력하는 지연 소자들 그리고 각각이 상기 복수의 아날로그 신호들에 대응하고, 입력된 위상 조절 신호에 응답해서 상기 지연된 클럭 신호들 중 하나를 상기 샘플링 클럭 신호로서 출력하는 지연 클럭 선택기를 포함한다.
바람직한 실시예에 있어서, 상기 클럭 발생기는, 상기 클럭 지연 회로들로부터 출력되는 상기 샘플링 클럭 신호들 중 어느 하나를 출력 클럭 신호로서 상기 디스플레이 패널로 제공하는 출력 클럭 선택기를 더 포함한다.
이 실시예에 있어서, 상기 디스플레이 패널은 상기 클럭 발생기로부터의 상기 출력 클럭 신호에 동기되어 상기 아날로그-디지털 변환기들로부터의 N-채널 디지털 신호를 표시한다.
바람직한 실시예에 있어서, 상기 N-채널 아날로그 영상 신호는 R, G, B 아날로그 영상 신호들을 포함한다.
본 발명에서 사용되는 용어 중에서 "채널"이라 함은 아날로그 신호가 이동하는 경로를 나타낸다. 더욱 자세하게 R, G, B 아날로그 영상 신호들 각각은 하나의 채널이라 한다.
(실시예)
이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다.
도 3은 본 발명의 바람직한 실시예에 따른 아날로그-디지털 변환 장치를 보여주고 있다. 도 3을 참조하면, 아날로그-디지털 변환 장치(10)는 샘플링 클럭 발생기(11)와 아날로그-디지털 변환기(12)를 포함한다. 샘플링 클럭 발생기(11)는 클럭 신호(CLK)를 받아들이고, 위상 조절 신호들(PH)에 응답해서 복수의 샘플링 클럭 신호들(S)을 발생한다. 아날로그-디지털 변환기(12)는 복수의 아날로그 신호들(A)을 받아들이고, 샘플링 클럭 발생기(11)로부터의 샘플링 클럭 신호들(S)에 동기되어 아날로그 신호들(A)을 각각 샘플링하고 디지털 신호들(D)을 출력한다. 샘플링 클럭 발생기(11)로부터의 샘플링 클럭 신호들(S)은 아날로그 신호들(A)에 각각 대응한다. 그러므로, 아날로그-디지털 변환기(12)는 아날로그 신호들(A) 각각이 안정된 상태일 때 샘플링할 수 있다. 그러므로, 아날로그-디지털 변환기(12)는 최적의 디지털 신호(D)를 출력할 수 있다.
일반적으로, 디스플레이 장치들은 빛의 3 원색에 해당하는 R(red), G(green) 및 B(blue)의 색상 필터(color filter)를 사용한다. 디스플레이 장치는 각 색상 필터에 대응하는 색상 신호를 받아들여서 필터의 밝기를 제어함으로써 여러가지 색을 표현할 수 있다. 본 명세서에서는 복수의 아날로그 신호들인 R, G 및 B 아날로그 영상 신호들을 디지털 신호로 변환하는 장치가 디스플레이 장치에 적용된 경우를 일 예로서 설명한다. 그러나, 복수의 아날로그 신호들은 R, G 및 B 아날로그 영상 신호들에만 한정되지 않으며, 본 발명의 아날로그-디지털 변환기는 디스플레이 장치뿐만 아니라 다양한 전자 장치들에 응용될 수 있고, 독립적으로 사용될 수 있다.
도 4는 본 발명의 바람직한 실시예에 따른 아날로그-디지털 변환 장치를 구비한 평판 디스플레이 장치를 보여주고 있다. 도 4를 참조하면, 본 발명의 평판 디스플레이 장치(200)는 비디오 인터페이스(100)로부터 아날로그 영상 신호들(RA, GA, BA)과 동기 신호들(H_SYNC, V_SYNC)을 받아들여서 영상을 표시한다. 평판 디스플레이 장치(200)는 아날로그 신호들에 각각 대응하는 아날로그-디지털 변환기들(210, 220, 230), 클럭 발생기(240) 그리고 디스플레이 패널(250)을 포함한다.
아날로그-디지털 변환기들(210, 220, 230) 각각은 샘플링 클럭 신호에 동기되어 입력된 아날로그 영상 신호를 디지털 포맷으로 변환하고, 변환된 디지털 신호들은 디스플레이 패널(250)로 제공된다.
클럭 발생기(240)는 픽셀 클럭 발생기(241), 샘플링 클럭 발생기(242) 그리고 출력 클럭 선택기(243)를 포함한다. 픽셀 클럭 발생기(241)는 비디오 인터페이스(100)로부터 제공되는 수평 및 수직 동기 신호들(H_SYNC, V_SYNC)을 받아들이고, 수평 동기 신호(H_SYNC)를 분주해서 픽셀 클럭 신호(P_CLK)를 생성한다. 통상의 기술자들이 잘 알고 있는 바와 같이, 픽셀 클럭 발생기(241)는 PLL(phase locked loop)과 같은 클럭 복원 회로(clock recovery circuit)로 구성되며, 픽셀 클럭 신호(P_CLK)의 주파수는 아날로그 영상 신호들(RA, GA, BA)의 주파수와 동일하다.
샘플링 클럭 발생기(242)는 픽셀 클럭 발생기(241)로부터의 픽셀 클럭 신호(P_CLK)를 받아들이고, 위상 조절 신호들(PH1, PH2, PH3)에 응답해서 아날로그-디지털 변환기들(210, 220, 230)로 제공될 샘플링 클럭 신호들(S_CLK1, S_CLK2, S_CLK3)을 생성한다. 위상 조절 신호들(PH1, PH2, PH3)은 디스플레이 장치(200)의 컨트롤러(미 도시됨) 또는 비디오 인터페이스(100)로부터 제공된다. 이 분야의 기술자들에게 잘 알려진 바와 같이, 디스플레이 장치(200)는 OSD(on screen display) 제어기(미 도시됨)와 다수의 OSD 제어 버튼들을 구비한다. 사용자는 OSD 제어 버튼을 이용하여 디스플레이 패널(250)에 표시되는 영상의 밝기, 명암, 수평 위치, 수직 위치, 위상 및 주파수 등을 조정할 수 있다. 그러므로, OSD 제어 버튼들의 조작에 의해서 샘플링 클럭 신호들의 위상이 조절될 수 있도록 구현할 수 있다. 이 때, 위상 조절 신호들(PH1, PH2, PH3)은 OSD 제어 버튼들의 조작에 의해서 샘플링 클럭 신호들의 위상을 조절하기 위한 신호들이다. 위상 조절 신호들(PH1, PH2, PH3)을 발생하기 위한 방법은 OSD 방식뿐만 아니라 다양하게 변경될 수 있다.
출력 클럭 선택기(243)는 샘플링 클럭 발생기(242)로부터의 샘플링 클럭 신호들(S_CLK1, S_CLK2, S_CLK3) 가운데 하나를 선택하고, 선택된 신호를 출력 클럭 신호(H_CLK)로서 출력한다. 출력 클럭 신호(H_CLK)는 디스플레이 패널(250)로 제공된다.
디스플레이 패널(250)은 선택기(243)로부터의 출력 클럭 신호(H_CLK)에 동기되어 아날로그-디지털 변환기들(210, 220, 230)로부터의 디지털 영상 신호들(RD, GD, BD)을 표시한다.
도 5는 도 4에 도시된 샘플링 클럭 발생기(242)의 구체적인 구성을 보여주는 블록도이다. 도 5를 참조하면, 샘플링 클럭 발생기(242)는 아날로그-디지털 변환기들(210, 220, 230)에 각각 대응하는 클럭 지연 회로들(310, 320, 330)을 포함한다. 클럭 지연 회로들(310, 320, 330) 각각은 대응하는 위상 조절 신호에 응답해서 픽셀 클럭 신호(P_CLK)를 지연시키고, 지연된 신호를 샘플링 클럭 신호로서 출력한다.
도 6은 도 5에 도시된 클럭 지연 회로(310)의 상세한 구성을 보여주는 도면이다. 본 명세서에서는 클럭 지연 회로(310) 만을 도시하고 설명하나, 나머지 클럭 지연 회로들(320, 330)은 클럭 지연 회로(310)와 동일한 구성을 가지고 동일하게 동작한다. 도 5를 참조하면, 클럭 지연 회로(310)는 지연 클럭 선택기(311)와 지연 소자들(D1~Dm)을 포함한다. 지연 소자들(D1~Dm)은 직렬로 연결되고, 픽셀 클럭 신호(P_CLK)를 받아들인다. 지연 소자들(D1~Dm)은 픽셀 클럭 신호(P_CLK)를 지연시킨 지연된 클럭 신호들(D_CLK0-D_CLKm)을 출력한다. 다시 말하면, 지연된 클럭 신호들(D_CLK1-D_CLKm)의 위상은 픽셀 클럭 신호(P_CLK)의 위상과 다르고, 지연된 클럭 신호들(D_CLK0-D_CLKm) 간의 위상 역시 서로 다르다. 단, 픽셀 클럭 신호(P_CLK)와 지연된 클럭 신호(D_CLKm) 간의 위상 차는 픽셀 클럭 신호(P_CLK)의 한 주기 이내이어야 한다. 신호(D_CLK0)의 위상은 픽셀 클럭 신호(P_CLK)의 위상과 동일하다. 지연 클럭 선택기(311)는 위상 조절 신호(PH1)에 응답해서 신호들(D_CLK1-D_CLKm) 중 하나를 샘플링 클럭 신호(S_CLK1)로서 출력한다. 샘플링 클럭 신호(S_CLK1)는 아날로그-디지털 변환기(210)로 제공된다.
이와 같은 본 발명에 의하면, 위상 조절 신호(PH1, PH2, PH3)에 따라서 샘플링 클럭 신호들(S_CLK1, S_CLK2, S_CLK3)의 위상이 선택되므로, 아날로그-디지털 변환기들(210, 220, 230)의 샘플링 시점을 서로 다르게 설정할 수 있다. 그러므로, 아날로그-디지털 변환기들(210, 220, 230)은 입력된 아날로그 영상 신호들(RA, GA, BA)이 안정된 상태일 때 샘플링을 수행할 수 있다.
도 7은 도 4에 도시된 샘플링 클럭 발생기(242)의 다른 실시예에 따른 구성을 보여주는 블록도이다. 도 7을 참조하면, 샘플링 클럭 발생기(242)는 복수의 아날로그 신호들에 각각 대응하는 지연 클럭 선택기들(410, 420, 430)과 지연기들(D1-Dm)을 포함한다. 지연 소자들(D1~Dm)은 직렬로 순차적으로 연결되고, 픽셀 클럭 신호(P_CLK)를 받아들인다. 지연 소자들(D1~Dm)은 픽셀 클럭 신호(P_CLK)를 지연시킨 지연된 클럭 신호들(D_CLK1-D_CLKm)을 출력한다. 다시 말하면, 지연된 클럭 신호들(D_CLK1-D_CLKm)의 위상은 픽셀 클럭 신호(P_CLK)의 위상과 다르고, 지연된 클럭 신호들(D_CLK1-D_CLKm) 간의 위상 역시 서로 다르다. 단, 픽셀 클럭 신호(P_CLK)와 지연된 클럭 신호(D_CLKm) 간의 위상 차는 픽셀 클럭 신호(P_CLK)의 한 주기 이내이어야 한다. 신호(D_CLK0)의 위상은 픽셀 클럭 신호(P_CLK)의 위상과 동일하다.
이와 같은 본 발명에 의하면, 아날로그-디지털 변환기들(210, 220, 230)은 입력된 아날로그 영상 신호들(RA, GA, BA)의 안정된 상태에서 샘플링을 수행할 수 있다. 그러므로, 디스플레이 패널(250)에 표시되는 영상의 화질이 향상된다.
도 8은 도 4에 도시된 아날로그-디지털 변환기들(210, 220, 230)로부터 출력되는 디지털 영상 신호들(RD, GD, BD)과 샘플링 클럭 신호들(S_CLK1, S_CLK2, S_CLK3) 그리고 출력 클럭 신호(H_CLK)를 보여주고 있다. 출력 클럭 신호(H_CLK)는 샘플링 클럭 발생기(242)로부터의 샘플링 클럭 신호들(S_CLK1, S_CLK2, S_CLK3) 가운데 위상이 가장 빠른 샘플링 클럭 신호를 출력 클럭 신호(H_CLK)로서 출력한다.
도 9는 도 4에 도시된 아날로그 디지털 변환기들에서 아날로그 영상 신호를 샘플링하는 포인트들을 보여주고 있다. 아날로그 디지털 변환기들(210, 220, 230)이 아날로그 영상 신호들(RA, GA, BA)을 샘플링하는 포인트들(SP1, SP2, SP3)은 서로 다르다. 아날로그 영상 신호들(RA, GA, BA)에 대한 샘플링 포인트들(SP1, SP2, SP3)이 가변적이므로, 아날로그 디지털 변환기들(210, 220, 230)은 아날로그 영상 신호들(RA, GA, BA)이 안정된 상태에서 샘플링할 수 있다.
도 9에서 보여지듯이, 신호들간 지연을 가지거나 신호들간 안정 영역이 서로 다른 복수의 아날로그 신호가 동일한 위상을 가지는 샘플링 클럭 신호에 의해 샘플링 될 때, 복수의 아날로그 신호가 모두 안정된 영역에서 샘플링되는 영역은 각각의 아날로그 신호가 가지는 안정된 영역과 동일하다는 것을 알 수 있다.
따라서, 도 2와 도 9에서 보여지듯이, 복수의 아날로그 영상 신호들이 신호들간 지연을 가지거나 안정 영역이 서로 다른 상태로 입력될 때, 동일한 위상을 가지는 샘플링 클럭 신호에 의해서 복수의 아날로그 신호를 샘플링하는 것보다 각각의 아날로그 영상 신호를 샘플링할 수 있는 샘플링 클럭 신호들에 의해서 복수의 아날로그 신호들 각각을 샘플링하는 것이 더욱 안정된 데이터를 얻을 수 있다.
예시적인 바람직한 실시예들을 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들이 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
이와 같은 본 발명에 의하면, 아날로그-디지털 변환 장치는 복수의 아날로그 신호들의 샘플링 포인트를 변경할 수 있다. 그러므로, 아날로그-디지털 변환 장치는 복수의 아날로그 신호들 각각의 안정된 상태에서 디지털 신호로 변환할 수 있다.
도 1은 컴퓨터 그래픽 인터페이스로부터 전송된 아날로그 신호가 케이블을 통하여 디스플레이 장치에 수신된 신호의 일 예를 보여주는 도면;
도 2는 영상 신호들이 동일한 샘플링 클럭 신호에 의해서 샘플링되는 일 예를 보여주는 도면;
도 3은 본 발명의 바람직한 실시예에 따른 아날로그-디지털 변환 장치의 블록도;
도 4는 본 발명의 바람직한 실시예에 따른 아날로그-디지털 변환 장치를 구비한 평판 디스플레이 장치를 보여주는 도면;
도 5는 도 4에 도시된 샘플링 클럭 발생기의 구체적인 구성을 보여주는 블록도;
도 6은 도 5에 도시된 클럭 지연 회로의 상세한 구성을 보여주는 도면;
도 7은 도 4에 도시된 샘플링 클럭 발생기의 다른 실시예에 따른 구성을 보여주는 블록도;
도 8은 도 4에 도시된 아날로그-디지털 변환기들로부터 출력되는 디지털 영상 신호들과 샘플링 클럭 신호들 그리고 출력 클럭 신호를 보여주는 도면; 그리고
도 9는 도 4에 도시된 아날로그 디지털 변환기들에서 아날로그 영상 신호를 샘플링하는 포인트들을 보여주고 있다.
*도면의 주요 부분에 대한 설명
10 : 아날로그-디지털 변환 장치 11 : 샘플링 클럭 발생기
12 : 아날로그-디지털 변환기 100 : 비디오 인터페이스
200 : 평판 디스플레이 장치 210, 220, 230 : ADC
240 : 클럭 발생기 241 : 픽셀 클럭 발생기
242 : 샘플링 클럭 발생기 243 : 출력 클럭 선택기
250 : 디스플레이 패널 310, 320, 330 : 클럭 지연 회로
311 : 지연 클럭 선택기 410, 420, 430 : 지연 클럭 선택기1

Claims (22)

  1. 클럭 신호를 받아들이고, 샘플링 클럭 신호들을 발생하는 클럭 발생기; 그리고
    복수의 아날로그 신호들을 받아들이고, 상기 샘플링 클럭 신호들에 동기해서 입력된 아날로그 신호들을 샘플링하는 샘플링 회로를 포함하되;
    상기 클럭 발생기는, 상기 샘플링 회로가 상기 복수의 아날로그 신호들에 대한 샘플링 포인트들을 각각 변경할 수 있도록 상기 샘플링 클럭 신호들을 발생하는 샘플링 장치.
  2. 제 1 항에 있어서,
    상기 아날로그 신호들과 상기 샘플링 클럭 신호들은 일대일 대응하는 샘플링 장치.
  3. 제 2 항에 있어서,
    상기 샘플링 회로는,
    각각이 상기 복수의 아날로그 신호들에 대응하고, 대응하는 샘플링 클럭 신호에 동기해서 대응하는 아날로그 신호를 샘플링하는 복수의 샘플링 유닛들을 포함하는 샘플링 장치.
  4. 제 2 항에 있어서,
    상기 클럭 발생기는, 상기 아날로그 신호들에 각각 대응하는 위상 조절 신호들에 응답해서 상기 샘플링 클럭 신호들을 발생하는 샘플링 장치.
  5. 클럭 신호를 받아들이고 샘플링 클럭 신호들을 발생하는 클럭 발생기; 그리고
    복수의 아날로그 신호들을 받아들이고, 상기 샘플링 클럭 신호들에 동기해서 입력된 아날로그 신호들을 디지털 신호들로 변환하는 변환기를 포함하되;
    상기 클럭 발생기는, 상기 변환기가 상기 복수의 아날로그 신호들에 대한 샘플링 포인트들을 각각 변경할 수 있도록 상기 샘플링 클럭 신호들을 발생하는 아날로그-디지털 변환 장치.
  6. 제 5 항에 있어서,
    상기 클럭 발생기는, 상기 아날로그 신호들이 각각 안정된 상태일 때 상기 아날로그 신호들이 디지털 신호들로 변환하도록 상기 샘플링 클럭 신호들을 발생하는 아날로그-디지털 변환 장치.
  7. 제 5 항에 있어서,
    상기 변환기는,
    각각이 상기 복수의 아날로그 신호들에 대응하고, 대응하는 샘플링 클럭 신호에 동기해서 대응하는 아날로그 신호를 디지털 신호로 변환하는 복수의 변환 유닛들을 포함하는 샘플링 장치.
  8. 제 7 항에 있어서,
    상기 클럭 발생기는,
    상기 아날로그 신호들에 각각 대응하는 위상 조절 신호들에 응답해서 상기 샘플링 클럭 신호들을 발생하는 아날로그-디지털 변환 장치.
  9. 제 8 항에 있어서,
    상기 클럭 발생기는,
    각각이 상기 아날로그 신호들에 대응하고, 상기 클럭 신호를 소정 시간 지연시켜서 상기 샘플링 클럭 신호를 발생하는 클럭 지연 회로들을 포함하는 아날로그-디지털 변환 장치.
  10. 제 9 항에 있어서,
    상기 클럭 지연 회로들 각각은,
    입력된 위상 조절 신호에 대응하는 시간만큼 상기 클럭 신호를 지연시켜서 상기 샘플링 클럭 신호를 발생하는 아날로그-디지털 변환 장치.
  11. 제 10 항에 있어서,
    상기 클럭 지연 회로들 각각은,
    상기 동기 신호를 입력 신호로서 받아들이고, 직렬로 연결된 복수의 지연기들; 및
    상기 지연기들 중 상기 입력된 위상 조절 신호에 대응하는 지연기의 출력을 상기 샘플링 클럭 신호로서 출력하는 클럭 선택기를 포함하는 아날로그-디지털 변환 장치.
  12. 제 5 항에 있어서,
    상기 클럭 발생기는,
    직렬로 연결되고, 상기 클럭 신호를 받아들여서 소정 시간씩 지연된 클럭 신호를 출력하는 지연 소자들; 그리고
    각각이 상기 복수의 아날로그 신호들에 대응하고, 입력된 위상 조절 신호에 응답해서 상기 지연된 클럭 신호들 중 하나를 상기 샘플링 클럭 신호로서 출력하는 지연 클럭 선택기를 포함하는 아날로그-디지털 변환 장치.
  13. 호스트로부터 제공되는 동기 신호 및 복수의 아날로그 영상 신호를 받아들여서 영상을 표시하는 평판 디스플레이 장치에 있어서:
    디스플레이 패널과;
    상기 아날로그 영상 신호들에 각각 대응하고, 대응하는 샘플링 클럭 신호에 응답해서 입력된 아날로그 신호를 디지털 신호로 변환하고, 변환된 디지털 신호를 상기 디스플레이 패널로 제공하는 아날로그-디지털 변환기들; 그리고
    상기 동기 신호를 받아들이고, 상기 샘플링 클럭 신호들을 발생하는 클럭 발생기를 포함하되;
    상기 클럭 발생기는, 상기 아날로그-디지털 변환기들 각각으로 입력된 아날로그 신호가 안정된 상태일 때 상기 아날로그-디지털 변환기들이 입력된 아날로그 신호를 디지털 신호로 변환하도록 상기 샘플링 클럭 신호들을 발생하는 것을 특징으로 하는 평판 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 클럭 발생기는,
    상기 동기 신호를 분주하여 픽셀 클럭 신호를 발생하는 픽셀 클럭 발생기를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
  15. 제 14 항에 있어서,
    상기 클럭 발생기는,
    각각이 상기 복수의 아날로그 신호들에 대응하고, 상기 픽셀 클럭 신호를 소정 시간 지연시켜서 상기 샘플링 클럭 신호를 발생하는 클럭 지연 회로들을 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
  16. 제 15 항에 있어서,
    상기 클럭 발생기는,
    상기 아날로그 신호들에 각각 대응하는 위상 조절 신호들에 응답해서 상기 샘플링 클럭 신호들을 발생하는 것을 특징으로 하는 평판 디스플레이 장치.
  17. 제 16 항에 있어서,
    상기 클럭 지연 회로들 각각은,
    입력된 위상 조절 신호에 대응하는 시간만큼 상기 동기 신호를 지연시켜서 상기 샘플링 클럭 신호를 발생하는 것을 특징으로 하는 평판 디스플레이 장치.
  18. 제 17 항에 있어서,
    상기 클럭 지연 회로들 각각은,
    상기 동기 신호를 입력 신호로서 받아들이고, 직렬로 연결된 복수의 지연기들; 및
    상기 지연기들 중 상기 입력된 위상 조절 신호에 대응하는 지연기의 출력을 상기 샘플링 클럭 신호로서 출력하는 클럭 선택기를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
  19. 제 15 항에 있어서,
    상기 클럭 발생기는,
    직렬로 연결되고, 상기 픽셀 클럭 신호를 받아들여서 소정 시간씩 지연된 클럭 신호를 출력하는 지연 소자들; 그리고
    각각이 상기 복수의 아날로그 신호들에 대응하고, 입력된 위상 조절 신호에 응답해서 상기 지연된 클럭 신호들 중 하나를 상기 샘플링 클럭 신호로서 출력하는 지연 클럭 선택기를 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
  20. 제 14 항에 있어서,
    상기 클럭 발생기는,
    상기 클럭 지연 회로들로부터 출력되는 상기 샘플링 클럭 신호들 중 어느 하나를 출력 클럭 신호로서 상기 디스플레이 패널로 제공하는 출력 클럭 선택기를 더 포함하는 것을 특징으로 하는 평판 디스플레이 장치.
  21. 제 20 항에 있어서,
    상기 디스플레이 패널은 상기 클럭 발생기로부터의 상기 출력 클럭 신호에 동기되어 상기 아날로그-디지털 변환기들로부터의 N-채널 디지털 신호를 표시하는 것을 특징으로 하는 평판 디스플레이 장치.
  22. 제 13 항에 있어서,
    상기 N-채널 아날로그 영상 신호는 R, G, B 아날로그 영상 신호들을 포함하는 특징으로 하는 평판 디스플레이 장치.
KR1020030064143A 2003-09-16 2003-09-16 복수의 아날로그 신호들을 샘플링하는 장치 KR100583723B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030064143A KR100583723B1 (ko) 2003-09-16 2003-09-16 복수의 아날로그 신호들을 샘플링하는 장치
US10/876,959 US20050057380A1 (en) 2003-09-16 2004-06-25 Apparatus for sampling a plurality of analog signals
TW093125307A TW200513042A (en) 2003-09-16 2004-08-23 Apparatus for sampling a plurality of analog signals
CNA2004100789485A CN1599252A (zh) 2003-09-16 2004-09-16 对多个模拟信号进行采样的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030064143A KR100583723B1 (ko) 2003-09-16 2003-09-16 복수의 아날로그 신호들을 샘플링하는 장치

Publications (2)

Publication Number Publication Date
KR20050027771A true KR20050027771A (ko) 2005-03-21
KR100583723B1 KR100583723B1 (ko) 2006-05-25

Family

ID=34270727

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030064143A KR100583723B1 (ko) 2003-09-16 2003-09-16 복수의 아날로그 신호들을 샘플링하는 장치

Country Status (4)

Country Link
US (1) US20050057380A1 (ko)
KR (1) KR100583723B1 (ko)
CN (1) CN1599252A (ko)
TW (1) TW200513042A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI248018B (en) * 2004-08-10 2006-01-21 Realtek Semiconductor Corp Apparatus for channel balancing of multi-channel analog-to-digital convertor and method thereof
JP2006148766A (ja) * 2004-11-24 2006-06-08 Canon Inc 映像表示装置
CN102377432B (zh) * 2010-08-27 2015-01-07 国民技术股份有限公司 一种复用模数转换装置
US9007500B2 (en) * 2012-07-24 2015-04-14 Forza Silicon Corporation Programmable global shutter timing to mitigate transient glitching
US8791850B2 (en) 2012-10-12 2014-07-29 Infineon Technologies Ag Analog-to-digital conversion with multiple kernels
WO2014113915A1 (en) * 2013-01-22 2014-07-31 Silicon Image, Inc. Mechanism for facilitating dynamic phase detection with high jitter tolerance for images of media streams
KR20160123708A (ko) * 2015-04-17 2016-10-26 에스케이하이닉스 주식회사 이미지 센싱 장치
CN107204775B (zh) * 2017-06-02 2021-02-02 广州视源电子科技股份有限公司 模拟信号的采样方法及采样装置
CN110456980B (zh) * 2019-08-15 2022-12-02 睦星科技(北京)有限公司 一种用于读取数据的电路、系统及其方法
CN111355491B (zh) * 2020-02-25 2023-03-28 北京物资学院 一种单通道模拟信号采样方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5793726A (en) * 1980-12-03 1982-06-10 Sony Corp A/d converter
US5841430A (en) * 1992-01-30 1998-11-24 Icl Personal Systems Oy Digital video display having analog interface with clock and video signals synchronized to reduce image flicker
JP3823420B2 (ja) * 1996-02-22 2006-09-20 セイコーエプソン株式会社 ドットクロック信号を調整するための方法及び装置
US6005557A (en) * 1996-06-07 1999-12-21 Proxima Corporation Image display stabilization apparatus and method
KR200204617Y1 (ko) * 1996-07-12 2000-12-01 윤종용 Lcd모니터의 수직화면 제어장치
KR100259261B1 (ko) * 1997-12-19 2000-06-15 윤종용 칼라비디오신호 제어기능을 갖는 디스플레이장치
KR100259265B1 (ko) * 1998-02-09 2000-06-15 윤종용 자동 코오스 조정 기능을 갖는 평판 디스플레이 장치
JP2000003152A (ja) * 1998-06-16 2000-01-07 Hitachi Ltd 画像表示装置
US6147668A (en) * 1998-06-20 2000-11-14 Genesis Microchip Corp. Digital display unit of a computer system having an improved method and apparatus for sampling analog display signals
US6288699B1 (en) * 1998-07-10 2001-09-11 Sharp Kabushiki Kaisha Image display device
US6473131B1 (en) * 2000-06-30 2002-10-29 Stmicroelectronics, Inc. System and method for sampling an analog signal level

Also Published As

Publication number Publication date
KR100583723B1 (ko) 2006-05-25
TW200513042A (en) 2005-04-01
CN1599252A (zh) 2005-03-23
US20050057380A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
US7205798B1 (en) Phase error correction circuit for a high speed frequency synthesizer
EP1873742B1 (en) Image display apparatus and method of adjusting clock phase
KR0174152B1 (ko) 디지털 디스플레이 모니터의 영상크기 조정장치
JPH0946619A (ja) 映像信号処理装置および表示システム
KR100583723B1 (ko) 복수의 아날로그 신호들을 샘플링하는 장치
JPH0876732A (ja) ディスプレイ装置
US6239729B1 (en) Image processor and integrated circuit for the same
JP3831951B2 (ja) 画像処理装置およびそのための集積化回路
US6188443B1 (en) Image display device and information processing apparatus arranged to convert an analog video signal into a digital video signal
JPH118839A (ja) 映像信号変換装置
JP2007266872A (ja) 多重化処理システム
US5680133A (en) Analog-to-digital converter
JPH09247574A (ja) 走査線変換装置
KR101978702B1 (ko) 픽셀 클럭 생성기, 이의 동작 방법, 및 이를 포함하는 장치들
JP3826015B2 (ja) ビデオ信号発生装置、ディスプレイ及び画像表示システム
US7432982B2 (en) OSD insert circuit
JPH10228266A (ja) 液晶表示装置
US6856358B1 (en) Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing
JP2008028604A (ja) 多重化処理システム
KR100598411B1 (ko) 액정 디스플레이 장치의 수평동기신호 보상장치
KR100354073B1 (ko) 이미지 데이터 처리장치
JPH10340074A (ja) 映像信号処理回路
JP2000244768A (ja) 映像信号処理回路
JP2005017960A (ja) 液晶表示装置におけるドットクロックの自動位相調整方式
JPH07129124A (ja) 画素配列表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee