JPH0876732A - ディスプレイ装置 - Google Patents
ディスプレイ装置Info
- Publication number
- JPH0876732A JPH0876732A JP6209551A JP20955194A JPH0876732A JP H0876732 A JPH0876732 A JP H0876732A JP 6209551 A JP6209551 A JP 6209551A JP 20955194 A JP20955194 A JP 20955194A JP H0876732 A JPH0876732 A JP H0876732A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- converting
- display device
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
- G09G1/16—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible the pattern of rectangular co-ordinates extending over the whole area of the screen, i.e. television type raster
- G09G1/165—Details of a display terminal using a CRT, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G1/167—Details of the interface to the display terminal specific for a CRT
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/4104—Peripherals receiving signals from specially adapted client devices
- H04N21/4113—PC
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、ディスプレイ装置のタイミン
グ仕様範囲を複雑な回路や面倒な調整なしに容易に拡大
し、各種映像信号を表示可能とすることにある。 【構成】従来のマルチスキャンディスプレイ部に相当す
る偏向回路３とビデオ回路２と映像を表示する陰極線管
４と入力される映像信号の水平または垂直走査周波数や
解像度を偏向回路３で取り扱える範囲に変換する周波数
・解像度変換回路１とで構成される。 【効果】本発明により、ディスプレイ装置のタイミング
仕様の拡大が容易に図られ、高画質で各種映像信号を表
示できる。
グ仕様範囲を複雑な回路や面倒な調整なしに容易に拡大
し、各種映像信号を表示可能とすることにある。 【構成】従来のマルチスキャンディスプレイ部に相当す
る偏向回路３とビデオ回路２と映像を表示する陰極線管
４と入力される映像信号の水平または垂直走査周波数や
解像度を偏向回路３で取り扱える範囲に変換する周波数
・解像度変換回路１とで構成される。 【効果】本発明により、ディスプレイ装置のタイミング
仕様の拡大が容易に図られ、高画質で各種映像信号を表
示できる。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ端末等の
表示装置に関し、各種コンピュータや映像出力装置から
の映像信号を表示可能なディスプレイ装置に関する。
表示装置に関し、各種コンピュータや映像出力装置から
の映像信号を表示可能なディスプレイ装置に関する。
【０００２】
【従来の技術】現在、コンピュータ端末等のディスプレ
イ装置では、コンピュータ等から送られてくる映像信号
（ビデオ信号）の仕様が統一されておらず、表示すべき
映像信号の走査周波数、映像表示期間、及び表示位置、
映像帰線期間等が多種多様となっている。このため、１
台のディスプレイ装置で各種の映像信号（ビデオ信号）
に対応して適切な映像表示ができる、いわゆるマルチス
キャンディスプレイが使用されるようになってきた。
イ装置では、コンピュータ等から送られてくる映像信号
（ビデオ信号）の仕様が統一されておらず、表示すべき
映像信号の走査周波数、映像表示期間、及び表示位置、
映像帰線期間等が多種多様となっている。このため、１
台のディスプレイ装置で各種の映像信号（ビデオ信号）
に対応して適切な映像表示ができる、いわゆるマルチス
キャンディスプレイが使用されるようになってきた。
【０００３】この種のディスプレイ装置では、映像信号
の多様な走査周波数に対応するために特許公報昭６１−
８６２８号に記載の同期発振装置により水平発振周波数
をディスプレイ装置に入力される映像信号に含まれる同
期信号の周波数電圧変換結果に対応させて可変させるも
のや、映像表示位置に対応してディスプレイ画面上の表
示位置を調整するために公開特許公報昭６１−１０００
７８号等に記載の位置補正回路により映像信号中の同期
信号の位相をモノマルチバイブレータを用いてずらすも
の等、マルチスキャン化に関わる多くの従来技術があ
る。
の多様な走査周波数に対応するために特許公報昭６１−
８６２８号に記載の同期発振装置により水平発振周波数
をディスプレイ装置に入力される映像信号に含まれる同
期信号の周波数電圧変換結果に対応させて可変させるも
のや、映像表示位置に対応してディスプレイ画面上の表
示位置を調整するために公開特許公報昭６１−１０００
７８号等に記載の位置補正回路により映像信号中の同期
信号の位相をモノマルチバイブレータを用いてずらすも
の等、マルチスキャン化に関わる多くの従来技術があ
る。
【０００４】
【発明が解決しようとする課題】上記従来例では、多種
多様な映像信号仕様に対応するため、偏向系回路では能
動素子を多用し、また動作の安定度や信頼性を保つため
に、さらに回路規模は多大となり、ディスプレイ装置の
作り易さや調整のし易さの面で課題があった。また、現
在は上記映像信号の走査周波数はさらに高い方へ移行し
ており、従ってディスプレイ装置で対応すべき映像信号
仕様は拡大している。特に映像信号の走査周波数につい
てみても水平走査周波数でＮＴＳＣ信号の15.75KHzから
高精細映像やＣＡＤ／ＣＡＭクラスに対応する約100KHz
程度まで対応できるものが望まれている。この様な場合
に上記従来例では、そのままでは対応できなくなり素子
定数の切替制御等の回路の煩雑さが増し、動作の信頼性
確保のために回路規模は増大する。そればかりか、各種
映像信号に対応して画質や画面歪み等に対応し、性能を
確保することが難しくなってくる。このため、コストも
増加する。
多様な映像信号仕様に対応するため、偏向系回路では能
動素子を多用し、また動作の安定度や信頼性を保つため
に、さらに回路規模は多大となり、ディスプレイ装置の
作り易さや調整のし易さの面で課題があった。また、現
在は上記映像信号の走査周波数はさらに高い方へ移行し
ており、従ってディスプレイ装置で対応すべき映像信号
仕様は拡大している。特に映像信号の走査周波数につい
てみても水平走査周波数でＮＴＳＣ信号の15.75KHzから
高精細映像やＣＡＤ／ＣＡＭクラスに対応する約100KHz
程度まで対応できるものが望まれている。この様な場合
に上記従来例では、そのままでは対応できなくなり素子
定数の切替制御等の回路の煩雑さが増し、動作の信頼性
確保のために回路規模は増大する。そればかりか、各種
映像信号に対応して画質や画面歪み等に対応し、性能を
確保することが難しくなってくる。このため、コストも
増加する。
【０００５】そこで、本発明の目的は多種多様な映像信
号仕様に対応するディスプレイ装置であって、性能，信
頼性および動作の安定性向上を図り、コストの上昇を押
さえることにある。
号仕様に対応するディスプレイ装置であって、性能，信
頼性および動作の安定性向上を図り、コストの上昇を押
さえることにある。
【０００６】
【課題を解決するための手段】上記問題点を解決するた
めに、ディスプレイ装置に映像信号の走査周波数や解像
度を変換する周波数・解像度変換手段と、上記従来例よ
りは対応周波数範囲の狭いマルチスキャンディスプレイ
手段またはシングルスキャンディスプレイ手段とで構成
した。
めに、ディスプレイ装置に映像信号の走査周波数や解像
度を変換する周波数・解像度変換手段と、上記従来例よ
りは対応周波数範囲の狭いマルチスキャンディスプレイ
手段またはシングルスキャンディスプレイ手段とで構成
した。
【０００７】
【作用】周波数・解像度変換手段はディスプレイ装置に
入力される映像信号の水平または垂直走査周波数を高め
る働きをし、マルチスキャンディスプレイ手段またはシ
ングルスキャンディスプレイ手段は周波数・解像度変換
手段で処理され、所定周波数範囲に変換された映像信号
を画面の所定位置に正確に表示するように動作する。
入力される映像信号の水平または垂直走査周波数を高め
る働きをし、マルチスキャンディスプレイ手段またはシ
ングルスキャンディスプレイ手段は周波数・解像度変換
手段で処理され、所定周波数範囲に変換された映像信号
を画面の所定位置に正確に表示するように動作する。
【０００８】
【実施例】以下、本発明の実施例について図を用いて説
明する。
明する。
【０００９】図１は本発明のディスプレイ装置の第一の
実施例を示すブロック図である。図１で、１はディスプ
レイ装置に入力される映像信号の周波数、または解像度
を変換する周波数・解像度変換回路（以下、スキャンコ
ンバータ）、２はビデオ回路、３は偏向回路、４は陰極
線管である。図１のディスプレイ装置では、ビデオ回路
２、偏向回路３、及び陰極線管４で構成される部分は偏
向周波数対応範囲の狭いマルチスキャンディスプレイ部
を構成している。つまり、現行のマルチスキャンディス
プレイの偏向周波数対応範囲（ディスプレイ装置に入力
される各種映像信号の走査周波数に対応している）が水
平偏向周波数の場合に約３０ｋＨｚから約１００ｋＨｚ
と広範囲にわたるのに対し、本発明のマルチスキャンデ
ィスプレイ部では例えば水平偏向周波数約５０ｋＨｚか
ら約１００ｋＨｚというようにディスプレイ装置の上限
周波数からその半分の周波数に限定している。また、ス
キャンコンバータ１は入力される映像信号の水平走査周
波数を偏向回路３の対応する範囲へ周波数変換し、一
方、垂直走査周波数については入力映像信号と同等もし
くは２倍，４倍とするための変換を行う。この様にし
て、偏向回路３で取り扱える偏向周波数範囲よりも低い
周波数の映像信号が入力された場合でも、陰極線管４に
表示することが可能になる。
実施例を示すブロック図である。図１で、１はディスプ
レイ装置に入力される映像信号の周波数、または解像度
を変換する周波数・解像度変換回路（以下、スキャンコ
ンバータ）、２はビデオ回路、３は偏向回路、４は陰極
線管である。図１のディスプレイ装置では、ビデオ回路
２、偏向回路３、及び陰極線管４で構成される部分は偏
向周波数対応範囲の狭いマルチスキャンディスプレイ部
を構成している。つまり、現行のマルチスキャンディス
プレイの偏向周波数対応範囲（ディスプレイ装置に入力
される各種映像信号の走査周波数に対応している）が水
平偏向周波数の場合に約３０ｋＨｚから約１００ｋＨｚ
と広範囲にわたるのに対し、本発明のマルチスキャンデ
ィスプレイ部では例えば水平偏向周波数約５０ｋＨｚか
ら約１００ｋＨｚというようにディスプレイ装置の上限
周波数からその半分の周波数に限定している。また、ス
キャンコンバータ１は入力される映像信号の水平走査周
波数を偏向回路３の対応する範囲へ周波数変換し、一
方、垂直走査周波数については入力映像信号と同等もし
くは２倍，４倍とするための変換を行う。この様にし
て、偏向回路３で取り扱える偏向周波数範囲よりも低い
周波数の映像信号が入力された場合でも、陰極線管４に
表示することが可能になる。
【００１０】図２は図１におけるスキャンコンバータ１
の詳細なブロック図を示す。図２で、２０１はアナログ
／ディジタル変換回路（以下、Ａ／Ｄ）、２０２はフレ
ームメモリ回路、２０４はディジタル／アナログ変換回
路（以下、Ｄ／Ａ）、２０５はＰＬＬ回路、２０６はタ
イミング制御回路、２０８は同期発生回路、５０１，６
０１はスイッチ、６０２は１／２分周回路、６０３は１
／４分周回路である。図２では図１のディスプレイ装置
に入力される映像信号ＲＧＲ各３チャンネルの内の１チ
ャンネルを処理する場合を示しているが、３チャンネル
を処理する場合はＡ／Ｄ２０１、フレームメモリ２０
２、Ｄ／Ａ２０４、スイッチ５０１をそれぞれ３チャン
ネル分用意すればよい。
の詳細なブロック図を示す。図２で、２０１はアナログ
／ディジタル変換回路（以下、Ａ／Ｄ）、２０２はフレ
ームメモリ回路、２０４はディジタル／アナログ変換回
路（以下、Ｄ／Ａ）、２０５はＰＬＬ回路、２０６はタ
イミング制御回路、２０８は同期発生回路、５０１，６
０１はスイッチ、６０２は１／２分周回路、６０３は１
／４分周回路である。図２では図１のディスプレイ装置
に入力される映像信号ＲＧＲ各３チャンネルの内の１チ
ャンネルを処理する場合を示しているが、３チャンネル
を処理する場合はＡ／Ｄ２０１、フレームメモリ２０
２、Ｄ／Ａ２０４、スイッチ５０１をそれぞれ３チャン
ネル分用意すればよい。
【００１１】以下、図２のスキャンコンバータ１の動作
の概要を図３を用いて説明する。
の概要を図３を用いて説明する。
【００１２】スキャンコンバータ１の入力信号の水平偏
向周波数範囲を最低周波数ｆ１（ｆ４／８）から最高周
波数ｆ４とすると、ｆ４／２であるｆ３からｆ４までの
水平偏向周波数の信号は入力信号のまま出力するスルー
処理を行う。ｆ４／４であるｆ２からｆ３未満の水平偏
向周波数の信号は、水平偏向周波数が２倍の周波数の信
号に変換して出力する２倍速処理を行う。ｆ４／８であ
るｆ１からｆ２未満の水平偏向周波数の信号は、水平偏
向周波数が４倍の周波数の信号に変換して出力する４倍
速処理を行う。この結果、スキャンコンバータ１の出力
信号の水平偏向周波数はｆ３からｆ４までとなり、水平
偏向周波数対応範囲が狭いマルチスキャンディスプレイ
部で対応出来る。この結果、性能，信頼性，動作の安定
性が高いディスプレイ装置を低コストで提供できる。
向周波数範囲を最低周波数ｆ１（ｆ４／８）から最高周
波数ｆ４とすると、ｆ４／２であるｆ３からｆ４までの
水平偏向周波数の信号は入力信号のまま出力するスルー
処理を行う。ｆ４／４であるｆ２からｆ３未満の水平偏
向周波数の信号は、水平偏向周波数が２倍の周波数の信
号に変換して出力する２倍速処理を行う。ｆ４／８であ
るｆ１からｆ２未満の水平偏向周波数の信号は、水平偏
向周波数が４倍の周波数の信号に変換して出力する４倍
速処理を行う。この結果、スキャンコンバータ１の出力
信号の水平偏向周波数はｆ３からｆ４までとなり、水平
偏向周波数対応範囲が狭いマルチスキャンディスプレイ
部で対応出来る。この結果、性能，信頼性，動作の安定
性が高いディスプレイ装置を低コストで提供できる。
【００１３】次に、図２の動作の詳細を図４を参照しな
がら説明する。
がら説明する。
【００１４】Ａ／Ｄ２０１に入力される映像信号は、Ｐ
ＬＬ回路２０５から分周器６０２，６０３及びスイッチ
６０１を経て出力されるサンプリングクロックによりデ
ィジタル化される。スイッチ６０１は入力信号の水平偏
向周波数がｆ１からｆ２未満であれば分周器６０３の出
力をＡ／Ｄ２０１に加え、入力信号の水平偏向周波数が
ｆ２からｆ３未満であれば分周器６０２の出力をＡ／Ｄ
２０１に加える。ＰＬＬ回路２０５はスキャンコンバー
タ１に入力される水平同期信号Ｈｓに同期して、その同
期信号周波数のＮ倍（Ｎ：自然数）のクロック信号を発
生する、いわゆるフェーズロックループ回路である。Ａ
／Ｄ２０１からフレームメモリ２０２に出力される１デ
ータはＡ／Ｄ２０１の分解能に等しく、一般的には８ビ
ットで構成される。次にフレームメモリ２０２の各デー
タはＰＬＬ回路２０５から出力されるクロックに基づき
読み出される。同期発生回路２０８は、タイミング制御
回路２０６の制御により出力の水平同期パルスＨｐ，垂
直同期パルスＶｐをＰＬＬ２０５のクロックを用いて作
成する。水平同期パルスＨｐの周波数は入力される水平
同期信号Ｈｓと同じか２倍，４倍となる。垂直同期パル
スＶｐの周波数は入力される垂直同期信号Ｖｓと同じか
２倍，４倍となる。水平偏向周波数を２倍または４倍の
周波数に変換した場合、垂直偏向周波数を２倍または４
倍の周波数に変換すれば走査線数は変化せず走査線補完
は必要無い。垂直偏向周波数が入力と同じ場合には、走
査線数が２倍または４倍になるので走査線補完が必要に
なる。走査線数が２倍の場合の走査線補完の実施例を図
４（ａ）（ｂ）に示す。（ａ）は走査線２本に同じ情報
を表示する補完方式であり、（ｂ）は増加した走査線に
黒レベルの信号を出力する補完方式である。また、走査
線数が４倍の場合の走査線補完の実施例を図４（ｃ）
（ｄ）に示す。（ｃ）は走査線４本に同じ情報を表示す
る補完方式であり、（ｄ）は増加した走査線に黒レベル
の信号を出力する補完方式である。
ＬＬ回路２０５から分周器６０２，６０３及びスイッチ
６０１を経て出力されるサンプリングクロックによりデ
ィジタル化される。スイッチ６０１は入力信号の水平偏
向周波数がｆ１からｆ２未満であれば分周器６０３の出
力をＡ／Ｄ２０１に加え、入力信号の水平偏向周波数が
ｆ２からｆ３未満であれば分周器６０２の出力をＡ／Ｄ
２０１に加える。ＰＬＬ回路２０５はスキャンコンバー
タ１に入力される水平同期信号Ｈｓに同期して、その同
期信号周波数のＮ倍（Ｎ：自然数）のクロック信号を発
生する、いわゆるフェーズロックループ回路である。Ａ
／Ｄ２０１からフレームメモリ２０２に出力される１デ
ータはＡ／Ｄ２０１の分解能に等しく、一般的には８ビ
ットで構成される。次にフレームメモリ２０２の各デー
タはＰＬＬ回路２０５から出力されるクロックに基づき
読み出される。同期発生回路２０８は、タイミング制御
回路２０６の制御により出力の水平同期パルスＨｐ，垂
直同期パルスＶｐをＰＬＬ２０５のクロックを用いて作
成する。水平同期パルスＨｐの周波数は入力される水平
同期信号Ｈｓと同じか２倍，４倍となる。垂直同期パル
スＶｐの周波数は入力される垂直同期信号Ｖｓと同じか
２倍，４倍となる。水平偏向周波数を２倍または４倍の
周波数に変換した場合、垂直偏向周波数を２倍または４
倍の周波数に変換すれば走査線数は変化せず走査線補完
は必要無い。垂直偏向周波数が入力と同じ場合には、走
査線数が２倍または４倍になるので走査線補完が必要に
なる。走査線数が２倍の場合の走査線補完の実施例を図
４（ａ）（ｂ）に示す。（ａ）は走査線２本に同じ情報
を表示する補完方式であり、（ｂ）は増加した走査線に
黒レベルの信号を出力する補完方式である。また、走査
線数が４倍の場合の走査線補完の実施例を図４（ｃ）
（ｄ）に示す。（ｃ）は走査線４本に同じ情報を表示す
る補完方式であり、（ｄ）は増加した走査線に黒レベル
の信号を出力する補完方式である。
【００１５】Ｄ／Ａ２０４の出力はスイッチ５０１を経
て出力される。スイッチ５０１はタイミング制御回路２
０６からの信号により、２倍速処理または４倍速処理さ
れた信号と入力信号を切り替える動作を行う。
て出力される。スイッチ５０１はタイミング制御回路２
０６からの信号により、２倍速処理または４倍速処理さ
れた信号と入力信号を切り替える動作を行う。
【００１６】以上のようにして、図１のディスプレイ装
置に入力される映像信号をスキャンコンバータ１で変換
することにより広帯域マルチスキャンディスプレイを実
現できる。
置に入力される映像信号をスキャンコンバータ１で変換
することにより広帯域マルチスキャンディスプレイを実
現できる。
【００１７】次に図５は図１におけるスキャンコンバー
タ１の別の実施例を示すブロック図である。同図で、３
０１は信号識別回路であり、その他図２と同一符号は同
一機能を示す。
タ１の別の実施例を示すブロック図である。同図で、３
０１は信号識別回路であり、その他図２と同一符号は同
一機能を示す。
【００１８】図５では、スキャンコンバータ１に入力さ
れる水平および垂直同期信号Ｈｓ，Ｖｓから入力映像信
号のタイミング仕様や解像度を判別して、映像信号の走
査周波数の高周波数化を行う。例えば、入力される映像
信号がパーソナルコンピュータで利用されるＶＧＡ信号
であり、その表示解像度が６４０×４８０ドット（水平
方向に６４０ドット表示、垂直方向に４８０ライン表示
が可能な映像）の場合に、信号識別回路３０１が水平お
よび垂直同期信号Ｈｓ，Ｖｓの周波数や極性を判断し
て、上記映像信号の解像度や信号の種別を識別する。こ
の識別結果を基にタイミング制御回路２０６はＰＬＬ回
路３０２に対して発振周波数を設定する。上記例では、
水平走査周波数が３１．５ｋＨｚ、１水平走査期間の総
ドット数が８００ドットとなるのでＰＬＬ回路３０２で
発振すべきクロック周波数は３１．５ｋ×８００×２＝
５０．４ＭＨｚとなる。このクロックの１／２の周波数
のクロックによってＡ／Ｄ２０１で映像信号をサンプリ
ングし、フレームメモリ２０２に書き込む。書き込みの
タイミングはタイミング制御回路２０６で制御する。次
に、書き込まれた映像信号データをタイミング制御回路
の制御により読み出す。以上の操作によって本発明のデ
ィスプレイ装置は偏向回路３の対応可能周波数範囲より
も低い範囲の走査周波数を持つ映像信号にも正確に対応
し、偏向系の信頼性や調整時間等を損ねずに様々な映像
信号に対応することができる。
れる水平および垂直同期信号Ｈｓ，Ｖｓから入力映像信
号のタイミング仕様や解像度を判別して、映像信号の走
査周波数の高周波数化を行う。例えば、入力される映像
信号がパーソナルコンピュータで利用されるＶＧＡ信号
であり、その表示解像度が６４０×４８０ドット（水平
方向に６４０ドット表示、垂直方向に４８０ライン表示
が可能な映像）の場合に、信号識別回路３０１が水平お
よび垂直同期信号Ｈｓ，Ｖｓの周波数や極性を判断し
て、上記映像信号の解像度や信号の種別を識別する。こ
の識別結果を基にタイミング制御回路２０６はＰＬＬ回
路３０２に対して発振周波数を設定する。上記例では、
水平走査周波数が３１．５ｋＨｚ、１水平走査期間の総
ドット数が８００ドットとなるのでＰＬＬ回路３０２で
発振すべきクロック周波数は３１．５ｋ×８００×２＝
５０．４ＭＨｚとなる。このクロックの１／２の周波数
のクロックによってＡ／Ｄ２０１で映像信号をサンプリ
ングし、フレームメモリ２０２に書き込む。書き込みの
タイミングはタイミング制御回路２０６で制御する。次
に、書き込まれた映像信号データをタイミング制御回路
の制御により読み出す。以上の操作によって本発明のデ
ィスプレイ装置は偏向回路３の対応可能周波数範囲より
も低い範囲の走査周波数を持つ映像信号にも正確に対応
し、偏向系の信頼性や調整時間等を損ねずに様々な映像
信号に対応することができる。
【００１９】次に、本発明によるディスプレイ装置の第
２の実施例を図６に示す。図６で、１’は周波数・解像
度変換回路（以下、スキャンコンバータ）、３’は偏向
回路であり、その他の図１と同一符号は同一機能を有す
るものである。図６の偏向回路３’は、水平偏向回路が
ほぼ単一の周波数に対応するシングルスキャン対応、垂
直偏向回路がマルチスキャン対応である。
２の実施例を図６に示す。図６で、１’は周波数・解像
度変換回路（以下、スキャンコンバータ）、３’は偏向
回路であり、その他の図１と同一符号は同一機能を有す
るものである。図６の偏向回路３’は、水平偏向回路が
ほぼ単一の周波数に対応するシングルスキャン対応、垂
直偏向回路がマルチスキャン対応である。
【００２０】図７に、図６におけるスキャンコンバータ
１’の詳細なブロック図を示す。図７で６０４，６０５
はＰＬＬ回路であり、その他の図２と同一符号は同一機
能を示す。
１’の詳細なブロック図を示す。図７で６０４，６０５
はＰＬＬ回路であり、その他の図２と同一符号は同一機
能を示す。
【００２１】以下、図７のスキャンコンバータ１’の動
作の概要を図８を用いて説明する。
作の概要を図８を用いて説明する。
【００２２】スキャンコンバータ１’の入力信号の水平
偏向周波数範囲を最低周波数ｆ１から最高周波数ｆ４と
すると、ｆ１からｆ４未満までの水平偏向周波数の信号
は垂直偏向周波数を上げる事で出力水平偏向周波数ｆ４
に変換する処理を行う。すなわち、入力水平偏向周波数
ｆＨ，入力垂直偏向周波数ｆＶとすると、出力垂直偏向
周波数ｆＶ’＝ｆＶ×ｆ４／ｆＨとする。なお、入力水
平偏向周波数がｆ４の場合は、入力信号をそのまま出力
に送るスルー処理とする。
偏向周波数範囲を最低周波数ｆ１から最高周波数ｆ４と
すると、ｆ１からｆ４未満までの水平偏向周波数の信号
は垂直偏向周波数を上げる事で出力水平偏向周波数ｆ４
に変換する処理を行う。すなわち、入力水平偏向周波数
ｆＨ，入力垂直偏向周波数ｆＶとすると、出力垂直偏向
周波数ｆＶ’＝ｆＶ×ｆ４／ｆＨとする。なお、入力水
平偏向周波数がｆ４の場合は、入力信号をそのまま出力
に送るスルー処理とする。
【００２３】次に、図７の動作の詳細を説明する。
【００２４】Ａ／Ｄ２０１に入力される映像信号は、Ｐ
ＬＬ回路６０４から出力されるサンプリングクロックに
よりディジタル化される。ＰＬＬ回路６０４はスキャン
コンバータ１に入力される水平同期信号Ｈｓに同期し
て、その同期信号周波数のＮ倍（Ｎ：自然数）のクロッ
ク信号を発生する、いわゆるフェーズロックループ回路
である。Ａ／Ｄ２０１からフレームメモリ２０２に出力
される１データはＡ／Ｄ２０１の分解能に等しく、一般
的には８ビットで構成される。次にフレームメモリ２０
２の各データはＰＬＬ回路６０５から出力されるクロッ
クに基づき読み出される。同期発生回路２０８は、タイ
ミング制御回路２０６の制御により出力の水平同期パル
スＨｐ，垂直同期パルスＶｐをＰＬＬ６０５のクロック
を用いて作成する。図８の説明で述べた様に水平同期パ
ルスＨｐの周波数は入力される水平同期信号Ｈｓに依ら
ずほぼ一定となる。垂直同期パルスＶｐの周波数は入力
される垂直同期信号Ｖｓと同じかそれ以上となる。
ＬＬ回路６０４から出力されるサンプリングクロックに
よりディジタル化される。ＰＬＬ回路６０４はスキャン
コンバータ１に入力される水平同期信号Ｈｓに同期し
て、その同期信号周波数のＮ倍（Ｎ：自然数）のクロッ
ク信号を発生する、いわゆるフェーズロックループ回路
である。Ａ／Ｄ２０１からフレームメモリ２０２に出力
される１データはＡ／Ｄ２０１の分解能に等しく、一般
的には８ビットで構成される。次にフレームメモリ２０
２の各データはＰＬＬ回路６０５から出力されるクロッ
クに基づき読み出される。同期発生回路２０８は、タイ
ミング制御回路２０６の制御により出力の水平同期パル
スＨｐ，垂直同期パルスＶｐをＰＬＬ６０５のクロック
を用いて作成する。図８の説明で述べた様に水平同期パ
ルスＨｐの周波数は入力される水平同期信号Ｈｓに依ら
ずほぼ一定となる。垂直同期パルスＶｐの周波数は入力
される垂直同期信号Ｖｓと同じかそれ以上となる。
【００２５】Ｄ／Ａ２０４の出力はスイッチ５０１を経
て出力される。スイッチ５０１はタイミング制御回路２
０６からの信号により、周波数変換された信号と入力信
号を切り替える動作を行う。
て出力される。スイッチ５０１はタイミング制御回路２
０６からの信号により、周波数変換された信号と入力信
号を切り替える動作を行う。
【００２６】以上のようにして、図６のディスプレイ装
置に入力される映像信号をスキャンコンバータ１で変換
することにより広帯域マルチスキャンディスプレイを実
現できる。
置に入力される映像信号をスキャンコンバータ１で変換
することにより広帯域マルチスキャンディスプレイを実
現できる。
【００２７】図９は図７におけるスキャンコンバータ１
の別の実施例を示すブロック図である。図５と同様に信
号識別回路３０１を設ける事により、水平および垂直同
期信号Ｈｓ，Ｖｓから入力映像信号のタイミング仕様や
解像度を判別してタイミング制御回路２０６へ制御デー
タを送る事により正確な周波数・解像度変換を実現す
る。
の別の実施例を示すブロック図である。図５と同様に信
号識別回路３０１を設ける事により、水平および垂直同
期信号Ｈｓ，Ｖｓから入力映像信号のタイミング仕様や
解像度を判別してタイミング制御回路２０６へ制御デー
タを送る事により正確な周波数・解像度変換を実現す
る。
【００２８】次に、本発明によるディスプレイ装置の第
３の実施例を図１０に示す。図１０で、１”は周波数・
解像度変換回路（以下、スキャンコンバータ）、３”は
偏向回路であり、その他の図１と同一符号は同一機能を
有するものである。図１０の偏向回路３”は、水平偏向
回路，垂直偏向回路共にほぼ単一の周波数に対応するシ
ングルスキャン対応の構成である。
３の実施例を図１０に示す。図１０で、１”は周波数・
解像度変換回路（以下、スキャンコンバータ）、３”は
偏向回路であり、その他の図１と同一符号は同一機能を
有するものである。図１０の偏向回路３”は、水平偏向
回路，垂直偏向回路共にほぼ単一の周波数に対応するシ
ングルスキャン対応の構成である。
【００２９】スキャンコンバータ１”の詳細なブロック
図は図７，図９と同じであるが動作は異なる。以下、図
１０のスキャンコンバータ１”の動作の概要を図１１，
図１２を用いて説明する。
図は図７，図９と同じであるが動作は異なる。以下、図
１０のスキャンコンバータ１”の動作の概要を図１１，
図１２を用いて説明する。
【００３０】スキャンコンバータ１”の入力信号の水平
偏向周波数範囲を最低周波数ｆ１から最高周波数ｆ４と
すると、ｆ１からｆ４未満までの水平偏向周波数の信号
はほぼ水平偏向周波数ｆ４に変換する処理を行う。同時
に垂直偏向周波数もほぼ単一の垂直偏向周波数ｆＶ（た
とえばフリッカが目立たない７０Ｈｚ）に変換する処理
を行う。なお、入力水平偏向周波数がｆ４で入力垂直偏
向周波数がｆＶの場合は、入力信号をそのまま出力に送
るスルー処理とする。この結果、ビデオ回路２，偏向回
路３”からなるディスプレイ部はほぼ単一の周波数に対
応するシングルスキャンであっても広帯域マルチスキャ
ンのディスプレイ装置を実現できる。
偏向周波数範囲を最低周波数ｆ１から最高周波数ｆ４と
すると、ｆ１からｆ４未満までの水平偏向周波数の信号
はほぼ水平偏向周波数ｆ４に変換する処理を行う。同時
に垂直偏向周波数もほぼ単一の垂直偏向周波数ｆＶ（た
とえばフリッカが目立たない７０Ｈｚ）に変換する処理
を行う。なお、入力水平偏向周波数がｆ４で入力垂直偏
向周波数がｆＶの場合は、入力信号をそのまま出力に送
るスルー処理とする。この結果、ビデオ回路２，偏向回
路３”からなるディスプレイ部はほぼ単一の周波数に対
応するシングルスキャンであっても広帯域マルチスキャ
ンのディスプレイ装置を実現できる。
【００３１】このディスプレイ装置の表示ドット数は、
たとえば１２８０×１０２４ドット一定であるので、図
１２に示す様にそれより表示ドット数の小さな信号は画
面の一部に表示される。
たとえば１２８０×１０２４ドット一定であるので、図
１２に示す様にそれより表示ドット数の小さな信号は画
面の一部に表示される。
【００３２】
【発明の効果】以上の様に本発明のディスプレイ装置で
は簡単な構成の周波数・解像度変換回路と所定の映像信
号仕様に対応するディスプレイ部とにより、複雑な画像
処理を行わずに、しかも画質の劣化を抑え上記ディスプ
レイ部の対応外の各種映像信号も表示可能となりディス
プレイ装置の対応できる信号仕様を大幅に拡大すること
ができる。また、本発明のディスプレイ装置ではディジ
タル的に仕様範囲の拡大を行うため、ディスプレイ装置
の偏向回路における損失を抑え、最適設計が行い易くな
り、従ってディスプレイ組立時における調整も容易とな
る。この結果、低コストでディスプレイ装置を提供でき
る。
は簡単な構成の周波数・解像度変換回路と所定の映像信
号仕様に対応するディスプレイ部とにより、複雑な画像
処理を行わずに、しかも画質の劣化を抑え上記ディスプ
レイ部の対応外の各種映像信号も表示可能となりディス
プレイ装置の対応できる信号仕様を大幅に拡大すること
ができる。また、本発明のディスプレイ装置ではディジ
タル的に仕様範囲の拡大を行うため、ディスプレイ装置
の偏向回路における損失を抑え、最適設計が行い易くな
り、従ってディスプレイ組立時における調整も容易とな
る。この結果、低コストでディスプレイ装置を提供でき
る。
【図１】本発明による第１の実施例を示すブロック図。
【図２】図１の周波数・解像度変換回路の第１の実施例
を示すブロック図。
を示すブロック図。
【図３】図２の動作を示す概念図。
【図４】図２の動作を示す図。
【図５】図１の周波数・解像度変換回路の第２の実施例
を示すブロック図。
を示すブロック図。
【図６】本発明による第２の実施例を示すブロック図。
【図７】図６の周波数・解像度変換回路の第１の実施例
を示すブロック図。
を示すブロック図。
【図８】図７の動作を示す概念図。
【図９】図６の周波数・解像度変換回路の第２の実施例
を示すブロック図。
を示すブロック図。
【図１０】本発明による第３の実施例を示すブロック
図。
図。
【図１１】図１０の周波数・解像度変換回路の動作を示
す概念図。
す概念図。
【図１２】図１０のディスプレイ装置の表示画面例を示
す図。
す図。
１，１’，１”…周波数・解像度変換回路、２…ビデオ
回路、３，３’，３”…偏向回路、２０１…Ａ／Ｄ変換
回路、２０２…フレームメモリ、２０４…Ｄ／Ａ変換回
路、２０５，３０２，３０３，６０４，６０５…ＰＬＬ
回路、２０６…タイミング制御回路、２０８…同期発生
回路、３０１…信号識別回路、５０１，６０１…スイッ
チ、６０２，６０３…分周回路。
回路、３，３’，３”…偏向回路、２０１…Ａ／Ｄ変換
回路、２０２…フレームメモリ、２０４…Ｄ／Ａ変換回
路、２０５，３０２，３０３，６０４，６０５…ＰＬＬ
回路、２０６…タイミング制御回路、２０８…同期発生
回路、３０１…信号識別回路、５０１，６０１…スイッ
チ、６０２，６０３…分周回路。
Claims (10)
- 【請求項１】多種多様な偏向周波数の映像信号を受信可
能なディスプレイ装置において、更に受信可能範囲を広
げるために、該ディスプレイ装置の入力部に映像信号の
走査周波数および解像度を高い方向の所定範囲内に変換
する変換手段を設けたことを特徴とするディスプレイ装
置。 - 【請求項２】水平偏向周波数の２倍の変化に対応可能な
ディスプレイ装置において、更に受信可能範囲を広げる
ために、該ディスプレイ装置の入力部に水平偏向周波数
を２ｎ（ｎは０及び正の整数）倍に変換する複数の変換
手段を設け、該変換手段の出力信号の水平偏向周波数の
変化を２倍の範囲に限定したことを特徴とするディスプ
レイ装置。 - 【請求項３】ほぼ単一の水平偏向周波数に対応可能なデ
ィスプレイ装置において、受信可能範囲を広げるため
に、該ディスプレイ装置の入力部に垂直周波数を変化さ
せる事により水平偏向周波数を前期ほぼ単一の水平偏向
周波数に変換する変換手段を設け、該変換手段の出力信
号の水平偏向周波数を前期ほぼ単一の水平偏向周波数に
限定したことを特徴とするディスプレイ装置。 - 【請求項４】ほぼ単一の水平偏向周波数及びほぼ単一の
垂直偏向周波数に対応可能なディスプレイ装置におい
て、受信可能範囲を広げるために、該ディスプレイ装置
の入力部に水平偏向周波数を前期ほぼ単一の水平偏向周
波数に変換すると同時に、垂直偏向周波数を前期ほぼ単
一の垂直偏向周波数に変換する変換手段を設け、該変換
手段の出力信号の水平偏向周波数を前期ほぼ単一の水平
偏向周波数に限定したと同時に、該変換手段の出力信号
の垂直偏向周波数を前期ほぼ単一の垂直偏向周波数に限
定したことを特徴とするディスプレイ装置。 - 【請求項５】請求項２において、前記変換手段が入力映
像信号をディジタル化するＡ／Ｄ変換手段と、該Ａ／Ｄ
変換手段の出力を垂直走査期間単位で保持するフレーム
メモリ手段と、該フレームメモリ手段の出力をアナログ
化するＤ／Ａ変換手段と、該Ｄ／Ａ変換手段の出力と前
記入力映像信号を選択的に切り替えて出力する映像信号
切り替え手段と、前記Ｄ／Ａ変換手段に入力映像信号の
水平同期信号に同期したクロック信号を供給するＰＬＬ
手段と、前記Ａ／Ｄ変換手段に前記ＰＬＬ手段のクロッ
ク信号を分周したクロック信号を供給する手段と、前記
ＰＬＬ手段のクロック信号に同期し、ディスプレイ装置
の偏向手段に対して水平および垂直同期パルスを出力す
る同期発生手段と、上記各手段を制御するタイミング制
御手段とを備えたことを特徴とするディスプレイ装置。 - 【請求項６】請求項２において、前記変換手段が入力映
像信号をディジタル化するＡ／Ｄ変換手段と、該Ａ／Ｄ
変換手段の出力を垂直走査期間単位で保持するフレーム
メモリ手段と、該フレームメモリ手段の出力をアナログ
化するＤ／Ａ変換手段と、該Ｄ／Ａ変換手段の出力と前
記入力映像信号を選択的に切り替えて出力する映像信号
切り替え手段と、前記Ｄ／Ａ変換手段に入力映像信号の
水平同期信号に同期したクロック信号を供給するＰＬＬ
手段と、前記Ａ／Ｄ変換手段に前記ＰＬＬ手段のクロッ
ク信号を分周したクロック信号を供給する手段と、前記
ＰＬＬ手段のクロック信号に同期し、ディスプレイ装置
の偏向手段に対して水平および垂直同期パルスを出力す
る同期発生手段と、上記各手段を制御するタイミング制
御手段と、該タイミング制御手段に対して入力映像信号
の識別情報を出力する信号識別手段とを備えたことを特
徴とするディスプレイ装置。 - 【請求項７】請求項３において、前記変換手段が入力映
像信号をディジタル化するＡ／Ｄ変換手段と、該Ａ／Ｄ
変換手段の出力を垂直走査期間単位で保持するフレーム
メモリ手段と、該フレームメモリ手段の出力をアナログ
化するＤ／Ａ変換手段と、該Ｄ／Ａ変換手段の出力と前
記入力映像信号を選択的に切り替えて出力する映像信号
切り替え手段と、前記Ａ／Ｄ変換手段に入力映像信号の
水平同期信号に同期したクロック信号を供給するＰＬＬ
手段と、前記Ｄ／Ａ変換手段に第２のクロック信号を供
給する第２のＰＬＬ手段と、該第２のＰＬＬ手段のクロ
ック信号に同期し、ディスプレイ装置の偏向手段に対し
て水平および垂直同期パルスを出力する同期発生手段
と、上記各手段を制御するタイミング制御手段とを備え
たことを特徴とするディスプレイ装置。 - 【請求項８】請求項３において、変換手段が入力映像信
号をディジタル化するＡ／Ｄ変換手段と、該Ａ／Ｄ変換
手段の出力を垂直走査期間単位で保持するフレームメモ
リ手段と、該フレームメモリ手段の出力をアナログ化す
るＤ／Ａ変換手段と、該Ｄ／Ａ変換手段の出力と前記入
力映像信号を選択的に切り替えて出力する映像信号切り
替え手段と、前記Ａ／Ｄ変換手段に入力映像信号の水平
同期信号に同期したクロック信号を供給するＰＬＬ手段
と、前記Ｄ／Ａ変換手段に第２のクロック信号を供給す
る第２のＰＬＬ手段と、該第２のＰＬＬ手段のクロック
信号に同期し、ディスプレイ装置の偏向手段に対して水
平および垂直同期パルスを出力する同期発生手段と、上
記各手段を制御するタイミング制御手段と、該タイミン
グ制御手段に対して入力映像信号の識別情報を出力する
信号識別手段とを備えたことを特徴とするディスプレイ
装置。 - 【請求項９】請求項４において、変換手段が入力映像信
号をディジタル化するＡ／Ｄ変換手段と、該Ａ／Ｄ変換
手段の出力を垂直走査期間単位で保持するフレームメモ
リ手段と、該フレームメモリ手段の出力をアナログ化す
るＤ／Ａ変換手段と、該Ｄ／Ａ変換手段の出力と前記入
力映像信号を選択的に切り替えて出力する映像信号切り
替え手段と、前記Ａ／Ｄ変換手段に入力映像信号の水平
同期信号に同期したクロック信号を供給するＰＬＬ手段
と、前記Ｄ／Ａ変換手段に第２のクロック信号を供給す
る第２のＰＬＬ手段と、該第２のＰＬＬ手段のクロック
信号に同期し、ディスプレイ装置の偏向手段に対して水
平および垂直同期パルスを出力する同期発生手段と、上
記各手段を制御するタイミング制御手段とを備えたこと
を特徴とするディスプレイ装置。 - 【請求項１０】請求項４において、変換手段が入力映像
信号をディジタル化するＡ／Ｄ変換手段と、該Ａ／Ｄ変
換手段の出力を垂直走査期間単位で保持するフレームメ
モリ手段と、該フレームメモリ手段の出力をアナログ化
するＤ／Ａ変換手段と、該Ｄ／Ａ変換手段の出力と前記
入力映像信号を選択的に切り替えて出力する映像信号切
り替え手段と、前記Ａ／Ｄ変換手段に入力映像信号の水
平同期信号に同期したクロック信号を供給するＰＬＬ手
段と、前記Ｄ／Ａ変換手段に第２のクロック信号を供給
する第２のＰＬＬ手段と、該第２のＰＬＬ手段のクロッ
ク信号に同期し、ディスプレイ装置の偏向手段に対して
水平および垂直同期パルスを出力する同期発生手段と、
上記各手段を制御するタイミング制御手段と、該タイミ
ング制御手段に対して入力映像信号の識別情報を出力す
る信号識別手段とを備えたことを特徴とするディスプレ
イ装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06209551A JP3123358B2 (ja) | 1994-09-02 | 1994-09-02 | ディスプレイ装置 |
| US08/519,100 US5870073A (en) | 1994-09-02 | 1995-08-24 | Display with scan converter for converting scanning frequency of input video signal |
| US09/247,063 US6404459B1 (en) | 1994-09-02 | 1999-02-09 | Display with scan converter for converting scanning frequency of input video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06209551A JP3123358B2 (ja) | 1994-09-02 | 1994-09-02 | ディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0876732A true JPH0876732A (ja) | 1996-03-22 |
| JP3123358B2 JP3123358B2 (ja) | 2001-01-09 |
Family
ID=16574695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06209551A Expired - Fee Related JP3123358B2 (ja) | 1994-09-02 | 1994-09-02 | ディスプレイ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5870073A (ja) |
| JP (1) | JP3123358B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3344197B2 (ja) * | 1996-03-08 | 2002-11-11 | 株式会社日立製作所 | 映像信号の処理装置及びこれを用いた表示装置 |
| KR100225072B1 (ko) * | 1996-12-18 | 1999-10-15 | 윤종용 | 포멧 콘버터 |
| KR19980085431A (ko) * | 1997-05-29 | 1998-12-05 | 윤종용 | 동기신호 처리시 발생된 오류 동작 코드화 장치 및 방법 |
| KR200172691Y1 (ko) * | 1997-07-31 | 2000-03-02 | 윤종용 | 모니터의 수평 크기 보상 회로 |
| KR100222994B1 (ko) * | 1997-10-23 | 1999-10-01 | 윤종용 | 디지털 방송 수신기의 아날로그 방송 수신방법 및 장치 |
| KR200160668Y1 (ko) * | 1997-12-16 | 1999-11-15 | 윤종용 | 평판 디스플레이 장치 및 이를 사용하는 디지탈 데이터 처리 장치 |
| JP2000056729A (ja) * | 1998-08-05 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 自動表示幅調整回路 |
| KR100312710B1 (ko) * | 1999-07-15 | 2001-11-03 | 윤종용 | 디지탈 영상기기를 위한 클럭공급장치 |
| JP2001100710A (ja) * | 1999-07-23 | 2001-04-13 | Seiko Epson Corp | 電気光学装置、その駆動方法、その走査線駆動回路および電子機器 |
| KR100311476B1 (ko) * | 1999-08-16 | 2001-10-18 | 구자홍 | 평판형 영상표시기기의 화면보호 장치 및 방법 |
| US7039860B1 (en) | 1999-10-01 | 2006-05-02 | Netspinner Solutions As | Creating web pages category list prior to the list being served to a browser |
| US6313813B1 (en) | 1999-10-21 | 2001-11-06 | Sony Corporation | Single horizontal scan range CRT monitor |
| JP2001175231A (ja) * | 1999-12-17 | 2001-06-29 | Sony Corp | 同期周波数の変換回路 |
| US6545688B1 (en) * | 2000-06-12 | 2003-04-08 | Genesis Microchip (Delaware) Inc. | Scanning an image within a narrow horizontal line frequency range irrespective of the frequency at which the image is received |
| KR100407961B1 (ko) * | 2001-07-05 | 2003-12-03 | 엘지전자 주식회사 | 영상표시기기의 입력신호 처리장치 |
| US7668099B2 (en) * | 2003-06-13 | 2010-02-23 | Apple Inc. | Synthesis of vertical blanking signal |
| JP4849885B2 (ja) * | 2005-12-20 | 2012-01-11 | 株式会社ソニー・コンピュータエンタテインメント | ビデオエンコード装置、ビデオエンコード方法ならびにそれを用いた電子機器 |
| JP5170264B2 (ja) * | 2011-01-18 | 2013-03-27 | オンキヨー株式会社 | 映像処理装置及び映像処理プログラム |
| KR102429559B1 (ko) * | 2017-12-08 | 2022-08-04 | 삼성전자주식회사 | 디스플레이 장치, 및 그 제어 방법 |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3509477A (en) * | 1966-11-18 | 1970-04-28 | Gen Dynamics Corp | Tacan reference burst decoder |
| NL169399C (nl) * | 1971-09-04 | 1982-07-01 | Philips Nv | Regelstandaardomzetter voor het omzetten van een televisiesignaal met een aantal van n in een televisiesignaal met een aantal van m regels per beeld. |
| JPS5357914A (en) * | 1976-11-05 | 1978-05-25 | Matsushita Electric Ind Co Ltd | Synchronous oscillator |
| JPS5578687A (en) * | 1978-12-07 | 1980-06-13 | Sony Corp | Horizontal linearity corrector for beam index type color television picture receiver |
| US4574279A (en) * | 1982-11-03 | 1986-03-04 | Compaq Computer Corporation | Video display system having multiple selectable screen formats |
| JPS61100078A (ja) * | 1984-10-22 | 1986-05-19 | Sharp Corp | 水平・垂直画像の中心位置補正回路 |
| US4611230A (en) * | 1984-12-18 | 1986-09-09 | Zenith Electronics Corporation | Vertical video centering control system |
| IT1204395B (it) * | 1986-06-18 | 1989-03-01 | Sgs Microelettronica Spa | Circuito regolatore di fase,in particolare di fase orizzontale per visualizzatori di dati |
| JPS632425A (ja) * | 1986-06-20 | 1988-01-07 | Sanyo Electric Co Ltd | Ｐｌｌ回路 |
| JPS6387823A (ja) * | 1986-09-30 | 1988-04-19 | Nec Corp | 位相同期発振器 |
| JP2526558B2 (ja) * | 1986-10-21 | 1996-08-21 | ソニー株式会社 | ビデオ信号のスキャンコンバ−タ装置 |
| JP2794693B2 (ja) * | 1987-05-25 | 1998-09-10 | 株式会社日立製作所 | 水平偏向回路 |
| JPH0220183A (ja) * | 1988-07-08 | 1990-01-23 | Mitsubishi Electric Corp | 走査線変換装置 |
| JP2523808B2 (ja) * | 1988-08-26 | 1996-08-14 | 株式会社日立製作所 | 水平ｓ字歪み補正回路 |
| PL274907A1 (en) * | 1988-09-26 | 1990-04-02 | Zaklady Kineskopowe Unitra Pol | Horizontal deflection pulse phase controlling circuit for double-standart crt displays |
| US4884040A (en) * | 1988-09-26 | 1989-11-28 | Rca Licensing Corporation | Sampled data phase locking system |
| JPH02311893A (ja) * | 1989-05-29 | 1990-12-27 | Hitachi Ltd | 高精度ｐｌｌ装置 |
| US4956707A (en) * | 1989-07-27 | 1990-09-11 | Megatek Corporation | Adaptive graphics video standards format converter user-interface |
| JPH0373994A (ja) * | 1989-08-14 | 1991-03-28 | Nec Corp | マルチ周波数対応ｃｒｔディスプレイ装置 |
| US5130800A (en) * | 1989-12-28 | 1992-07-14 | North American Philips Corporation | Picture out of picture feature for wide-screen display |
| JPH0748805B2 (ja) * | 1990-05-28 | 1995-05-24 | 三菱電機株式会社 | オート・トラッキング・モニタのｓ字補正コンデンサ切替装置 |
| US5184091A (en) * | 1991-06-04 | 1993-02-02 | Zenith Electronics Corporation | Circuit for phase locking an oscillator within any one of a plurality of frequency ranges |
| JP3080697B2 (ja) * | 1991-07-01 | 2000-08-28 | 株式会社日立製作所 | マルチプロセッサ，マルチスクリーンディスプレイ及びそれらを用いたマルチスクリーンディスプレイシステム |
| US5168359A (en) * | 1991-08-01 | 1992-12-01 | The United States Of America As Represented By The Secretary Of The Navy | Video scan rate conversion method and apparatus for achieving same |
| US5579029A (en) * | 1992-07-31 | 1996-11-26 | Hitachi, Ltd. | Display apparatus having automatic adjusting apparatus |
| US5229853A (en) * | 1991-08-19 | 1993-07-20 | Hewlett-Packard Company | System for converting a video signal from a first format to a second format |
| KR930015760A (ko) * | 1991-12-31 | 1993-07-24 | 강진구 | 텔레비젼모드 자동변환장치 |
| JPH05207327A (ja) | 1992-01-27 | 1993-08-13 | Mitsubishi Electric Corp | 水平同期回路 |
| KR950006806Y1 (ko) * | 1992-06-15 | 1995-08-21 | 박경팔 | 입력신호의 주파수 판별기 |
| JPH0635409A (ja) * | 1992-07-21 | 1994-02-10 | Sony Corp | マルチスキャン用水平発振周波数制御装置 |
| US5349385A (en) * | 1992-08-06 | 1994-09-20 | Florida Atlantic University | Adaptive scan converter |
| US5331346A (en) * | 1992-10-07 | 1994-07-19 | Panasonic Technologies, Inc. | Approximating sample rate conversion system |
| JPH06138834A (ja) * | 1992-10-30 | 1994-05-20 | Matsushita Electric Ind Co Ltd | ディスプレイ装置 |
| JPH06149194A (ja) | 1992-11-11 | 1994-05-27 | Olympus Optical Co Ltd | 画像表示装置 |
| US5410357A (en) * | 1993-04-12 | 1995-04-25 | The United States Of America As Represented By The Secretary Of The Navy | Scan converter and method |
| JP3070333B2 (ja) * | 1993-04-16 | 2000-07-31 | 三菱電機株式会社 | 画像表示装置 |
| US5557342A (en) * | 1993-07-06 | 1996-09-17 | Hitachi, Ltd. | Video display apparatus for displaying a plurality of video signals having different scanning frequencies and a multi-screen display system using the video display apparatus |
| US5574508A (en) * | 1994-11-02 | 1996-11-12 | Rca Thomson Licensing Corporation | Vertical panning for interlaced video |
-
1994
- 1994-09-02 JP JP06209551A patent/JP3123358B2/ja not_active Expired - Fee Related
-
1995
- 1995-08-24 US US08/519,100 patent/US5870073A/en not_active Expired - Fee Related
-
1999
- 1999-02-09 US US09/247,063 patent/US6404459B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5870073A (en) | 1999-02-09 |
| JP3123358B2 (ja) | 2001-01-09 |
| US6404459B1 (en) | 2002-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0876732A (ja) | ディスプレイ装置 | |
| US5818416A (en) | Image size adjusting apparatus for a digital display monitor | |
| US5812210A (en) | Display apparatus | |
| JP2710123B2 (ja) | 画像拡大装置 | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| JPH118839A (ja) | 映像信号変換装置 | |
| JPS5816381B2 (ja) | コウカイゾウドテレビジヨンジユゾウキ | |
| EP1109146A2 (en) | Sync frequency conversion circuit | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JP2000023033A (ja) | 分割マルチ画面表示装置 | |
| KR950002666B1 (ko) | 문자 표시 장치 | |
| JPH06301370A (ja) | 画像表示装置 | |
| KR920002048B1 (ko) | 텔리비젼이나 비디오테이프레코오더의 자화면 확대 및 축소회로와 방법 | |
| JPH09247574A (ja) | 走査線変換装置 | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| JPH07181943A (ja) | 画像表示装置 | |
| JP2711142B2 (ja) | 時間伸長回路 | |
| KR960013645B1 (ko) | 와이드 티브이의 화면 중심 선형성 보상장치 | |
| KR100225581B1 (ko) | 영상재생 장치의 분할 화면 출력 제어방법 및 이를 수행하기 위한 장치 | |
| JPH08140019A (ja) | 画像表示装置 | |
| KR960001739B1 (ko) | 광 스크린의 화상 가변 표시장치 | |
| JP3395693B2 (ja) | デジタル信号処理装置 | |
| JPH10254422A (ja) | アナログビデオ信号をデジタルビデオ信号に復元する回路 | |
| JPH07261691A (ja) | ディスプレイ装置 | |
| JPH04280589A (ja) | 走査線数変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |