KR950006806Y1 - 입력신호의 주파수 판별기 - Google Patents

입력신호의 주파수 판별기 Download PDF

Info

Publication number
KR950006806Y1
KR950006806Y1 KR92010651U KR920010651U KR950006806Y1 KR 950006806 Y1 KR950006806 Y1 KR 950006806Y1 KR 92010651 U KR92010651 U KR 92010651U KR 920010651 U KR920010651 U KR 920010651U KR 950006806 Y1 KR950006806 Y1 KR 950006806Y1
Authority
KR
South Korea
Prior art keywords
frequency
signal
phase
input
input signal
Prior art date
Application number
KR92010651U
Other languages
English (en)
Other versions
KR940002151U (ko
Inventor
강기현
Original Assignee
박경팔
삼성전관 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박경팔, 삼성전관 주식회사 filed Critical 박경팔
Priority to KR92010651U priority Critical patent/KR950006806Y1/ko
Priority to US07/991,862 priority patent/US5367266A/en
Priority to DE4243960A priority patent/DE4243960C2/de
Publication of KR940002151U publication Critical patent/KR940002151U/ko
Application granted granted Critical
Publication of KR950006806Y1 publication Critical patent/KR950006806Y1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/005—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing phase or frequency of 2 mutually independent oscillations in demodulators)
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

내용 없음.

Description

입력신호의 주파수 판별기
제1도는 이 고안의 실시예에 따른 입력신호의 주파수 판별기의 블럭도.
제2도는 이 고안의 실시예에 따른 위상 비교부의 구체적인 회로도이다.
이 고안은 입력신호의 주파수 판별기에 관한 것으로서, 더욱 상세하게 말하자면 여러가지의 화면 모드를 지원하는 멀티모드(multi-mode)용 모니터로 입력되는 동기신호의 주파수를 판별하는 주파수 판별기에 관한 것이다.
일반적으로 모니터에 표시되는 화상의 폰트(font)수는 VGA(Video Graphic Array) 모드, 슈퍼 VGA 모드, IBM 8514A 모드 등에 따라 각기 상이하다.
즉, VGA 모드일 경우에는 640×350, 640×400, 640×480으로 대략 3가지가있고, 슈퍼 VGA 모드일 경우에는 800×600 이며, IBM 8514A 모드일 경우에는 1024×768으로서 각 모드에 따라 화상의 폰트수가 상이하다.
이러한 여러가지 모드를 하나의 모니터로 지원하는 멀티모드용 모니터에서는, 모드의 변화에 따라 화면의 라스터 및 기타 설정상태 등을 자동으로 조정해주기 위하여 입력되는 수평 동기신호의 주파수를 판별해야 할 필요가 있다.
이러한 종류의, 즉 입력되는 신호의 주파수를 판별하기 위한 기술이 대한민국 실용신안등록출원 공고번호 제89-8733호(출원일자 : 서기 1987년 3월 4일)의 "전원주파수 판별회로"에서 개시된 바 있다.
상기한 "전원주파수 판별회로"는 인가되는 전원의 주파수를 계수하는 카운터와 기준 주파수를 계수하는 카운터의 출력신호를 서로 비교하여서, 입력전원이 주파수가 55㎐보다 클 경우에는 하이상태의 신호를 출력하고 입력전원의 주파수가 55㎐ 보다 작을 경우에는 로우상태의 신호를 출력함으로써 자동으로 입력전원의 주파수가 50㎐ 인지 또는 60㎐ 인지를 판별하는 동작특성을 갖는다.
그러나 상기한 종래의 "전원주파수 판별회로"는 입력신호의 주파수가 기준 주파수에 비해 큰지 작은지를 비교하여 그 결과만을 출력함으로써 단지 2가지 종류의 주파수 신호에 대해서만 적용될 수 있을 뿐, 여러가지 종류의 주파수 신호에 대해서는 적용할 수 없는 단점이 있다. 이러한 단점은 여러가지 모드를 지원하는 멀티모드용 모니터에서 입력되는 다양한 종류의 주파수 신호를 모두 판별할 수 없는 불편함을 발생시킨다.
또한 상기한 종래의 "전원주파수 판별회로"는 정현파 신호를 입력신호로 하고 있기 때문에, 펄스 신호를 입력신호로 하고 있는 멀티모드용 모니터에 적용하기에는 다소 곤란한 점이 있다.
따라서 이 고안의 목적은 상기한 바와 같은 종래의 단점을 해결하기 위한 것으로서, 여러가지의 화면 모드를 지원하는 멀티모드용 모니터에 있어서 상기한 멀티모드용 모니터로 입력되는 다양한 종류의 동기신호의 주파수를 판별할 수 있는 입력신호의 주파수 판별기를 제공하는데 있다.
상기한 목적을 달성하기 위한 수단으로서 이 고안의 구성은, 주파수 입력 신호선에 연결되어 주파수 입력신호의 직류성분의 노이즈(noise)를 제거하는 n개의 필터용 커패시터와; 상기한 n개의 필터용 커패시터에 각각 연결되어 내부에 설정된 자주 주파수(free run frequeney)와 입력되는 주파수 신호를 서로 비교하여 두개의 신호가 서로 같을 경우에 이를 외부로 출력하는 제1-제n 위상 비교부로 이루어지며, 상기한 위상 비교부는, 입력신호의 위상을 검출하여 출력하는 위상 검출기와, 위상 검출기의 출력신호를 증폭하여 출력하는 위상 검출기와, 위상검출기의 출력신호를 증폭하여 출력하는 증폭기와, 증폭기의 신호에 따라 자주 주파수 신호를 생성하여 출력하는 전류제어 발진기와, 상기한 자주 주파수 신호와 입력신호를 합성하여 출력하는 구형 위상 검출기와, 구형 위상 검출기의 합주파수 성분을 제거하기 위한 필터용 커패시터와, 구형 위상 검출기의 차주조파수성분과 기준신호를 비교하여 그 결과신호를 증폭하여 출력하는 비교기로 이루어지는 것을 특징으로 한다.
이하, 이 고안이 속하는 기술분야에서 통상의 지식을 가진 자가 이 고안을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 고안의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 설명하기로 한다.
제1도는 이 고안의 실시예에 따른 입력신호의 주파수 판별기의 블럭도이다.
제1도에 도시되어 있듯이 이 고안의 실시예에 따른 입력신호의 주파수 판별기의 구성은, 주파수 입력 신호(fin)에 각각 한쪽단자가 연결된 n개의 필터용 커패시터 (C11~C1n)와, 필터용 커패시터(C11~C1n)의 다른 한쪽단자에 입력단자가 각각 연결된 제1~제n 위상 비교부(11~1n)로 이루어지며, 제1~제n 위상 비교부(11~1n)의 출력단자를 출력신호선(out11~out1n)으로 한다.
이 고안의 실시예에서는 상기한 위상 비교부로서 시그네틱스(Signetics)社의 NE/SE567(Tone Decoder/Phase-Locked Loop) 칩을 사용하고 있으나 이 고안의 기술적 범위는 여기에 한정되지 않는다.
제2도는 이 고안의 실시예에 따른 위상 비교부의 구체적인 회로도이다.
제2도에 도시되어 있듯이 이 고안의 실시예에 따른 위상 비교부의 구성은, 입력 신호선(IN)에 입력단자가 연결된 위상 검출기(21)와, 위상 검출기(21)의 출력단자와 접지 사이에 연결된 필터용 커패시터(C22)와, 위상 검출기(21)와 필터용 커패시터 (C22)의 접속점에 입력단자가 연결된 증폭기(24)와, 전원전압(Vcc)과 증폭기(24)의 입력단자 사이에 연결된 저항(R22)과, 증폭기(24)의 출력단자에 입력단자가 연결된 전류제어 발진기(22)와, 입력 신호선(IN)과 전류제어 발진기(22)의 출력단자에 입력단자가 연결된 구형 위상검출기(23)와, 전원전압(Vcc)과 구형 위상 검출기(23)의 출력단자 사이에 연결된 저항(R23)과, 구형 위항 검출기(23)의 출력단자와 접지 사이에 연결된 필터용 커패시터(C23)와, 구형 위상 검출기(23)의 출력단자에 비반전 입력단자가 연결되고 기준전압 신호선 (Vref)에 반전 입력단자가 연결된 비교기(25)로 이루어진다.
상기한 구성에 의한, 이 고안의 실시예에 따른 입력신호의 주파수 판별기의 작용은 다음과 같다.
먼저, 제1도를 참조로 하여 이 고안의 실시예에 따른 입력신호의 주파수 판별기를 설명한다.
여러가지 종류의 화면 모드를 지원하는 멀티모드용 모니터로 주파수 입력 신호(Fin)가 입력되면, 상기한 주파수 입력신호(Fin) 중에서 직류성분이 필터용 커패시터(C11~C !n)에 의해 걸러지면서 순수한 신호성분이 제1~제n 위상 비교부(11~1n)의 입력단자로 인가된다.
제1~제n 위상 비교부(11~1n)로 인가된 주파수 입력 신호(fin)는 각각의 위상 비교부(11~1n)에 의해 제1~제n 위상 비교부(11~1n)의 내부에 설정되어 있는 자주 주파수와 비교된다. 입력신호(fin)와 제1~제n 위상 비교부(11~1n)되며, 그 외에는 모우 하이(high) 상태의 신호가 출력된다.
제1~제n 위상 비교부(11~1n)에 설정되는 자주 주파수가 서로 다른 값을 갖도록 설계를 하면, 제1~제n 위상 비교부(11~1n)로 입력되는 주파수 신호(fin)와 주파수가 같은 자주 주파수는 단지 하나만이 존재하기 때문에 제1~제n 위상 비교부(11~1n)중에서 하나의 위상 비교부만이 로우상태의 신호를 출력한다. 따라서 사용자는 입력되는 주파수 신호(fin)의 주파수를 판별할 수가 있다.
다음은, 상기한 위상 비교부(11~1n)의 구체적인 동작을, 첨부된 제2도를 참조로 하여 상세히 설명하기로 한다. 상기한 위상 비교부(11~1n)는 서로 동일한 구성을 가지며, 여기서는 그중 하나에 대해서만 설명한다.
위상 비교부로 입력되는 입력신호(IN)는 위상 비교부의 내에 있는 위상 검출기(21)와 구형 위상 검출기(23)로 인가된다.
또한, 전류제어 발진기(22)로부터는 시정수 소자인 저항(R21)과 커패시터 (C21)에 의해 설정된 자주 주파수 신호가 생성되어 위상 검출기(21)와 구형 위상 검출기(23)로 인가된다. 상기한 전류 제어 발진기(22)는 직류전류에 의해서 주파수를 조정할 수 있는 진동 출력신호(구형파 또는 삼각파)를 발생하는 회로이다.
전류제어 발진기(22)로부터 인가된 자주 주파수 신호와, 입력신호(IN)는 구형 위상 검출기(23)에서 서로 합성됨으로써 구형 위상 검출기(23)의 출력신호는 입력신호(IN)와 자주 주파수 신호의 합주파수와 차주파수 성분을 가지게 된다.
구형 위상 검출기(23)의 출력신호는 필터용 커패시터(C23)에 의해 합주파수 성분이 제거됨으로써 차주파수신호가 비교기(25)로 인가된다.
비교기(25)로 입력된 상기한 차주파수 신호는 비교기(25)의 기준전압(Vref)와 비교된 뒤에 그 결과가 증폭되어 출력된다. 즉, 비교기(25)로 입력된 차주파수 신호가 기준전압 보다 작아서 서로 위상 차이가 거의 없을 경우에는 비교기(25)의 출력은 로우상태의 신호가 되고, 비교기(25)로 입력된 차주파수 신호가 기준전압 보다 커서 서로 위상 차이가 현저할 경우에는 비교기(25)의 출력은 하이상태의 신호가 된다.
따라서, 사용자는 전류제어 발진기(22)에 연결되어 있는 시정수 소자인 저항(R21) 및 커패시터(C21)와, 필터용 커패시터(C23)와, 기준전압 신호(Vref)를 조정함으로써 위상 비교부로 입력되는 주파수 신호(IN)의 주파수를 판별할 수가 있다.
이상에서와 같이 이 고안의 실시예에서, 여러가지의 화면 모드를 지원하는 멀티모드용 모니터에 있어서 상기한 멀티모드용 모니터로 입력되는 다양한 종류의 동기신호의 주파수를 판별할 수 있는 효과를 가진 입력신호의 주파수 판별기를 제공할 수가 있다. 이 고안의 이러한 효과는 멀티모드용 모니터 분야에서 이용될 수 있다.

Claims (1)

  1. 주파수 입력 신호선(fin)에 연결되어 주파수 입력신호(fin)의 직류성분의 노이즈를 제거하는 n개의 필터용 커패시터(11~1n)와; 상기한 n개의 필터용 커패시터 (C11~C1n)에 각각 연결되어 내부에 설정된 자주 주파수와 입력되는 주파수 신호를 서로 비교하여 두개의 신호가 서로 같을 경우에 이를 외부로 출력하는 제1-제n 위상 비교부(11~1n)로 이루어지며, 상기한 위상 비교부(11~1n)는, 입력신호(IN)의 위상을 검출하여 출력하는 위상 검출기(21)와, 위상 검출기(21)의 출력신호를 증폭하여 출력하는 증폭기(24)와, 증폭기(24)의 신호에 따라 자주 주파수 신호를 생성하여 출력하는 전류제어 발진기(22)와, 상기한 자주 주파수 신호를 생성하여 출력하는 전류제어 발진기(22)와, 상기한 자주 주파수 신호와 입력신호(IN)를 합성하여 출력하는 구형 위상 검출기(23)와, 구형 위상 검출기(23)의 합주파수 성분을 제거하기 위한 필터용 커패시터(C23)와, 구형 위상 검출기(23)의 차주파수 성분과 기준신호를 비교하여 그 결과신호를 증폭하여 출력하는 비교기(25)로 이루어지는 것을 특징으로 하는 입력신호의 주파수 판별기.
KR92010651U 1992-06-15 1992-06-15 입력신호의 주파수 판별기 KR950006806Y1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR92010651U KR950006806Y1 (ko) 1992-06-15 1992-06-15 입력신호의 주파수 판별기
US07/991,862 US5367266A (en) 1992-06-15 1992-12-15 Frequency discriminator of horizontal synchronizing signal for multi-mode monitor
DE4243960A DE4243960C2 (de) 1992-06-15 1992-12-23 Frequenzdiskriminator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92010651U KR950006806Y1 (ko) 1992-06-15 1992-06-15 입력신호의 주파수 판별기

Publications (2)

Publication Number Publication Date
KR940002151U KR940002151U (ko) 1994-01-03
KR950006806Y1 true KR950006806Y1 (ko) 1995-08-21

Family

ID=19334917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92010651U KR950006806Y1 (ko) 1992-06-15 1992-06-15 입력신호의 주파수 판별기

Country Status (3)

Country Link
US (1) US5367266A (ko)
KR (1) KR950006806Y1 (ko)
DE (1) DE4243960C2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600270A (en) * 1993-06-18 1997-02-04 Yozan Inc. Computational circuit
CN1108778A (zh) * 1993-09-20 1995-09-20 株式会社鹰山 多极开关电路
KR960006674B1 (ko) * 1993-12-04 1996-05-22 삼성전자주식회사 모니터 모드 제어회로 및 그 방법
DE4432755A1 (de) * 1994-04-04 1995-10-05 Hitachi Ltd Einstellbare Bildröhren-Anzeigevorrichtung und phasensynchrone Schaltung zur Verwendung in einer Anzeigevorrichtung
JP3123358B2 (ja) * 1994-09-02 2001-01-09 株式会社日立製作所 ディスプレイ装置
US20090045848A1 (en) * 2007-08-15 2009-02-19 National Semiconductor Corporation Phase-frequency detector with high jitter tolerance
KR102671820B1 (ko) * 2021-08-09 2024-05-31 최재은 밴드형 정치망 부자 커버

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3641445A (en) * 1970-07-23 1972-02-08 Itt Frequency analyzer
US3805171A (en) * 1972-07-12 1974-04-16 Eastech Signal frequency detection circuit
US3812432A (en) * 1973-01-05 1974-05-21 Bell Telephone Labor Inc Tone detector
JPS57208465A (en) * 1981-06-18 1982-12-21 Pioneer Electronic Corp Discriminating circuit for frequency
JPH01120697A (ja) * 1987-11-05 1989-05-12 Sanyo Electric Co Ltd 自動販売機の釣銭払出装置
KR900008033Y1 (ko) * 1987-12-31 1990-09-03 삼성전자 주식회사 멀티 동기 모니터용 인터페이스의 수직예비 조정회로
JPH0236674A (ja) * 1988-07-27 1990-02-06 Mitsubishi Electric Corp クランプパルス作成回路

Also Published As

Publication number Publication date
KR940002151U (ko) 1994-01-03
US5367266A (en) 1994-11-22
DE4243960A1 (de) 1993-12-16
DE4243960C2 (de) 1997-12-18

Similar Documents

Publication Publication Date Title
KR950006806Y1 (ko) 입력신호의 주파수 판별기
JP3486015B2 (ja) Ｆｆｔアナライザのトリガ発生方法及び装置
US5357545A (en) Synchronizing signal detecting circuit
KR200145587Y1 (ko) 동기신호 판별장치
US4943859A (en) Circuit for producing clamp pulse having pulse width response to the frequency of a synchronizing signal
JPS61269595A (ja) ビデオ信号処理装置
JPH0715623A (ja) ビデオ信号の黒レベルが予め決められた基準レベルに一致するように信号を調整するための装置
JPH09149287A (ja) 垂直同期信号分離回路およびこれを有する表示装置
US4975774A (en) Art processor in a picture-in-picture system
JP3402184B2 (ja) サンプリングクロック発生装置
KR910008999Y1 (ko) Pll을 이용한 모드 판별회로
JPS638675B2 (ko)
KR0183733B1 (ko) 위상동기루프 회로의 동기유지범위 측정장치
JPH11184422A (ja) 同期信号処理回路および方法、表示装置、記憶媒体
KR900003075B1 (ko) 합성비디오 신호에 포함되어 있는 디지탈 정보신호 분리 및 디지탈 동기신호 분리용 집적회로
KR100433874B1 (ko) 동기신호 및 모드 검출장치와 방법
JPH02280574A (ja) 映像信号回路
KR930008023Y1 (ko) 휘도신호 윈도회로를 갖는 오토 아이리스 시스템
KR920001948Y1 (ko) 전압 비교기를 이용한 동기 검출회로
JPH0231173A (ja) 立上り時間計測回路
KR940000370Y1 (ko) 텔레텍스트 비트동기 발생회로
JPH05227452A (ja) 同期分離回路
JPH03190483A (ja) 動き画面判別装置
JPH04331979A (ja) ビデオアンプのクランプパルス回路
JPH0434555Y2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010730

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee