JPH09149287A - 垂直同期信号分離回路およびこれを有する表示装置 - Google Patents
垂直同期信号分離回路およびこれを有する表示装置Info
- Publication number
- JPH09149287A JPH09149287A JP7329543A JP32954395A JPH09149287A JP H09149287 A JPH09149287 A JP H09149287A JP 7329543 A JP7329543 A JP 7329543A JP 32954395 A JP32954395 A JP 32954395A JP H09149287 A JPH09149287 A JP H09149287A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- synchronizing signal
- voltage
- vertical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【課題】水平周波数が低い周波数から高い周波数の範囲
までの広範囲に亙る複合同期信号のそれぞれに対して垂
直同期信号の分離が可能な垂直同期分離回路を提供する
ことにある。 【解決手段】ワンショット回路で複合同期信号を受ける
ことで、複合同期信号の水平周波数にほとんど影響され
ずに、一定のパルス幅のパルスを同期信号に対応して発
生させてこれを積分して、積分した電圧に応じて得られ
る電流で複合同期信号の水平周波数に応じてコンデンサ
を充電するものである。
までの広範囲に亙る複合同期信号のそれぞれに対して垂
直同期信号の分離が可能な垂直同期分離回路を提供する
ことにある。 【解決手段】ワンショット回路で複合同期信号を受ける
ことで、複合同期信号の水平周波数にほとんど影響され
ずに、一定のパルス幅のパルスを同期信号に対応して発
生させてこれを積分して、積分した電圧に応じて得られ
る電流で複合同期信号の水平周波数に応じてコンデンサ
を充電するものである。
Description
【０００１】
【発明の属する技術分野】この発明は、垂直同期信号分
離回路およびこれを有する表示装置に関し、詳しくは、
パーソナルコンピュータ（以下パソコン）本体からマル
チシンクロナス（以下マルチシンク）形のＣＲＴモニタ
ディスプレイ（以下ＣＲＴ）に送出される複合映像信号
から水平，垂直の同期信号を分離する回路において、水
平周波数が低い周波数から高い周波数の範囲までの広範
囲に亙る複合同期信号のそれぞれに対して垂直同期信号
の分離ができるようなマルチシンク形のＣＲＴにおける
垂直同期分離回路に関する。
離回路およびこれを有する表示装置に関し、詳しくは、
パーソナルコンピュータ（以下パソコン）本体からマル
チシンクロナス（以下マルチシンク）形のＣＲＴモニタ
ディスプレイ（以下ＣＲＴ）に送出される複合映像信号
から水平，垂直の同期信号を分離する回路において、水
平周波数が低い周波数から高い周波数の範囲までの広範
囲に亙る複合同期信号のそれぞれに対して垂直同期信号
の分離ができるようなマルチシンク形のＣＲＴにおける
垂直同期分離回路に関する。
【０００２】
【従来の技術】最近のパソコンでは、ウインドウズをは
じめとして、各種のソフトウェアプログラムにおいて、
モニタであるＣＲＴに対して、パソコン側から水平，垂
直の走査線の数を選択的に設定できるようになってい
る。また、高精細度のＣＲＴでは、水平ドット数が１２
００以上のものもある。それに応じて水平走査線数（垂
直ドット数）も８００本を越える。この種の垂直同期分
離回路は、垂直同期信号として従来のＴＶ信号の水平同
期信号よりも狭いパルス幅のパルスを分離することにな
る。
じめとして、各種のソフトウェアプログラムにおいて、
モニタであるＣＲＴに対して、パソコン側から水平，垂
直の走査線の数を選択的に設定できるようになってい
る。また、高精細度のＣＲＴでは、水平ドット数が１２
００以上のものもある。それに応じて水平走査線数（垂
直ドット数）も８００本を越える。この種の垂直同期分
離回路は、垂直同期信号として従来のＴＶ信号の水平同
期信号よりも狭いパルス幅のパルスを分離することにな
る。
【０００３】図３は、従来のマルチシンクのＣＲＴに内
蔵される垂直同期分離回路の一例である。１は、同期信
号分離回路であり、入力端子１ａにパソコン本体から複
合映像信号を受ける。そして、垂直同期信号と水平同期
信号を含む複合同期信号を映像信号から分離して垂直同
期分離回路２に供給する。垂直同期分離回路２は、これ
を受けて、垂直同期信号を出力端子１ｂに発生して複合
同期信号から分離する。一方、同期信号分離回路１で分
離された同期信号のうち水平同期信号については、同期
信号分離回路１から位相検出回路３や同期検出回路等に
加えられる。垂直同期分離回路２は、複合同期信号を受
ける積分回路４と、この積分回路４の出力を受けるコン
パレータ（ＣＯＭ）５とにより構成され、積分回路４
は、抵抗Ｒ1とコンデンサＣ1とを有している。コンパレ
ータ５には、比較基準となる基準電圧が基準電圧源６か
らその（−）入力に加えられ、その（＋）入力には積分
回路４から積分電圧値を受ける。
蔵される垂直同期分離回路の一例である。１は、同期信
号分離回路であり、入力端子１ａにパソコン本体から複
合映像信号を受ける。そして、垂直同期信号と水平同期
信号を含む複合同期信号を映像信号から分離して垂直同
期分離回路２に供給する。垂直同期分離回路２は、これ
を受けて、垂直同期信号を出力端子１ｂに発生して複合
同期信号から分離する。一方、同期信号分離回路１で分
離された同期信号のうち水平同期信号については、同期
信号分離回路１から位相検出回路３や同期検出回路等に
加えられる。垂直同期分離回路２は、複合同期信号を受
ける積分回路４と、この積分回路４の出力を受けるコン
パレータ（ＣＯＭ）５とにより構成され、積分回路４
は、抵抗Ｒ1とコンデンサＣ1とを有している。コンパレ
ータ５には、比較基準となる基準電圧が基準電圧源６か
らその（−）入力に加えられ、その（＋）入力には積分
回路４から積分電圧値を受ける。
【０００４】
【発明が解決しようとする課題】この種の構成の垂直同
期分離回路２は、水平等価パルスを含む垂直同期信号の
パルス幅が水平同期信号のパルス幅より大きいことを条
件として積分回路で積分することで垂直同期信号を検出
している。しかし、マルチシンクのＣＲＴにおいて、高
精細度の表示が可能なものとして、例えば、水平周波数
が１５ｋＨｚ〜２００ｋＨｚの範囲で同期できるような
ものでは、水平周波数が高くなるにつれて受ける垂直同
期信号のパルス幅も狭くなる。水平同期信号のデューテ
ィを３０％程度とし、垂直同期信号のデューティを７０
％程度とした場合に、１５ｋＨｚでの水平同期信号の１
パルス（以下１Ｈ）のパルス幅が２０μｓのときに、垂
直同期信号の１パルス（以下１Ｖsyn）の幅が４６．７
μｓになるが、これが８０ｋＨｚでは、１Ｈのパルス幅
が３．７５μｓ程度になり、１Ｖsynの幅が８．７５μ
ｓ程度になる。さらに、２００ｋＨｚでは、１Ｈのパル
ス幅が１．５μｓになり、１Ｖsynの幅が３．５μｓに
なる。
期分離回路２は、水平等価パルスを含む垂直同期信号の
パルス幅が水平同期信号のパルス幅より大きいことを条
件として積分回路で積分することで垂直同期信号を検出
している。しかし、マルチシンクのＣＲＴにおいて、高
精細度の表示が可能なものとして、例えば、水平周波数
が１５ｋＨｚ〜２００ｋＨｚの範囲で同期できるような
ものでは、水平周波数が高くなるにつれて受ける垂直同
期信号のパルス幅も狭くなる。水平同期信号のデューテ
ィを３０％程度とし、垂直同期信号のデューティを７０
％程度とした場合に、１５ｋＨｚでの水平同期信号の１
パルス（以下１Ｈ）のパルス幅が２０μｓのときに、垂
直同期信号の１パルス（以下１Ｖsyn）の幅が４６．７
μｓになるが、これが８０ｋＨｚでは、１Ｈのパルス幅
が３．７５μｓ程度になり、１Ｖsynの幅が８．７５μ
ｓ程度になる。さらに、２００ｋＨｚでは、１Ｈのパル
ス幅が１．５μｓになり、１Ｖsynの幅が３．５μｓに
なる。
【０００５】このようなことから、マルチシンクで同期
させる場合の高い周波数での垂直同期信号のパルス幅
は、低い周波数での水平同期信号よりも狭くなる。した
がって、前記のような垂直同期分離回路２の回路構成で
は、垂直同期信号を分離することはできなくなる。この
ようなことを回避するために、水平周波数に応じて積分
回路の時定数を切り替えることも考えられるが、水平周
波数の検出回路と切換回路が必要になる上に、時定数の
設定が選択的な特定値になる関係で誤検出が発生し易
い。この発明の目的は、このような従来技術の問題点を
解決するものであって、水平周波数が低い周波数から高
い周波数の範囲までの広範囲に亙る複合同期信号のそれ
ぞれに対して垂直同期信号の分離が可能な垂直同期分離
回路およびこれを有する表示装置を提供することにあ
る。
させる場合の高い周波数での垂直同期信号のパルス幅
は、低い周波数での水平同期信号よりも狭くなる。した
がって、前記のような垂直同期分離回路２の回路構成で
は、垂直同期信号を分離することはできなくなる。この
ようなことを回避するために、水平周波数に応じて積分
回路の時定数を切り替えることも考えられるが、水平周
波数の検出回路と切換回路が必要になる上に、時定数の
設定が選択的な特定値になる関係で誤検出が発生し易
い。この発明の目的は、このような従来技術の問題点を
解決するものであって、水平周波数が低い周波数から高
い周波数の範囲までの広範囲に亙る複合同期信号のそれ
ぞれに対して垂直同期信号の分離が可能な垂直同期分離
回路およびこれを有する表示装置を提供することにあ
る。
【０００６】
【課題を解決するための手段】このような目的を達成す
るこの発明の垂直同期分離回路の構成は、それぞれ周波
数の相違する水平同期信号とこれに応じて設定される垂
直同期信号とからなる複数の複合同期信号のそれぞれに
対して垂直同期信号を分離する垂直同期信号分離回路に
おいて、複合同期信号を受けて所定の幅のパルスを発生
するワンショット回路と、このワンショット回路の出力
パルスを積分して所定のＤＣ電圧を発生する積分回路
と、コンデンサと、ＤＣ電圧に応じた電流値でコンデン
サを充電する充放電回路と、コンデンサの電圧と所定の
基準電圧とを比較して垂直同期信号を発生するコンパレ
ータとを備えていて、充放電回路が、複合同期信号が発
生している期間の間コンデンサを充電し、複合同期信号
が発生していない期間にコンデンサの電荷を放電するも
のである。
るこの発明の垂直同期分離回路の構成は、それぞれ周波
数の相違する水平同期信号とこれに応じて設定される垂
直同期信号とからなる複数の複合同期信号のそれぞれに
対して垂直同期信号を分離する垂直同期信号分離回路に
おいて、複合同期信号を受けて所定の幅のパルスを発生
するワンショット回路と、このワンショット回路の出力
パルスを積分して所定のＤＣ電圧を発生する積分回路
と、コンデンサと、ＤＣ電圧に応じた電流値でコンデン
サを充電する充放電回路と、コンデンサの電圧と所定の
基準電圧とを比較して垂直同期信号を発生するコンパレ
ータとを備えていて、充放電回路が、複合同期信号が発
生している期間の間コンデンサを充電し、複合同期信号
が発生していない期間にコンデンサの電荷を放電するも
のである。
【０００７】
【発明の実施の形態】このように、ワンショット回路で
複合同期信号を受けることで、複合同期信号の水平周波
数に関係なしに、一定のパルス幅のパルスを同期信号に
対応して発生させる。これにより、複合同期信号の水平
周波数に対応してその周期だけが対応する信号を発生さ
せ、この信号の電圧を積分回路で積分することで、周期
に対応するＤＣ電圧を発生させる。そして、このＤＣ電
圧に応じた電流でコンデンサを充電する。さらに、充電
期間を同期信号のある期間に対応させることで、水平周
波数に応じて、それが高い場合には、充電期間が短く、
大きな充電電流を流し、逆に、水平周波数が低い場合に
は、充電期間が長く、小さな充電電流を流す。その結
果、コンデンサに発生する水平同期信号，垂直同期信号
の発生期間における電圧は、結果的に複合同期信号の水
平周波数の相違が相殺され、それぞれの水平周波数にお
いて、あまりピークレベルが変化しない充電電圧を得る
ことができる。そこで、垂直同期信号において発生する
充放電コンデンサの電圧をコンパレータで検出すること
で、いずれの水平周波数においても垂直同期信号を分離
することができる。
複合同期信号を受けることで、複合同期信号の水平周波
数に関係なしに、一定のパルス幅のパルスを同期信号に
対応して発生させる。これにより、複合同期信号の水平
周波数に対応してその周期だけが対応する信号を発生さ
せ、この信号の電圧を積分回路で積分することで、周期
に対応するＤＣ電圧を発生させる。そして、このＤＣ電
圧に応じた電流でコンデンサを充電する。さらに、充電
期間を同期信号のある期間に対応させることで、水平周
波数に応じて、それが高い場合には、充電期間が短く、
大きな充電電流を流し、逆に、水平周波数が低い場合に
は、充電期間が長く、小さな充電電流を流す。その結
果、コンデンサに発生する水平同期信号，垂直同期信号
の発生期間における電圧は、結果的に複合同期信号の水
平周波数の相違が相殺され、それぞれの水平周波数にお
いて、あまりピークレベルが変化しない充電電圧を得る
ことができる。そこで、垂直同期信号において発生する
充放電コンデンサの電圧をコンパレータで検出すること
で、いずれの水平周波数においても垂直同期信号を分離
することができる。
【０００８】
【実施例】図１は、この発明の垂直同期分離回路を適用
したブロック図であり、図２は、その動作を説明する波
形図である。１０は、垂直同期分離回路であって、反転
増幅器１１と、ワンショット回路１２、ローパスフィル
タ（ＬＰＦ）１３、電圧／電流変換回路（以下Ｖ／Ｉ変
換回路）１４、充放電回路１５、充電用のコンデンサ
（Ｃ）１６、そして、ヒステリシスコンパレータ（ＣＯ
Ｍ）１７とからなる。反転増幅器１１は、図３の同期信
号分離回路１から垂直同期信号と水平同期信号とからな
る複合同期信号を入力端子１０ａを介して受けて、この
複合同期信号を反転増幅して図２（ａ）に示すような正
側の立上がりパルスにする。
したブロック図であり、図２は、その動作を説明する波
形図である。１０は、垂直同期分離回路であって、反転
増幅器１１と、ワンショット回路１２、ローパスフィル
タ（ＬＰＦ）１３、電圧／電流変換回路（以下Ｖ／Ｉ変
換回路）１４、充放電回路１５、充電用のコンデンサ
（Ｃ）１６、そして、ヒステリシスコンパレータ（ＣＯ
Ｍ）１７とからなる。反転増幅器１１は、図３の同期信
号分離回路１から垂直同期信号と水平同期信号とからな
る複合同期信号を入力端子１０ａを介して受けて、この
複合同期信号を反転増幅して図２（ａ）に示すような正
側の立上がりパルスにする。
【０００９】ワンショット回路１２は、反転増幅された
複合同期信号を受けてその立上がりでトリガーされて所
定のパルス幅Ｗのパルスを同期信号に対応する周期で発
生する。ワンショット回路１２のパルス幅Ｗは、最大水
平周波数により決定される周期Ｔを基準にしてこれに対
して垂直同期信号Ｖpのデューティと等しいか、これよ
り大きなデューティに設定される。例えば、垂直同期信
号Ｖpのデューティが７０％とすれば、それより大きな
デューティ８０％のパルス幅が設定される。これによ
り、最高水平周波数の垂直同期信号のパルス幅の範囲全
般に亘って充電期間が確保でき、高い充電電圧を充電用
のコンデンサ（Ｃ）１６に得ることができる。 図２の
（ａ）は、その水平周波数ｆHが２００ｋＨｚ（これが
最高周波数とする。）の場合を示している。その周期Ｔ
がＴ＝５μｓであるので、ワンショット回路１２の出力
パルスのデューティを８０％とすれば、Ｗ＝０．８×５
＝４μｓになる。そこで、パルス幅４μｓで入力された
同期信号に対応する図２（ｂ）に示すようなパルスをワ
ンショット回路１２が出力する。なお、Ｖpは、垂直同
期信号であり、デューティ７０％とすれば、そのパルス
幅は３．５μｓである。Ｈpは、水平同期信号であり、
デューティ３０％とすれば、そのパルス幅は１．５μｓ
である。
複合同期信号を受けてその立上がりでトリガーされて所
定のパルス幅Ｗのパルスを同期信号に対応する周期で発
生する。ワンショット回路１２のパルス幅Ｗは、最大水
平周波数により決定される周期Ｔを基準にしてこれに対
して垂直同期信号Ｖpのデューティと等しいか、これよ
り大きなデューティに設定される。例えば、垂直同期信
号Ｖpのデューティが７０％とすれば、それより大きな
デューティ８０％のパルス幅が設定される。これによ
り、最高水平周波数の垂直同期信号のパルス幅の範囲全
般に亘って充電期間が確保でき、高い充電電圧を充電用
のコンデンサ（Ｃ）１６に得ることができる。 図２の
（ａ）は、その水平周波数ｆHが２００ｋＨｚ（これが
最高周波数とする。）の場合を示している。その周期Ｔ
がＴ＝５μｓであるので、ワンショット回路１２の出力
パルスのデューティを８０％とすれば、Ｗ＝０．８×５
＝４μｓになる。そこで、パルス幅４μｓで入力された
同期信号に対応する図２（ｂ）に示すようなパルスをワ
ンショット回路１２が出力する。なお、Ｖpは、垂直同
期信号であり、デューティ７０％とすれば、そのパルス
幅は３．５μｓである。Ｈpは、水平同期信号であり、
デューティ３０％とすれば、そのパルス幅は１．５μｓ
である。
【００１０】ローパスフィルタ１３は、積分回路であっ
て、ワンショット回路１２からの出力パルスを積分して
平均ＤＣ電圧値を発生する。これが最高水平周波数が２
００ｋＨｚの場合には、図２（ｂ）に点線で示す電圧値
Ｖdcである。Ｖ／Ｉ変換回路１４は、この電圧値Ｖdcを
電流値に変換して充放電回路１５に充電電流として出力
する。ここで、Ｖ／Ｉ変換回路１４は、ローパスフィル
タ１３の出力を受ける差動アンプで構成されるバッファ
アンプ１４１と、バッファアンプ１４１の出力をベース
に受け、そのエミッタ側とグランドＧＮＤとの間に挿入
された抵抗Ｒを有するＮＰＮ形のトランジスタＱ1から
なり、エミッタの電圧をバッファアンプ１４１に負帰還
させる。また、トランジスタＱ1のコレクタ側と電源ラ
インＶccとの間には、カレントミラーを構成する入力側
ＰＮＰトランジスタＱ2が挿入されている。充放電回路
１５に設けられたこのカレントミラーの出力側のトラン
ジスタＱ3、Ｑ4から同じ電流値の出力電流がそれぞれ取
り出される。
て、ワンショット回路１２からの出力パルスを積分して
平均ＤＣ電圧値を発生する。これが最高水平周波数が２
００ｋＨｚの場合には、図２（ｂ）に点線で示す電圧値
Ｖdcである。Ｖ／Ｉ変換回路１４は、この電圧値Ｖdcを
電流値に変換して充放電回路１５に充電電流として出力
する。ここで、Ｖ／Ｉ変換回路１４は、ローパスフィル
タ１３の出力を受ける差動アンプで構成されるバッファ
アンプ１４１と、バッファアンプ１４１の出力をベース
に受け、そのエミッタ側とグランドＧＮＤとの間に挿入
された抵抗Ｒを有するＮＰＮ形のトランジスタＱ1から
なり、エミッタの電圧をバッファアンプ１４１に負帰還
させる。また、トランジスタＱ1のコレクタ側と電源ラ
インＶccとの間には、カレントミラーを構成する入力側
ＰＮＰトランジスタＱ2が挿入されている。充放電回路
１５に設けられたこのカレントミラーの出力側のトラン
ジスタＱ3、Ｑ4から同じ電流値の出力電流がそれぞれ取
り出される。
【００１１】充放電回路１５のトランジスタＱ3、Ｑ4に
より取り出された２つの電流は、一方がコンデンサ１６
の充電電流とされ、他方がその放電電流の制御電流値と
される。そして、充電電流は、同期信号の発生している
期間だけコンデンサ１６に供給され、放電電流の制御電
流値は、同期信号が発生していなときコンデンサ１６を
充電電流値と同じ電流値で放電させる。その結果、コン
デンサ１６は、最高水平周波数が２００ｋＨｚの場合に
図２（ｃ）に示すように、水平同期信号Ｈpに対応して
電圧波形Ｈsが発生し、垂直同期信号Ｖpに対応して電圧
波形Ｖsが発生する。なお、この電圧波形の形態ついて
は後述する。このような電圧波形は、充放電回路１５の
充電電流値および放電電流値と、コンデンサ１６の容量
により決定され、充電電流値および放電電流値は、Ｖ／
Ｉ変換回路１４のトランジスタＱ1のエミッタに挿入さ
れた抵抗Ｒの抵抗値Ｒを選択することで設定される。こ
の電流値を一定値Ｉdcとすると、この充放電電流Ｉdc
は、Ｉdc＝Ｖdc／Ｒになる。ただし、Ｒは抵抗Ｒの抵抗
値、Ｖdcはローパスフィルタ１３の出力電圧である。そ
の結果、コンデンサ１６の容量と抵抗Ｒの抵抗値の選択
によって、前記の図２（ｃ）に示すような、垂直同期信
号Ｖpの期間には、高い充電電圧になり、水平同期信号
Ｈpの期間には低い充電電圧になって、それぞれ放電さ
れるような水平同期信号と垂直同期信号において差のあ
る電圧をコンデンサ１６が発生する。
より取り出された２つの電流は、一方がコンデンサ１６
の充電電流とされ、他方がその放電電流の制御電流値と
される。そして、充電電流は、同期信号の発生している
期間だけコンデンサ１６に供給され、放電電流の制御電
流値は、同期信号が発生していなときコンデンサ１６を
充電電流値と同じ電流値で放電させる。その結果、コン
デンサ１６は、最高水平周波数が２００ｋＨｚの場合に
図２（ｃ）に示すように、水平同期信号Ｈpに対応して
電圧波形Ｈsが発生し、垂直同期信号Ｖpに対応して電圧
波形Ｖsが発生する。なお、この電圧波形の形態ついて
は後述する。このような電圧波形は、充放電回路１５の
充電電流値および放電電流値と、コンデンサ１６の容量
により決定され、充電電流値および放電電流値は、Ｖ／
Ｉ変換回路１４のトランジスタＱ1のエミッタに挿入さ
れた抵抗Ｒの抵抗値Ｒを選択することで設定される。こ
の電流値を一定値Ｉdcとすると、この充放電電流Ｉdc
は、Ｉdc＝Ｖdc／Ｒになる。ただし、Ｒは抵抗Ｒの抵抗
値、Ｖdcはローパスフィルタ１３の出力電圧である。そ
の結果、コンデンサ１６の容量と抵抗Ｒの抵抗値の選択
によって、前記の図２（ｃ）に示すような、垂直同期信
号Ｖpの期間には、高い充電電圧になり、水平同期信号
Ｈpの期間には低い充電電圧になって、それぞれ放電さ
れるような水平同期信号と垂直同期信号において差のあ
る電圧をコンデンサ１６が発生する。
【００１２】ヒステリシスコンパレータ１７は、図２
（ｃ）に図示するように、ＨＩＧＨレベル（以下
“Ｈ”）の閾値とＬＯＷレベル（以下“Ｌ”）の閾値を
持っている。その垂直同期信号Ｖpのときに電圧波形Ｖs
において、“Ｈ”が電圧波形Ｖsの中央に発生する２つ
のピークの間の底部付近に位置していて、“Ｌ”が水平
同期信号Ｈpのピーク付近に位置している。これによ
り、コンパレータ１７の出力が接続された出力端子１０
ｂからは、図２（ｄ）に示すように、垂直同期信号Ｖsy
nが発生する。
（ｃ）に図示するように、ＨＩＧＨレベル（以下
“Ｈ”）の閾値とＬＯＷレベル（以下“Ｌ”）の閾値を
持っている。その垂直同期信号Ｖpのときに電圧波形Ｖs
において、“Ｈ”が電圧波形Ｖsの中央に発生する２つ
のピークの間の底部付近に位置していて、“Ｌ”が水平
同期信号Ｈpのピーク付近に位置している。これによ
り、コンパレータ１７の出力が接続された出力端子１０
ｂからは、図２（ｄ）に示すように、垂直同期信号Ｖsy
nが発生する。
【００１３】充放電回路１５の構成とその動作について
説明すると、Ｖ／Ｉ変換回路１４のカレントミラー負荷
のトランジスタＱ2は、ダイオード接続された入力側の
トランジスタとされ、充放電回路１５に設けられた出力
側となるＰＮＰ側のトランジスタＱ3，Ｑ4とカレントミ
ラー接続されている。また、このカレントミラーの出力
側トランジスタＱ3、Ｑ4は、そのエミッタが電源ライン
Ｖccに接続され、そのコレクタは、ぞれぞれ下流に設け
られたＮＰＮ形のトランジスタＱ5，Ｑ6からなるカレン
トミラー負荷１５１を介してグランドＧＮＤにそれぞれ
接続されている。そして、トランジスタＱ6は、トラン
ジスタＱ5に対してエミッタ面積比が２倍（マルチエミ
ッタ）になっていて、トランジスタＱ5に対して２倍の
電流が流れる。 ここで、カレントミラー１５１の入力
側トランジスタＱ5は、トランジスタＱ3に対応して設け
れたダイオード接続のトランジスタであり、その出力側
トランジスタＱ6は、トランジスタＱ4に対応して設けれ
たトランジスタであって、これらトランジスタのそれれ
のエミッタ側がグランドＧＮＤに接続されている。ま
た、トランジスタＱ5のコレクタとグランドＧＮＤ間に
は、エミッタ側がグランドＧＮＤに接続されたＮＰＮ形
のトランジスタＱ7からなるスイッチ回路１５２が設け
られていてトランジスタＱ7のベースに反転増幅器１１
から同期信号を受ける。したがって、トランジスタＱ7
は、同期信号がある期間だけＯＮ状態になる。
説明すると、Ｖ／Ｉ変換回路１４のカレントミラー負荷
のトランジスタＱ2は、ダイオード接続された入力側の
トランジスタとされ、充放電回路１５に設けられた出力
側となるＰＮＰ側のトランジスタＱ3，Ｑ4とカレントミ
ラー接続されている。また、このカレントミラーの出力
側トランジスタＱ3、Ｑ4は、そのエミッタが電源ライン
Ｖccに接続され、そのコレクタは、ぞれぞれ下流に設け
られたＮＰＮ形のトランジスタＱ5，Ｑ6からなるカレン
トミラー負荷１５１を介してグランドＧＮＤにそれぞれ
接続されている。そして、トランジスタＱ6は、トラン
ジスタＱ5に対してエミッタ面積比が２倍（マルチエミ
ッタ）になっていて、トランジスタＱ5に対して２倍の
電流が流れる。 ここで、カレントミラー１５１の入力
側トランジスタＱ5は、トランジスタＱ3に対応して設け
れたダイオード接続のトランジスタであり、その出力側
トランジスタＱ6は、トランジスタＱ4に対応して設けれ
たトランジスタであって、これらトランジスタのそれれ
のエミッタ側がグランドＧＮＤに接続されている。ま
た、トランジスタＱ5のコレクタとグランドＧＮＤ間に
は、エミッタ側がグランドＧＮＤに接続されたＮＰＮ形
のトランジスタＱ7からなるスイッチ回路１５２が設け
られていてトランジスタＱ7のベースに反転増幅器１１
から同期信号を受ける。したがって、トランジスタＱ7
は、同期信号がある期間だけＯＮ状態になる。
【００１４】このトランジスタＱ7がＯＮしている期間
は、カレントミラー１５１のトランジスタＱ5，Ｑ6がＯ
ＦＦするのでトランジスタＱ4の電流Ｉdcは、充電電流
としてコンデンサ１６に流れる。この充電は一定値Ｉdc
で行われるので、その充電波形の傾斜は、図２（ｃ）に
示すように直線状になる。また、このトランジスタＱ7
がＯＮしている期間は、同期信号が存在する期間になる
ので、水平同期信号Ｈpに対応して充電期間は短くな
り、直線が早く終了する。そして、垂直同期信号Ｖpが
存在している充電期間は、長くなり、図２（ｃ）に示す
ように直線は伸びる。一方、トランジスタＱ7がＯＦＦ
している期間は、カレントミラーのトランジスタＱ5，
Ｑ6がＯＮとなるので、トランジスタＱ6にトランジスタ
Ｑ5の２倍の電流２×Ｉdcが流れる。その結果、上流の
トランジスタＱ4の電流Ｉdcとコンデンサ１６の電流と
をシンクさせ、このときのシンク電流が２倍の２×Ｉdc
であることから、コンデンサ１６の放電電流は、Ｉdcと
なって、充電電流と同じ電流値で放電が行われる。そこ
で、放電波形は、充電側の波形の傾斜に対してこれを９
０°回転させた逆の傾斜になる。その結果としてコンデ
ンサ１６の電圧は、図２（ｃ）のような電圧波形Ｈs，
Ｖsが得られる。なお、以上の場合、充放電電流Ｉdc
は、ローパスフィルタ１３の出力電圧Ｖdcが高い値を示
すので、大きな電流値になり、前記の直線の傾きは大き
い。
は、カレントミラー１５１のトランジスタＱ5，Ｑ6がＯ
ＦＦするのでトランジスタＱ4の電流Ｉdcは、充電電流
としてコンデンサ１６に流れる。この充電は一定値Ｉdc
で行われるので、その充電波形の傾斜は、図２（ｃ）に
示すように直線状になる。また、このトランジスタＱ7
がＯＮしている期間は、同期信号が存在する期間になる
ので、水平同期信号Ｈpに対応して充電期間は短くな
り、直線が早く終了する。そして、垂直同期信号Ｖpが
存在している充電期間は、長くなり、図２（ｃ）に示す
ように直線は伸びる。一方、トランジスタＱ7がＯＦＦ
している期間は、カレントミラーのトランジスタＱ5，
Ｑ6がＯＮとなるので、トランジスタＱ6にトランジスタ
Ｑ5の２倍の電流２×Ｉdcが流れる。その結果、上流の
トランジスタＱ4の電流Ｉdcとコンデンサ１６の電流と
をシンクさせ、このときのシンク電流が２倍の２×Ｉdc
であることから、コンデンサ１６の放電電流は、Ｉdcと
なって、充電電流と同じ電流値で放電が行われる。そこ
で、放電波形は、充電側の波形の傾斜に対してこれを９
０°回転させた逆の傾斜になる。その結果としてコンデ
ンサ１６の電圧は、図２（ｃ）のような電圧波形Ｈs，
Ｖsが得られる。なお、以上の場合、充放電電流Ｉdc
は、ローパスフィルタ１３の出力電圧Ｖdcが高い値を示
すので、大きな電流値になり、前記の直線の傾きは大き
い。
【００１５】ここで、入力側の複合同期信号の水平周波
数が２００ｋＨｚから１００ｋＨｚになった場合には、
図２（ｅ）に示すような２倍の周期である１０μｓの同
期信号が発生し、垂直同期信号Ｈpのパルス幅も３μｓ
と２倍になるが、ワンショット回路１２の出力は、
（ｅ）の同期信号の周期に対応して（ｆ）に示すよう
に、パルス幅Ｗが変わらずに、単に、周期だけが２倍の
２Ｔ＝１０μｓになるだけである。ただし、Ｔは、最高
周波数２００ｋＨｚのときの周期とする。その結果、ロ
ーパスフィルタ１３の出力電圧Ｖdcは、点線で示す位置
まで低下する。これにより充放電電流Ｉdcは、Ｉdc＝Ｖ
dc／Ｒにより、減少して前記よりも小さな充放電電流が
流れ、（ｇ）に示すように、コンデンサ１６の電圧波形
Ｈs，Ｖsは、それぞれの直線の傾きが前記よりも小さく
なり、垂直同期信号も水平同期信号も時間軸方向に広が
る。そこで、水平，垂直の同期信号に対応する充電電圧
のピークレベルは、水平周波数が変化してもあまり変化
しない。その結果、前記の場合と同様に、（ｈ）に示す
ように、垂直同期信号Ｖsynをコンパレータ１７の出力
として得ることができる。
数が２００ｋＨｚから１００ｋＨｚになった場合には、
図２（ｅ）に示すような２倍の周期である１０μｓの同
期信号が発生し、垂直同期信号Ｈpのパルス幅も３μｓ
と２倍になるが、ワンショット回路１２の出力は、
（ｅ）の同期信号の周期に対応して（ｆ）に示すよう
に、パルス幅Ｗが変わらずに、単に、周期だけが２倍の
２Ｔ＝１０μｓになるだけである。ただし、Ｔは、最高
周波数２００ｋＨｚのときの周期とする。その結果、ロ
ーパスフィルタ１３の出力電圧Ｖdcは、点線で示す位置
まで低下する。これにより充放電電流Ｉdcは、Ｉdc＝Ｖ
dc／Ｒにより、減少して前記よりも小さな充放電電流が
流れ、（ｇ）に示すように、コンデンサ１６の電圧波形
Ｈs，Ｖsは、それぞれの直線の傾きが前記よりも小さく
なり、垂直同期信号も水平同期信号も時間軸方向に広が
る。そこで、水平，垂直の同期信号に対応する充電電圧
のピークレベルは、水平周波数が変化してもあまり変化
しない。その結果、前記の場合と同様に、（ｈ）に示す
ように、垂直同期信号Ｖsynをコンパレータ１７の出力
として得ることができる。
【００１６】このように、入力側の複合同期信号の水平
周波数が変化しても、それに応じて充放電電流値を増減
して充放電を行うので、充電コンデンサＣの電圧レベル
の変化が抑えられる。その結果、水平周波数が相違する
同期信号を受けても同一のコンパレータで垂直同期信号
Ｖsynを分離できる。なお、実施例の充放電回路は、一
例であって、トランジスタの形態は、ＮＰＮ形をＰＮＰ
形に、ＰＮＰ形をＮＰＮ形に変更しても同様な充放電回
路が実現できることはもちろんである。また、実施例の
コンパレータは、ヒステリシスコンパレータであるが、
これは、閾値が１つのコンパレータであってもよい。
周波数が変化しても、それに応じて充放電電流値を増減
して充放電を行うので、充電コンデンサＣの電圧レベル
の変化が抑えられる。その結果、水平周波数が相違する
同期信号を受けても同一のコンパレータで垂直同期信号
Ｖsynを分離できる。なお、実施例の充放電回路は、一
例であって、トランジスタの形態は、ＮＰＮ形をＰＮＰ
形に、ＰＮＰ形をＮＰＮ形に変更しても同様な充放電回
路が実現できることはもちろんである。また、実施例の
コンパレータは、ヒステリシスコンパレータであるが、
これは、閾値が１つのコンパレータであってもよい。
【００１７】
【発明の効果】以上の説明から理解できるように、この
発明にあっては、ワンショット回路で複合同期信号を受
けることで、複合同期信号の水平周波数にほとんど影響
されずに、一定のパルス幅のパルスを同期信号に対応し
て発生させてこれを積分して、積分した電圧に応じて得
られる電流で複合同期信号の水平周波数に応じてコンデ
ンサを充電するようにしているので、水平周波数が高い
場合には、充電期間が短くなるとともに、大きな充電電
流が流れ、逆に、水平周波数が低い場合には、充電期間
が長くなるとともに、小さな充電電流が流れる。これに
より、複合同期信号の水平周波数の相違が相殺され、複
合同期信号の水平周波数にほとんど影響されずに、いず
れの水平周波数においても垂直同期信号を分離すること
ができる。その結果、水平周波数が低い周波数から高い
周波数の範囲までの広範囲に亙る複合同期信号のそれぞ
れに対して垂直同期信号の分離が可能な垂直同期分離回
路あるいはこれを有する表示装置を実現することができ
る。
発明にあっては、ワンショット回路で複合同期信号を受
けることで、複合同期信号の水平周波数にほとんど影響
されずに、一定のパルス幅のパルスを同期信号に対応し
て発生させてこれを積分して、積分した電圧に応じて得
られる電流で複合同期信号の水平周波数に応じてコンデ
ンサを充電するようにしているので、水平周波数が高い
場合には、充電期間が短くなるとともに、大きな充電電
流が流れ、逆に、水平周波数が低い場合には、充電期間
が長くなるとともに、小さな充電電流が流れる。これに
より、複合同期信号の水平周波数の相違が相殺され、複
合同期信号の水平周波数にほとんど影響されずに、いず
れの水平周波数においても垂直同期信号を分離すること
ができる。その結果、水平周波数が低い周波数から高い
周波数の範囲までの広範囲に亙る複合同期信号のそれぞ
れに対して垂直同期信号の分離が可能な垂直同期分離回
路あるいはこれを有する表示装置を実現することができ
る。
【図１】図１は、この発明の垂直同期分離回路を適用し
たブロック図である。
たブロック図である。
【図２】図２は、その動作を説明する波形図である。
【図３】図３は、従来の垂直同期分離回路を中心とする
同期分離回路部分の説明図である。
同期分離回路部分の説明図である。
１…同期信号分離回路、２，１０…垂直同期分離回路、
３…位相検出回路、４…積分回路、５…コンパレータ、
１１…反転増幅器、１２…ワンショット回路、１３…ロ
ーパスフィルタ（ＬＰＦ）、１４…Ｖ／Ｉ変換回路、１
５…充放電回路、１６…コンデンサ、１７…ヒステリシ
スコンパレータ。
３…位相検出回路、４…積分回路、５…コンパレータ、
１１…反転増幅器、１２…ワンショット回路、１３…ロ
ーパスフィルタ（ＬＰＦ）、１４…Ｖ／Ｉ変換回路、１
５…充放電回路、１６…コンデンサ、１７…ヒステリシ
スコンパレータ。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年１２月１２日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正内容】
【０００７】
【発明の実施の形態】このように、ワンショット回路で
複合同期信号を受けることで、複合同期信号の水平周波
数に関係なしに、一定のパルス幅のパルスを同期信号に
対応して発生させる。これにより、複合同期信号の水平
周波数に対応してその周期だけが対応する信号を発生さ
せ、この信号の電圧を積分回路で積分することで、周期
に対応するＤＣ電圧を発生させる。そして、このＤＣ電
圧に応じた電流でコンデンサを充電する。さらに、充電
期間を同期信号のある期間に対応させることで、水平周
波数に応じて、それが高い場合には、充電期間が短くな
るので大きな充電電流を流し、逆に、水平周波数が低い
場合には、充電期間が長くなるので小さな充電電流を流
す。その結果、コンデンサに発生する水平同期信号，垂
直同期信号の発生期間における電圧は、結果的に複合同
期信号の水平周波数の相違が相殺され、それぞれの水平
周波数において、水平同期信号，垂直同期信号の発生期
間におけるコンデンサの電圧がそれぞれにあまりピーク
レベルが変化しない充電電圧を得ることができる。一
方、水平同期信号のデューティ比は、いずれの水平周波
数においても現在の各国のＴＶ規格等では、多くても５
０％以下であり、垂直同期信号のデューティ比は、少な
くとも５０％以上であるので、垂直同期信号のピーク値
は、いずれの水平周波数においても水平同期信号のピー
ク値よりも高くなる。そこで、垂直同期信号において発
生する充放電コンデンサの電圧をコンパレータで検出す
ることで、いずれの水平周波数においても垂直同期信号
を分離することができる。
複合同期信号を受けることで、複合同期信号の水平周波
数に関係なしに、一定のパルス幅のパルスを同期信号に
対応して発生させる。これにより、複合同期信号の水平
周波数に対応してその周期だけが対応する信号を発生さ
せ、この信号の電圧を積分回路で積分することで、周期
に対応するＤＣ電圧を発生させる。そして、このＤＣ電
圧に応じた電流でコンデンサを充電する。さらに、充電
期間を同期信号のある期間に対応させることで、水平周
波数に応じて、それが高い場合には、充電期間が短くな
るので大きな充電電流を流し、逆に、水平周波数が低い
場合には、充電期間が長くなるので小さな充電電流を流
す。その結果、コンデンサに発生する水平同期信号，垂
直同期信号の発生期間における電圧は、結果的に複合同
期信号の水平周波数の相違が相殺され、それぞれの水平
周波数において、水平同期信号，垂直同期信号の発生期
間におけるコンデンサの電圧がそれぞれにあまりピーク
レベルが変化しない充電電圧を得ることができる。一
方、水平同期信号のデューティ比は、いずれの水平周波
数においても現在の各国のＴＶ規格等では、多くても５
０％以下であり、垂直同期信号のデューティ比は、少な
くとも５０％以上であるので、垂直同期信号のピーク値
は、いずれの水平周波数においても水平同期信号のピー
ク値よりも高くなる。そこで、垂直同期信号において発
生する充放電コンデンサの電圧をコンパレータで検出す
ることで、いずれの水平周波数においても垂直同期信号
を分離することができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】ワンショット回路１２は、反転増幅された
複合同期信号を受けてその立上がりでトリガーされて所
定のパルス幅Ｗのパルスを同期信号に対応する周期で発
生する。ワンショット回路１２のパルス幅Ｗは、最大水
平周波数により決定される周期Ｔを基準にしてこれに対
して垂直同期信号Ｖpのデューティと等しいか、これよ
り大きなデューティに設定される。例えば、垂直同期信
号Ｖpのデューティが７０％とすれば、それより大きな
デューティ８０％のパルス幅が設定される。これによ
り、最高水平周波数の垂直同期信号のパルス幅の範囲全
般に亘って安定なＤＣ電圧信号を確保でき、高い充電電
圧を充電用のコンデンサ（Ｃ）１６に得ることができ
る。なお、これよりも低い水平周波数を持つ複合同期信
号の垂直同期信号では、ＤＣ電圧信号の電圧値が低くな
りかつそのパルス幅がさらに大きくなるので、ＤＣ電圧
信号の電圧値が多少変動しても前記と同様な高いピーク
値の充電電圧をコンデンサ１６に得ることができる。図
２の（ａ）は、その水平周波数ｆHが２００ｋＨｚ（こ
れが最高周波数とする。）の場合を示している。その周
期ＴがＴ＝５μｓであるので、ワンショット回路１２の
出力パルスのデューティを８０％とすれば、Ｗ＝０．８
×５＝４μｓになる。そこで、パルス幅４μｓで入力さ
れた同期信号に対応する図２（ｂ）に示すようなパルス
をワンショット回路１２が出力する。なお、Ｖpは、垂
直同期信号であり、デューティ７０％とすれば、そのパ
ルス幅は３．５μｓである。Ｈpは、水平同期信号であ
り、デューティ３０％とすれば、そのパルス幅は１．５
μｓである。
複合同期信号を受けてその立上がりでトリガーされて所
定のパルス幅Ｗのパルスを同期信号に対応する周期で発
生する。ワンショット回路１２のパルス幅Ｗは、最大水
平周波数により決定される周期Ｔを基準にしてこれに対
して垂直同期信号Ｖpのデューティと等しいか、これよ
り大きなデューティに設定される。例えば、垂直同期信
号Ｖpのデューティが７０％とすれば、それより大きな
デューティ８０％のパルス幅が設定される。これによ
り、最高水平周波数の垂直同期信号のパルス幅の範囲全
般に亘って安定なＤＣ電圧信号を確保でき、高い充電電
圧を充電用のコンデンサ（Ｃ）１６に得ることができ
る。なお、これよりも低い水平周波数を持つ複合同期信
号の垂直同期信号では、ＤＣ電圧信号の電圧値が低くな
りかつそのパルス幅がさらに大きくなるので、ＤＣ電圧
信号の電圧値が多少変動しても前記と同様な高いピーク
値の充電電圧をコンデンサ１６に得ることができる。図
２の（ａ）は、その水平周波数ｆHが２００ｋＨｚ（こ
れが最高周波数とする。）の場合を示している。その周
期ＴがＴ＝５μｓであるので、ワンショット回路１２の
出力パルスのデューティを８０％とすれば、Ｗ＝０．８
×５＝４μｓになる。そこで、パルス幅４μｓで入力さ
れた同期信号に対応する図２（ｂ）に示すようなパルス
をワンショット回路１２が出力する。なお、Ｖpは、垂
直同期信号であり、デューティ７０％とすれば、そのパ
ルス幅は３．５μｓである。Ｈpは、水平同期信号であ
り、デューティ３０％とすれば、そのパルス幅は１．５
μｓである。
Claims (3)
- 【請求項１】それぞれ周波数の相違する水平同期信号と
これに応じて設定される垂直同期信号とからなる複数の
複合同期信号のそれぞれに対して前記垂直同期信号を分
離する垂直同期信号分離回路において、 前記複合同期信号を受けて所定の幅のパルスを発生する
ワンショット回路と、このワンショット回路の出力パル
スを積分して所定のＤＣ電圧を発生する積分回路と、コ
ンデンサと、前記ＤＣ電圧に応じた電流値で前記コンデ
ンサを充電する充放電回路と、前記コンデンサの電圧と
所定の基準電圧とを比較して前記垂直同期信号を発生す
るコンパレータとを備え、前記充放電回路は、前記複合
同期信号が発生している期間の間前記コンデンサを充電
し、前記複合同期信号が発生していない期間に前記コン
デンサの電荷を放電する垂直同期信号分離回路。 - 【請求項２】さらに、前記ＤＣ電圧を電流値に変換する
電圧／電流変換回路を備え、前記ワンショット回路が発
生するパルスは、前記それぞれ周波数のうちの最高周波
数における周期を基準とした所定のデューティ比を持つ
パルスであって、そのデューティ比が前記垂直同期信号
のデューティ比と等しいか、これよりも大きなものであ
り、前記積分回路は低域フィルタであり、前記充放電回
路は、前記電圧／電流変換回路からの電流をカレントミ
ラーで受けて充電電流を発生しかつ前記コンデンサに対
して前記充電電流に実質的に等しい放電電流を発生させ
るものであり、前記コンパレータは、ヒステリシスコン
パレータである請求項１記載の垂直同期信号分離回路。 - 【請求項３】それぞれ周波数の相違する水平同期信号と
これに応じて設定される垂直同期信号とからなる複数の
複合同期信号のそれぞれに対して前記垂直同期信号を分
離する垂直同期信号分離回路を有する表示装置におい
て、 前記複合同期信号を受けて所定の幅のパルスを発生する
ワンショット回路と、このワンショット回路の出力パル
スを積分して所定のＤＣ電圧を発生する積分回路と、コ
ンデンサと、前記ＤＣ電圧に応じた電流値で前記コンデ
ンサを充電する充放電回路と、前記コンデンサの電圧と
所定の基準電圧とを比較して前記垂直同期信号を発生す
るコンパレータとを備え、前記充放電回路は、前記複合
同期信号が発生している期間の間前記コンデンサを充電
し、前記複合同期信号が発生していない期間に前記コン
デンサの電荷を放電する垂直同期信号分離回路を有する
表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329543A JPH09149287A (ja) | 1995-11-24 | 1995-11-24 | 垂直同期信号分離回路およびこれを有する表示装置 |
| TW085112972A TW311318B (ja) | 1995-11-24 | 1996-10-23 | |
| KR1019960054014A KR100432352B1 (ko) | 1995-11-24 | 1996-11-14 | 수직동기신호 분리회로 및 이를 보유하는 표시장치 |
| US08/753,017 US5805232A (en) | 1995-11-24 | 1996-11-19 | Vertical sync signal separator circuit and multi-sync monitor using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7329543A JPH09149287A (ja) | 1995-11-24 | 1995-11-24 | 垂直同期信号分離回路およびこれを有する表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09149287A true JPH09149287A (ja) | 1997-06-06 |
Family
ID=18222541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7329543A Pending JPH09149287A (ja) | 1995-11-24 | 1995-11-24 | 垂直同期信号分離回路およびこれを有する表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5805232A (ja) |
| JP (1) | JPH09149287A (ja) |
| KR (1) | KR100432352B1 (ja) |
| TW (1) | TW311318B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6018370A (en) * | 1997-05-08 | 2000-01-25 | Sony Corporation | Current source and threshold voltage generation method and apparatus for HHK video circuit |
| US6028640A (en) * | 1997-05-08 | 2000-02-22 | Sony Corporation | Current source and threshold voltage generation method and apparatus for HHK video circuit |
| JP2001078054A (ja) * | 1999-09-08 | 2001-03-23 | Mitsubishi Electric Corp | 垂直同期分離回路 |
| US7038689B2 (en) * | 2002-02-19 | 2006-05-02 | Intel Corporation | Sparse refresh double-buffering |
| US7579892B2 (en) * | 2006-05-26 | 2009-08-25 | Semiconductor Components Industries, L.L.C. | Accurate timing generator and method therefor |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4313137A (en) * | 1980-05-06 | 1982-01-26 | Zenith Radio Corporation | Integratable vertical sync separator |
| JPS61181276A (ja) * | 1985-02-07 | 1986-08-13 | Matsushita Electric Ind Co Ltd | 垂直同期信号増巾器 |
| JPH03233279A (ja) * | 1990-02-09 | 1991-10-17 | Matsushita Refrig Co Ltd | 除霜制御装置 |
| JPH074000B2 (ja) * | 1990-06-08 | 1995-01-18 | 三洋電機株式会社 | 垂直同期信号分離回路 |
| JPH04331574A (ja) * | 1991-05-07 | 1992-11-19 | Matsushita Electric Ind Co Ltd | 同期分離回路 |
| JP3252967B2 (ja) * | 1991-05-22 | 2002-02-04 | ソニー株式会社 | 垂直同期分離回路 |
-
1995
- 1995-11-24 JP JP7329543A patent/JPH09149287A/ja active Pending
-
1996
- 1996-10-23 TW TW085112972A patent/TW311318B/zh active
- 1996-11-14 KR KR1019960054014A patent/KR100432352B1/ko not_active IP Right Cessation
- 1996-11-19 US US08/753,017 patent/US5805232A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR970028998A (ko) | 1997-06-26 |
| KR100432352B1 (ko) | 2004-09-04 |
| TW311318B (ja) | 1997-07-21 |
| US5805232A (en) | 1998-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005151777A (ja) | チャージポンプ回路およびアンプ | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| JP2005151468A (ja) | アンプ | |
| JPH09149287A (ja) | 垂直同期信号分離回路およびこれを有する表示装置 | |
| JPS6014553B2 (ja) | テレビジヨン同期信号分離回路 | |
| EP0651564B1 (en) | Amplifying circuit for dynamic focus | |
| JP3089021B2 (ja) | 垂直偏向用鋸歯状波発生回路 | |
| US6424379B1 (en) | Vertical synchronization separation circuit | |
| JPH0946548A (ja) | 映像出力装置の同期信号分離回路 | |
| JPH06225313A (ja) | テレビジョン方式を識別する回路 | |
| JP3879148B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| JP3030971B2 (ja) | 同期分離装置 | |
| US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
| JP2789474B2 (ja) | 利得制御回路 | |
| JPH07212618A (ja) | 映像信号増幅回路 | |
| JP3067388B2 (ja) | パルス発生装置 | |
| JP2815865B2 (ja) | 同期信号分離回路 | |
| JPH0441660Y2 (ja) | ||
| JP3091614B2 (ja) | テレビ信号判別回路 | |
| JPH04162876A (ja) | 同期処理回路 | |
| JPH05115452A (ja) | 心電図信号増幅回路 | |
| JPH0510455Y2 (ja) | ||
| JPH05316384A (ja) | 水平同期検出回路 | |
| JPH02306290A (ja) | ダイナミック・フォーカス回路 | |
| JPS6323713B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050708 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050809 |