JPH05316384A - 水平同期検出回路 - Google Patents
水平同期検出回路Info
- Publication number
- JPH05316384A JPH05316384A JP12023192A JP12023192A JPH05316384A JP H05316384 A JPH05316384 A JP H05316384A JP 12023192 A JP12023192 A JP 12023192A JP 12023192 A JP12023192 A JP 12023192A JP H05316384 A JPH05316384 A JP H05316384A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- circuit
- output
- transistor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 水平同期検出回路の、垂直同期信号期間にお
ける出力を安定化する。 【構成】 垂直同期分離回路３からの垂直同期信号によ
って、水平同期検出回路１のトランジスタ９がオンし、
トランジスタ１４，１７のベース電圧がトランジスタ９
のコレクタ飽和電圧まで低下して、水平同期分離回路２
からの複合同期信号を遮断する。水平同期検出回路１の
水平同期検出機能を停止させる。これにより、コンデン
サ２５への充放電電流が発生せず、水平同期検出端子５
の電圧が実質的に一定化して、その垂直同期信号期間の
電圧低下がなくなり、端子５に接続された判定回路の誤
動作が防止される。
ける出力を安定化する。 【構成】 垂直同期分離回路３からの垂直同期信号によ
って、水平同期検出回路１のトランジスタ９がオンし、
トランジスタ１４，１７のベース電圧がトランジスタ９
のコレクタ飽和電圧まで低下して、水平同期分離回路２
からの複合同期信号を遮断する。水平同期検出回路１の
水平同期検出機能を停止させる。これにより、コンデン
サ２５への充放電電流が発生せず、水平同期検出端子５
の電圧が実質的に一定化して、その垂直同期信号期間の
電圧低下がなくなり、端子５に接続された判定回路の誤
動作が防止される。
Description
【０００１】
【産業上の利用分野】本発明はテレビジョン受像機等に
用いられる水平同期検出回路に関する。
用いられる水平同期検出回路に関する。
【０００２】
【従来の技術】従来この種の水平同期検出回路は図３に
示すような構成であった。図３において、２は水平同期
分離回路、４は水平出力回路、６は水平同期検出回路、
５は水平同期検出端子である。水平同期検出回路６は、
水平同期分離回路から出力された複合同期信号と、水平
出力回路４から出力された水平パルスより水平出力パル
スが水平同期信号と同期しているか否かを検出し、水平
同期検出端子５に出力していた。
示すような構成であった。図３において、２は水平同期
分離回路、４は水平出力回路、６は水平同期検出回路、
５は水平同期検出端子である。水平同期検出回路６は、
水平同期分離回路から出力された複合同期信号と、水平
出力回路４から出力された水平パルスより水平出力パル
スが水平同期信号と同期しているか否かを検出し、水平
同期検出端子５に出力していた。
【０００３】
【発明が解決しようとする課題】従来の構成の一例を図
４に示す。
４に示す。
【０００４】水平同期分離回路２から複合同期信号が、
水平出力回路４から水平パルスがそれぞれ水平同期検出
回路６へ入力され、水平同期検出端子５へ検出結果が出
力される。
水平出力回路４から水平パルスがそれぞれ水平同期検出
回路６へ入力され、水平同期検出端子５へ検出結果が出
力される。
【０００５】ここで水平同期検出回路６について、もう
少し詳しく説明する。２４は電源端子、２５は平衡用コ
ンデンサ、１４，１７，１３，１９，２０，２１はそれ
ぞれＮＰＮトランジスタ、１５，１６はそれぞれＰＮＰ
トランジスタ、２２，２３はそれぞれカレントミラー回
路、１０，１１，１２，１８はそれぞれ抵抗である。図
６（ａ）〜（ｃ）は図４に示す回路の各端子の電圧波形
である。
少し詳しく説明する。２４は電源端子、２５は平衡用コ
ンデンサ、１４，１７，１３，１９，２０，２１はそれ
ぞれＮＰＮトランジスタ、１５，１６はそれぞれＰＮＰ
トランジスタ、２２，２３はそれぞれカレントミラー回
路、１０，１１，１２，１８はそれぞれ抵抗である。図
６（ａ）〜（ｃ）は図４に示す回路の各端子の電圧波形
である。
【０００６】以下これらの図面を参照して回路動作を説
明する。図４のＮＰＮトランジスタ１４，１７の共通ベ
ースには図６（ａ）に示される複合同期信号が入力さ
れ、抵抗１０，１１の共通ラインには図６（ｂ）に示さ
れる水平パルスが入力される。図６（ａ）の電圧波形が
Ｈｉｇｈ（電圧がＶSH）でかつ図６（ｂ）の電圧波形が
Ｈｉｇｈ（電圧がＶHH）のとき抵抗１２に流れる電流Ｉ
12は
明する。図４のＮＰＮトランジスタ１４，１７の共通ベ
ースには図６（ａ）に示される複合同期信号が入力さ
れ、抵抗１０，１１の共通ラインには図６（ｂ）に示さ
れる水平パルスが入力される。図６（ａ）の電圧波形が
Ｈｉｇｈ（電圧がＶSH）でかつ図６（ｂ）の電圧波形が
Ｈｉｇｈ（電圧がＶHH）のとき抵抗１２に流れる電流Ｉ
12は
【０００７】
【数１】
【０００８】（Ｒ12：抵抗１２の抵抗値）となり同様に
抵抗１８に流れる電流Ｉ18は
抵抗１８に流れる電流Ｉ18は
【０００９】
【数２】
【００１０】（Ｒ12：抵抗１８の抵抗値）となる。一方
図６（ａ）の電圧波形がＨｉｇｈで図６（ｂ）の電圧波
形がＬｏｗ（電圧が０Ｖ）のとき抵抗１２には電流は流
れず、抵抗１８に流れる電流Ｉ18は
図６（ａ）の電圧波形がＨｉｇｈで図６（ｂ）の電圧波
形がＬｏｗ（電圧が０Ｖ）のとき抵抗１２には電流は流
れず、抵抗１８に流れる電流Ｉ18は
【００１１】
【数３】
【００１２】となる。また図６（ａ）の電圧波形がＬｏ
ｗ（電圧が０Ｖ）のときは、図６（ｂ）の電圧波形がＨ
ｉｇｈでもＬｏｗでも抵抗１２，１８にはともに電流は
流れない。図６（ａ）（ｂ）に示すように水平同期信号
と水平パルスの位相が合っているときコンデンサ２５に
は水平同期信号期間、抵抗１２に発生した電流Ｉ12がミ
ラー回路２２により充電される。一方抵抗１８に発生し
た電流Ｉ18はＮＰＮトランジスタ１９に流れるため、放
電電流は流れない。つまりコンデンサ２５には充電電流
のみが流れ、水平同期検出端子５の電圧は図６（ｃ）で
示すようにＶo＝Ｖcc−Ｖsat22となり、水平同期信号と
水平パルスとが同期しているとして出力する。
ｗ（電圧が０Ｖ）のときは、図６（ｂ）の電圧波形がＨ
ｉｇｈでもＬｏｗでも抵抗１２，１８にはともに電流は
流れない。図６（ａ）（ｂ）に示すように水平同期信号
と水平パルスの位相が合っているときコンデンサ２５に
は水平同期信号期間、抵抗１２に発生した電流Ｉ12がミ
ラー回路２２により充電される。一方抵抗１８に発生し
た電流Ｉ18はＮＰＮトランジスタ１９に流れるため、放
電電流は流れない。つまりコンデンサ２５には充電電流
のみが流れ、水平同期検出端子５の電圧は図６（ｃ）で
示すようにＶo＝Ｖcc−Ｖsat22となり、水平同期信号と
水平パルスとが同期しているとして出力する。
【００１３】このような従来の構成では、垂直同期信号
期間においては、図６（ｂ）に示される水平パルスのデ
ューティーが、通常ハイ期間がロー期間より短く設定さ
れているため、Ｉ12≒Ｉ18Lのとき、水平同期検出端子
５の電圧波形図６（ｃ）に示すように電圧が下がる。こ
のため、水平同期検出端子５が接続されている判定回路
が、誤判定を起こすという不都合が生じた。
期間においては、図６（ｂ）に示される水平パルスのデ
ューティーが、通常ハイ期間がロー期間より短く設定さ
れているため、Ｉ12≒Ｉ18Lのとき、水平同期検出端子
５の電圧波形図６（ｃ）に示すように電圧が下がる。こ
のため、水平同期検出端子５が接続されている判定回路
が、誤判定を起こすという不都合が生じた。
【００１４】本発明はこのような課題を解決するための
もので、安定な水平同期検出出力を行うことを目的とす
るものである。
もので、安定な水平同期検出出力を行うことを目的とす
るものである。
【００１５】
【課題を解決するための手段】前記課題を解決するため
に本発明は、垂直同期分離回路より出力された垂直同期
信号を用いて複合同期信号入力を垂直同期信号期間、遮
断することにより、複合同期信号と水平パルスによる水
平同期検出機能が垂直同期信号期間停止され、水平同期
検出出力が水平同期検出端子に出力されることを特徴と
する水平同期検出回路を提供する。
に本発明は、垂直同期分離回路より出力された垂直同期
信号を用いて複合同期信号入力を垂直同期信号期間、遮
断することにより、複合同期信号と水平パルスによる水
平同期検出機能が垂直同期信号期間停止され、水平同期
検出出力が水平同期検出端子に出力されることを特徴と
する水平同期検出回路を提供する。
【００１６】
【作用】この構成により、垂直同期信号付近での出力電
圧の乱れが押えられ安定な水平同期検出出力を出力す
る。
圧の乱れが押えられ安定な水平同期検出出力を出力す
る。
【００１７】
【実施例】図１は本発明の一実施例による水平同期検出
回路を示している。図１において図３と同一機能をもつ
部分には図３と同一番号を付して説明を省略する。図１
において１は水平同期検出回路、３は垂直同期分離回路
である。水平同期検出回路１は水平同期分離回路２より
出力された複合同期信号と水平出力回路より出力された
水平パルスとにより水平同期検出端子５に検出結果を出
力するが垂直同期分離回路３から出力される垂直同期信
号期間は検出機能を停止する。図２はその具体的回路例
である。図２において図４と同一機能を持つ部分には図
４と同一番号を付して、説明を省略する。図２におい
て、３は垂直同期分離回路、７，８はそれぞれ抵抗、９
はＮＰＮトランジスタである。なお水平同期検出回路の
基本動作については従来回路と同じであるので説明を省
略する。したがってここではトランジスタ９による作用
について説明する。図２において垂直同期分離回路より
抵抗８に図５（ｃ）に示す垂直同期信号が入力されると
信号が十分ハイのときトランジスタ９がオンし抵抗７に
電流が流れるためトランジスタ１４，１７のベースがト
ランジスタ９のコレクタ飽和電圧まで下がるため、複合
同期信号図５（ｃ）の電圧によらず、コンデンサ２５へ
の充放電電流は発生しない。よって水平同期検出端子５
の電圧波形は図５（ｄ）のようになり垂直同期信号期間
の電圧の低下はほとんどなくなる。
回路を示している。図１において図３と同一機能をもつ
部分には図３と同一番号を付して説明を省略する。図１
において１は水平同期検出回路、３は垂直同期分離回路
である。水平同期検出回路１は水平同期分離回路２より
出力された複合同期信号と水平出力回路より出力された
水平パルスとにより水平同期検出端子５に検出結果を出
力するが垂直同期分離回路３から出力される垂直同期信
号期間は検出機能を停止する。図２はその具体的回路例
である。図２において図４と同一機能を持つ部分には図
４と同一番号を付して、説明を省略する。図２におい
て、３は垂直同期分離回路、７，８はそれぞれ抵抗、９
はＮＰＮトランジスタである。なお水平同期検出回路の
基本動作については従来回路と同じであるので説明を省
略する。したがってここではトランジスタ９による作用
について説明する。図２において垂直同期分離回路より
抵抗８に図５（ｃ）に示す垂直同期信号が入力されると
信号が十分ハイのときトランジスタ９がオンし抵抗７に
電流が流れるためトランジスタ１４，１７のベースがト
ランジスタ９のコレクタ飽和電圧まで下がるため、複合
同期信号図５（ｃ）の電圧によらず、コンデンサ２５へ
の充放電電流は発生しない。よって水平同期検出端子５
の電圧波形は図５（ｄ）のようになり垂直同期信号期間
の電圧の低下はほとんどなくなる。
【００１８】
【発明の効果】以上のように、本発明によれば、垂直同
期信号期間の水平同期検出端子の電圧低下を防ぐことが
でき、水平同期検出端子が接続されている判定回路が、
誤判定を起こすことがない、安定な水平同期検出出力を
行うことができるという効果が得られる。
期信号期間の水平同期検出端子の電圧低下を防ぐことが
でき、水平同期検出端子が接続されている判定回路が、
誤判定を起こすことがない、安定な水平同期検出出力を
行うことができるという効果が得られる。
【図１】本発明の一実施例による水平同期検出回路を示
すブロック図
すブロック図
【図２】本発明の一実施例における具体的回路図
【図３】従来の構成による水平同期検出回路を示すブロ
ック図
ック図
【図４】従来の構成による一実施例における具体回路図
【図５】本発明における各点の電圧を示す波形図
【図６】従来回路における各点の電圧を示す波形図
１，６ 水平同期検出回路 ２ 水平同期分離回路 ３ 垂直同期分離回路 ４ 水平出力回路 ５ 水平同期検出端子 ７，８，１０，１１，１２，１８ 抵抗 ９，１３，１４，１７，１９，２０，２１ ＮＰＮトラ
ンジスタ １５，１６ ＰＮＰトランジスタ ２２，２３ カレントミラー回路 ２４ 電源端子 ２６ コンデンサ
ンジスタ １５，１６ ＰＮＰトランジスタ ２２，２３ カレントミラー回路 ２４ 電源端子 ２６ コンデンサ
Claims (2)
- 【請求項１】水平同期分離回路から出力された複合同期
信号と偏向信号処理回路から出力された水平パルスとに
より水平の同期を検出する水平同期検出回路において、
垂直同期信号処理回路から出力された垂直同期信号期間
中、水平同期検出機能を停止して、水平同期検出出力を
水平同期検出端子に出力することを特徴とした水平同期
検出回路。 - 【請求項２】水平同期分離回路の出力を第１のＮＰＮト
ランジスタおよび第２のＮＰＮトランジスタの共通ベー
スラインに第１の抵抗を介して接続し、垂直同期分離回
路の出力が第２の抵抗を介してベースに接続されエミッ
タが接地された第３のＮＰＮトランジスタのコレクタを
前記第１，第２のトランジスタの共通ベースラインに接
続し、水平出力回路の出力が第３の抵抗を介してベース
に接続されエミッタが接地された第４のＮＰＮトランジ
スタのコレクタと前記第１のＮＰＮトランジスタのエミ
ッタを第４の抵抗を介して接続し、かつ前記水平出力回
路の出力を第５の抵抗を介しエミッタが接地された第５
のＮＰＮトランジスタのベースに接続し、前記第５のト
ランジスタのコレクタを第６の抵抗を介してコレクタが
電源に接続された前記第２のトランジスタのエミッタと
接続し、かつコレクタとベースを接続した第６のＮＰＮ
トランジスタのコレクタとに接続し、前記第６のトラン
ジスタのベースを第７のＮＰＮトランジスタのベースに
接続し、前記第６および第７のエミッタをそれぞれ接地
することにより、第１のカレントミラー回路を構成し、
前記第１のトランジスタのコレクタを、コレクタとベー
スを接続した第８のＰＮＰトランジスタのコレクタに接
続し、前記第８のベースは第９のトランジスタのベース
に接続し、前記第８のエミッタおよび第９のエミッタを
それぞれ電源に接続することにより、第２のカレントミ
ラー回路を構成し前記第２のカレントミラー回路の出力
となる前記第９のトランジスタのコレクタと、前記第１
のカレントミラー回路の出力となる前記第７のトランジ
スタのコレクタを接続し、水平同期検出端子とし、前記
水平同期検出端子と接地間にコンデンサを接続してなる
請求項１記載の水平同期検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12023192A JPH05316384A (ja) | 1992-05-13 | 1992-05-13 | 水平同期検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12023192A JPH05316384A (ja) | 1992-05-13 | 1992-05-13 | 水平同期検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05316384A true JPH05316384A (ja) | 1993-11-26 |
Family
ID=14781104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12023192A Pending JPH05316384A (ja) | 1992-05-13 | 1992-05-13 | 水平同期検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05316384A (ja) |
-
1992
- 1992-05-13 JP JP12023192A patent/JPH05316384A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0058729B1 (en) | Synchronizing signal separator circuit | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| JPH05316384A (ja) | 水平同期検出回路 | |
| US4789896A (en) | Vertical synchronizing pulse generating circuit | |
| US5805232A (en) | Vertical sync signal separator circuit and multi-sync monitor using the same | |
| JP2001209441A (ja) | 定電圧電源回路 | |
| JPH0441660Y2 (ja) | ||
| US4942314A (en) | Peak holding circuit for a color television receiver | |
| JPS62250773A (ja) | 一致回路 | |
| JPH0568154B2 (ja) | ||
| JPH0211086A (ja) | バーストゲートパルス生成回路 | |
| JPH0134455Y2 (ja) | ||
| JP2956983B2 (ja) | 垂直同期信号分離回路 | |
| KR940002985Y1 (ko) | Tv의 수직동기 신호분리 회로 | |
| JPH0212738Y2 (ja) | ||
| JPS6129188B2 (ja) | ||
| JP3221794B2 (ja) | クロマ信号処理用ラインアイデント回路 | |
| JPH06268889A (ja) | 同期分離装置 | |
| JP3586372B2 (ja) | 水平同期検出回路 | |
| KR930003563B1 (ko) | 동기 신호 발생 장치 | |
| JPS5879380A (ja) | 同期分離回路 | |
| JPH082085B2 (ja) | 同期検出装置 | |
| JPS6384379A (ja) | 同期信号分離回路 | |
| JPH08181885A (ja) | クランプ回路及びこれを用いた同期信号除去回路 | |
| JPS596120B2 (ja) | 直流電圧検出回路 |