JPH06268889A - 同期分離装置 - Google Patents
同期分離装置Info
- Publication number
- JPH06268889A JPH06268889A JP24727191A JP24727191A JPH06268889A JP H06268889 A JPH06268889 A JP H06268889A JP 24727191 A JP24727191 A JP 24727191A JP 24727191 A JP24727191 A JP 24727191A JP H06268889 A JPH06268889 A JP H06268889A
- Authority
- JP
- Japan
- Prior art keywords
- synchronizing signal
- sync
- signal
- circuits
- sync separation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 弱電界時のノイズ成分の多い複合映像信号か
らノイズのない同期信号を分離し、また、同期レベルの
低い複合映像信号に対しても十分な検出能力をもち、安
定した同期信号を分離する。 【構成】 同期信号の尖端を保持する機能を備えた第１
の同期分離回路５〜２３と、前記第１の同期分離回路５
〜２３とは異なる放電時定数を有する第２の同期分離回
路２４〜３４のそれぞれの出力を論理和回路３５〜３７
で演算し、最終的な同期分離出力としてとり出す。
らノイズのない同期信号を分離し、また、同期レベルの
低い複合映像信号に対しても十分な検出能力をもち、安
定した同期信号を分離する。 【構成】 同期信号の尖端を保持する機能を備えた第１
の同期分離回路５〜２３と、前記第１の同期分離回路５
〜２３とは異なる放電時定数を有する第２の同期分離回
路２４〜３４のそれぞれの出力を論理和回路３５〜３７
で演算し、最終的な同期分離出力としてとり出す。
Description
【０００１】
【産業上の利用分野】本発明は、電界強度が非常に弱い
とき、雑音成分の多い複合映像信号、および、映像信号
の同期信号レベルの変動に対しても、安定した同期分離
信号を抽出しうる同期分離装置に関するものである。
とき、雑音成分の多い複合映像信号、および、映像信号
の同期信号レベルの変動に対しても、安定した同期分離
信号を抽出しうる同期分離装置に関するものである。
【０００２】
【従来の技術】図３は、従来用いられている差動型の同
期分離回路である。図３中、１は入力端子、２は電源電
圧端子、３は出力端子、４は接地端子、５，６，９，１
０，１１はＮＰＮトランジスタ、７，８，１２はＰＮＰ
トランジスタ、１３，１４，１５は電流源、１６，１７
はエミッタ抵抗、１８は放電用抵抗、１９，２０は負荷
抵抗、２１，２２はバイアス抵抗、２３はピークホール
ド用コンデンサである。
期分離回路である。図３中、１は入力端子、２は電源電
圧端子、３は出力端子、４は接地端子、５，６，９，１
０，１１はＮＰＮトランジスタ、７，８，１２はＰＮＰ
トランジスタ、１３，１４，１５は電流源、１６，１７
はエミッタ抵抗、１８は放電用抵抗、１９，２０は負荷
抵抗、２１，２２はバイアス抵抗、２３はピークホール
ド用コンデンサである。
【０００３】通常受信時、入力端子１に図４（ａ）に示
すような負極性の複合映像信号が入力されると、ＰＮＰ
トランジスタ７，８で構成されるミラー回路を介して負
荷抵抗１９に図４（ｂ）の実線のような正パルスが現わ
れる。
すような負極性の複合映像信号が入力されると、ＰＮＰ
トランジスタ７，８で構成されるミラー回路を介して負
荷抵抗１９に図４（ｂ）の実線のような正パルスが現わ
れる。
【０００４】一方、トランジスタ９のエミッタと接地端
子間には、ピークホールド用コンデンサ２３および放電
用抵抗１８が挿入されている。このため複合映像信号の
同期期間、ピークホールドが行われ、映像期間では放電
用抵抗１８による放電が行われる。その結果、トランジ
スタ１１のベースには、トランジスタ１２、および抵抗
２２，２１で電位調整された図４（ｂ）の一点鎖線のよ
うな鋸歯状波が発生する。
子間には、ピークホールド用コンデンサ２３および放電
用抵抗１８が挿入されている。このため複合映像信号の
同期期間、ピークホールドが行われ、映像期間では放電
用抵抗１８による放電が行われる。その結果、トランジ
スタ１１のベースには、トランジスタ１２、および抵抗
２２，２１で電位調整された図４（ｂ）の一点鎖線のよ
うな鋸歯状波が発生する。
【０００５】図４（ｂ）に実線と一点鎖線で示すそれぞ
れの波形が電圧比較され、出力端子３に図４（ｃ）に示
すような同期分離出力が得られる。
れの波形が電圧比較され、出力端子３に図４（ｃ）に示
すような同期分離出力が得られる。
【０００６】
【発明が解決しようとする課題】図３に示す従来の同期
分離装置において、電界強度が非常に弱いとき、入力端
子１には、図４（ｄ）に示すような雑音成分の多い波形
が入力される。さらに何らかの要因で同期パルスレベル
が通常レベルに比べて低い場合が起こりうる。この時、
負荷抵抗１９には、ノイズ成分を含み、出力振幅の異な
る図４（ｅ）の実線のような正パルスが発生する。
分離装置において、電界強度が非常に弱いとき、入力端
子１には、図４（ｄ）に示すような雑音成分の多い波形
が入力される。さらに何らかの要因で同期パルスレベル
が通常レベルに比べて低い場合が起こりうる。この時、
負荷抵抗１９には、ノイズ成分を含み、出力振幅の異な
る図４（ｅ）の実線のような正パルスが発生する。
【０００７】この場合、トランジスタ１１ベースの基準
電圧｛ΔＶ1≒Ｖ1〔１−Ｒ21／（Ｒ 21＋Ｒ22）〕｝は、
図４（ｆ）に示すように同期分離出力のノイズレベルに
影響をおよぼす。
電圧｛ΔＶ1≒Ｖ1〔１−Ｒ21／（Ｒ 21＋Ｒ22）〕｝は、
図４（ｆ）に示すように同期分離出力のノイズレベルに
影響をおよぼす。
【０００８】また、ピークホールド用コンデンサ２３，
放電用抵抗１８で決まる放電時定数（τ1＝Ｃ23×
Ｒ18）が小さいと、同期パルスレベルが低いとき、図４
（ｅ）から明らかなように、同期レベルが検出できない
ことがある。したがって、安定した同期分離信号を得よ
うとすると、抵抗２２，２１による基準電圧の設定、お
よびピークホールド用コンデンサ２３，放電用抵抗１８
による時定数の決定が非常に重要で、その最適値を求め
るのがきわめて困難であった。
放電用抵抗１８で決まる放電時定数（τ1＝Ｃ23×
Ｒ18）が小さいと、同期パルスレベルが低いとき、図４
（ｅ）から明らかなように、同期レベルが検出できない
ことがある。したがって、安定した同期分離信号を得よ
うとすると、抵抗２２，２１による基準電圧の設定、お
よびピークホールド用コンデンサ２３，放電用抵抗１８
による時定数の決定が非常に重要で、その最適値を求め
るのがきわめて困難であった。
【０００９】本発明は上記課題を解決する同期分離装置
を提供するものである。
を提供するものである。
【００１０】
【課題を解決するための手段】この目的を達成するため
に本発明の同期分離装置は、同期信号の尖端を保持する
機能を有する第１の同期分離回路と、前記第１の同期分
離回路とは異なる放電時定数を有する第２の同期分離回
路を備え、第１，第２の同期分離回路のそれぞれの出力
の論理和を最終的な同期分離出力としてとり出すもので
ある。
に本発明の同期分離装置は、同期信号の尖端を保持する
機能を有する第１の同期分離回路と、前記第１の同期分
離回路とは異なる放電時定数を有する第２の同期分離回
路を備え、第１，第２の同期分離回路のそれぞれの出力
の論理和を最終的な同期分離出力としてとり出すもので
ある。
【００１１】
【作用】この構成によると、第１および第２の同期分離
回路の放電時定数を適当に選ぶことにより、弱電界時に
おいてもノイズ成分が少なく、また、同期期間の入力レ
ベル変動に対しても同期信号の検出が可能で、安定した
同期信号を得ることができる。
回路の放電時定数を適当に選ぶことにより、弱電界時に
おいてもノイズ成分が少なく、また、同期期間の入力レ
ベル変動に対しても同期信号の検出が可能で、安定した
同期信号を得ることができる。
【００１２】
【実施例】図１は本発明の一実施例における同期信号分
離装置を示すものである。図２は図１の各部の信号波形
である。図１と図２において、図３，図４と同一の部分
には同じ番号を付与している。
離装置を示すものである。図２は図１の各部の信号波形
である。図１と図２において、図３，図４と同一の部分
には同じ番号を付与している。
【００１３】図１においては、図３と同一番号を付した
素子で第１の同期分離回路を構成している。そして、ト
ランジスタ２４，２５，２６，２７、ピークホールド用
コンデンサ３０、放電用抵抗３１、定電流源２８，２
９、抵抗３２，３３，３４で第２の同期分離回路を構成
している。トランジスタ３５，３６と定電流源３７で論
理和回路を構成している。３８は出力端子である。
素子で第１の同期分離回路を構成している。そして、ト
ランジスタ２４，２５，２６，２７、ピークホールド用
コンデンサ３０、放電用抵抗３１、定電流源２８，２
９、抵抗３２，３３，３４で第２の同期分離回路を構成
している。トランジスタ３５，３６と定電流源３７で論
理和回路を構成している。３８は出力端子である。
【００１４】以上のように構成された本実施例の同期分
離装置について、以下その動作を説明する。
離装置について、以下その動作を説明する。
【００１５】第１の同期分離回路と同様に、第２の同期
分離回路においても、負荷抵抗１９に出力される信号の
同期期間はピークホールド用コンデンサ３０でピークホ
ールドされ、映像期間では抵抗３１によって放電する。
その結果、トランジスタ２６のベースには、トランジス
タ２７、および抵抗３４，３３で電位調整された鋸歯状
波が印加される。第１の同期分離出力をトランジスタ１
０のコレクタより、第２の同期分離出力をトランジスタ
２５のコレクタよりそれぞれ取り出し、論理和回路であ
るトランジスタ３５，３６のベースにそれぞれ印加し、
出力端子３８より最終的な同期分離信号を出力する。
分離回路においても、負荷抵抗１９に出力される信号の
同期期間はピークホールド用コンデンサ３０でピークホ
ールドされ、映像期間では抵抗３１によって放電する。
その結果、トランジスタ２６のベースには、トランジス
タ２７、および抵抗３４，３３で電位調整された鋸歯状
波が印加される。第１の同期分離出力をトランジスタ１
０のコレクタより、第２の同期分離出力をトランジスタ
２５のコレクタよりそれぞれ取り出し、論理和回路であ
るトランジスタ３５，３６のベースにそれぞれ印加し、
出力端子３８より最終的な同期分離信号を出力する。
【００１６】以上が一般的な信号の流れであるが、ここ
で、図２（ａ）に示すような雑音成分の多い入力信号が
図１の入力端子１に印加された場合を考える。この場
合、従来と同様にトランジスタ１０，２５のベースには
図２の（ｂ）に示すような同期信号が印加され、トラン
ジスタ１１のベースには同期信号の尖端よりΔＶ1≒Ｖ1
〔１−Ｒ22／（Ｒ21＋Ｒ22）〕だけ低く、時定数τ1で
放電する信号が加えられる。そして差動アンプを構成す
るトランジスタ１０，１１のコレクタには図２（ｃ）の
ような波形が得られる。ΔＶ1の設定にも依存するが、
同期パルス期間内には、ノイズ成分が含まれる。また、
同期パルスレベルが変動し、レベルが下がった場合にお
いても、放電によって、トランジスタ１１の比較電圧が
下がるため、同期パルスが図２（ｃ）のように出力され
る。
で、図２（ａ）に示すような雑音成分の多い入力信号が
図１の入力端子１に印加された場合を考える。この場
合、従来と同様にトランジスタ１０，２５のベースには
図２の（ｂ）に示すような同期信号が印加され、トラン
ジスタ１１のベースには同期信号の尖端よりΔＶ1≒Ｖ1
〔１−Ｒ22／（Ｒ21＋Ｒ22）〕だけ低く、時定数τ1で
放電する信号が加えられる。そして差動アンプを構成す
るトランジスタ１０，１１のコレクタには図２（ｃ）の
ような波形が得られる。ΔＶ1の設定にも依存するが、
同期パルス期間内には、ノイズ成分が含まれる。また、
同期パルスレベルが変動し、レベルが下がった場合にお
いても、放電によって、トランジスタ１１の比較電圧が
下がるため、同期パルスが図２（ｃ）のように出力され
る。
【００１７】一方、トランジスタ２６のベースには、次
の電圧が現われる。 ΔＶ2≒Ｖ1〔１−Ｒ34／（Ｒ33＋Ｒ34）〕＞ΔＶ1 この電圧ΔＶ2を、図２（ｂ）のようにノイズ成分を検
出しないレベルに設定し、また、放電用抵抗３１，ピー
クホールド用コンデンサ３０の時定数τ2を第１の同期
分離回路の時定数τ1より大きくしておく。この時の出
力パルスは、図２（ｄ）のように同期パルス期間にノイ
ズは含まれないが、図２（ａ）のような同期レベルの低
い信号に対しては検出されないことがある。
の電圧が現われる。 ΔＶ2≒Ｖ1〔１−Ｒ34／（Ｒ33＋Ｒ34）〕＞ΔＶ1 この電圧ΔＶ2を、図２（ｂ）のようにノイズ成分を検
出しないレベルに設定し、また、放電用抵抗３１，ピー
クホールド用コンデンサ３０の時定数τ2を第１の同期
分離回路の時定数τ1より大きくしておく。この時の出
力パルスは、図２（ｄ）のように同期パルス期間にノイ
ズは含まれないが、図２（ａ）のような同期レベルの低
い信号に対しては検出されないことがある。
【００１８】次に、この図２（ｃ），図２（ｄ）の出力
信号をトランジスタ３５，３６のベースにそれぞれ入力
すると、電位の低い側の信号が出力され、図２（ｅ）の
ように、ノイズ成分がなく、同期信号の検出もれのな
い、同期分離信号が得られる。
信号をトランジスタ３５，３６のベースにそれぞれ入力
すると、電位の低い側の信号が出力され、図２（ｅ）の
ように、ノイズ成分がなく、同期信号の検出もれのな
い、同期分離信号が得られる。
【００１９】
【発明の効果】以上のように本発明は、第１，第２の同
期分離回路を備え、第１，第２の同期分離出力の論理和
をとって出力する同期分離装置であり、電界強度の弱い
電波を受信する場合においても、ノイズのない同期分離
信号が得られる。また、同期レベルの低い入力信号に対
しても十分な検出能力を持ち、安定した同期分離信号の
分離ができる。
期分離回路を備え、第１，第２の同期分離出力の論理和
をとって出力する同期分離装置であり、電界強度の弱い
電波を受信する場合においても、ノイズのない同期分離
信号が得られる。また、同期レベルの低い入力信号に対
しても十分な検出能力を持ち、安定した同期分離信号の
分離ができる。
【図１】本発明の一実施例における同期分離装置の回路
図
図
【図２】本発明の一実施例における同期分離装置の各部
の信号波形図
の信号波形図
【図３】従来の同期分離装置の回路図
【図４】従来の同期分離装置の各部信号波形図
１ 入力端子 ２ 電源端子 ４ 接地端子 ５〜２３ 第１の同期分離回路を構成する素子 ２４〜３４ 第２の同期分離回路を構成する素子 ３５〜３７ 論理和回路を構成する素子 ３８ 出力端子
Claims (1)
- 【請求項１】複合映像信中の同期信号の尖端を保持する
機能を有する第１の同期分離回路と、前記第１の同期分
離回路とは異なる放電時定数を有する第２の同期分離回
路と、前記第１，第２の同期分離回路のそれぞれの出力
を演算する論理和回路とを備えた同期分離装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3247271A JP3030971B2 (ja) | 1991-09-26 | 1991-09-26 | 同期分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3247271A JP3030971B2 (ja) | 1991-09-26 | 1991-09-26 | 同期分離装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06268889A true JPH06268889A (ja) | 1994-09-22 |
| JP3030971B2 JP3030971B2 (ja) | 2000-04-10 |
Family
ID=17160990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3247271A Expired - Fee Related JP3030971B2 (ja) | 1991-09-26 | 1991-09-26 | 同期分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3030971B2 (ja) |
-
1991
- 1991-09-26 JP JP3247271A patent/JP3030971B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3030971B2 (ja) | 2000-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4496977A (en) | Synchronizing circuit for matrix television set | |
| US20050104651A1 (en) | Charge pump circuit and amplifier | |
| US7423698B2 (en) | Amplifier for amplifying input signal such as video signal and outputting amplified signal | |
| JPH06268889A (ja) | 同期分離装置 | |
| US5045943A (en) | Synchronous signal separation circuit | |
| JPH09149287A (ja) | 垂直同期信号分離回路およびこれを有する表示装置 | |
| JPH10178363A (ja) | 集積回路 | |
| KR930003565B1 (ko) | 동기신호 분리장치 | |
| JPH0441660Y2 (ja) | ||
| JP3879148B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| EP0409322A1 (en) | Filter circuit comprising an amplifier and a capacitor | |
| JP2956983B2 (ja) | 垂直同期信号分離回路 | |
| US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
| KR890001356Y1 (ko) | 합성 비디오신호의 디지탈 동기신호 분리용 집적회로 | |
| JPH0559634B2 (ja) | ||
| JPS6345096Y2 (ja) | ||
| JP2815865B2 (ja) | 同期信号分離回路 | |
| JPH0417510B2 (ja) | ||
| KR860001146B1 (ko) | 무방송 채널 수신 잡음 제거회로 | |
| KR900001113B1 (ko) | 합성 비디오신호의 디지탈 동기신호 분리용 집적회로 | |
| JPH05316384A (ja) | 水平同期検出回路 | |
| JPS63318886A (ja) | ゲ−トパルス生成回路 | |
| JP2000041156A (ja) | 水平同期信号分離回路 | |
| JP2000101869A (ja) | クランプ回路 | |
| JPS5947909B2 (ja) | 同期分離装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |