JPH10178363A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH10178363A JPH10178363A JP9335416A JP33541697A JPH10178363A JP H10178363 A JPH10178363 A JP H10178363A JP 9335416 A JP9335416 A JP 9335416A JP 33541697 A JP33541697 A JP 33541697A JP H10178363 A JPH10178363 A JP H10178363A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- integrated circuit
- amplifier
- current
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000003321 amplification Effects 0.000 claims description 13
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 6
- 230000007423 decrease Effects 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 claims 1
- 229920006395 saturated elastomer Polymers 0.000 abstract 2
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/4446—IF amplifier circuits specially adapted for B&W TV
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3068—Circuits generating control signals for both R.F. and I.F. stages
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Amplification And Gain Control (AREA)
- Television Receiver Circuits (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【課題】 高周波受信機用中間周波数増幅器が飽和する
時生ずる局部発振器周波数の同期の劣化を改善する。 【解決手段】 通常の自動利得制御（ＡＧＣ）の外に、
局部発振器を有する周波数混合器（７）、第１中間周波
数増幅器（８）、帯域通過フィルタ（９）および第２中
間周波数増幅器（１０）が、フェイスロックループ比較
器（１２）により制御される局部発振器（７）の非同期
化を避けるよう、増幅器（８）の利得を制御する利得削
減手段を具える。この手段は増幅器（８）の出力で飽和
した増幅信号のピーク検出により制御される。
時生ずる局部発振器周波数の同期の劣化を改善する。 【解決手段】 通常の自動利得制御（ＡＧＣ）の外に、
局部発振器を有する周波数混合器（７）、第１中間周波
数増幅器（８）、帯域通過フィルタ（９）および第２中
間周波数増幅器（１０）が、フェイスロックループ比較
器（１２）により制御される局部発振器（７）の非同期
化を避けるよう、増幅器（８）の利得を制御する利得削
減手段を具える。この手段は増幅器（８）の出力で飽和
した増幅信号のピーク検出により制御される。
Description
【０００１】
【発明の属する技術分野】この発明は、なかんずく、周
波数合成器およびフェイズロックループ位相比較器を有
する局部発振器とともに作用し、さらに他の増幅器要素
とともに作用する中間周波数増幅回路を具え、全体が通
常の自動利得制御手段を具える集積回路に関するもので
ある。この発明はテレビジョン受信用に案出されてきた
が、周波数制御ループおよび通常の自動利得制御手段を
具えた周波数合成器を具える他の装置にもまた適用され
る。
波数合成器およびフェイズロックループ位相比較器を有
する局部発振器とともに作用し、さらに他の増幅器要素
とともに作用する中間周波数増幅回路を具え、全体が通
常の自動利得制御手段を具える集積回路に関するもので
ある。この発明はテレビジョン受信用に案出されてきた
が、周波数制御ループおよび通常の自動利得制御手段を
具えた周波数合成器を具える他の装置にもまた適用され
る。
【０００２】
【発明が解決しようとする課題】本発明の目的は、高周
波受信機用増幅回路に関する特定の課題、すなわち中間
周波数増幅器が飽和する時局部発振器の周波数の同期が
劣化するという課題を解決せんとするものである。局部
発振器の周波数は、制御信号の零交差を基準値の零交差
と比較するＰＬＬと称せられるフエイズロックループ比
較器により制御される。中間周波数増幅器が飽和する
と、増幅器は特にアース側から逆にひろう高調波の故に
付加的な寄生信号を発生し、位相比較器ＰＬＬはこれら
付加信号を有効信号の零交差として計数し、このことは
周波数制御を劣化させる。
波受信機用増幅回路に関する特定の課題、すなわち中間
周波数増幅器が飽和する時局部発振器の周波数の同期が
劣化するという課題を解決せんとするものである。局部
発振器の周波数は、制御信号の零交差を基準値の零交差
と比較するＰＬＬと称せられるフエイズロックループ比
較器により制御される。中間周波数増幅器が飽和する
と、増幅器は特にアース側から逆にひろう高調波の故に
付加的な寄生信号を発生し、位相比較器ＰＬＬはこれら
付加信号を有効信号の零交差として計数し、このことは
周波数制御を劣化させる。
【０００３】
【課題を解決するための手段】この課題を解決するた
め、冒頭に記載した本発明に係る集積回路は、中間周波
数増幅回路の少なくとも１つの段が、中間周波数信号用
増幅度ピーク検出回路が与えられた閾値を越えるのを検
出する時、それ自身の自動利得削減手段を有し、その利
得削減手段がそれ自身の時定数および増幅度検出を有す
る通常の利得制御手段とは独立に作用することを特徴と
するものである。
め、冒頭に記載した本発明に係る集積回路は、中間周波
数増幅回路の少なくとも１つの段が、中間周波数信号用
増幅度ピーク検出回路が与えられた閾値を越えるのを検
出する時、それ自身の自動利得削減手段を有し、その利
得削減手段がそれ自身の時定数および増幅度検出を有す
る通常の利得制御手段とは独立に作用することを特徴と
するものである。
【０００４】本発明は局部的発振器の周波数の非同期を
避けるため、中間周波数増幅器それ自身の利得削減手段
のそれとは独立に順次に作用し続ける受信機の通常の利
得制御手段（ＡＧＣと呼ばれる）とは独立である局部自
動利得制御を実現するという考え方に基づいている。
避けるため、中間周波数増幅器それ自身の利得削減手段
のそれとは独立に順次に作用し続ける受信機の通常の利
得制御手段（ＡＧＣと呼ばれる）とは独立である局部自
動利得制御を実現するという考え方に基づいている。
【０００５】自主的な自動利得制御システムを具えた増
幅回路は演算増幅機の分野で公知であるのは事実であ
る。かかる増幅器は、例えば、特開昭６３−３１３９０
５「自動利得制御回路」の抄録に記載されている。しか
しながら、ここに記載された増幅器が解決されるべき課
題はＰＬＬ比較器および発振器が存在する高周波受信機
で遭遇する課題とは全く異なる。さらに、この発明で
は、通常のＡＧＣに加えられる高周波受信機自身の自動
利得削減手段は通常のＡＧＣ動作を擾乱したり、また、
例えば、不安定生を創生するものと思われるが、自動利
得削減手段が通常のＡＧＣと比較される時、前記利得削
減手段の検出モードが閾値に基づき、この閾値が信号の
比較的高いレベルに対応し、他方同時に制御時定数が異
なるという事実によれば上述のことはそうはならない。
幅回路は演算増幅機の分野で公知であるのは事実であ
る。かかる増幅器は、例えば、特開昭６３−３１３９０
５「自動利得制御回路」の抄録に記載されている。しか
しながら、ここに記載された増幅器が解決されるべき課
題はＰＬＬ比較器および発振器が存在する高周波受信機
で遭遇する課題とは全く異なる。さらに、この発明で
は、通常のＡＧＣに加えられる高周波受信機自身の自動
利得削減手段は通常のＡＧＣ動作を擾乱したり、また、
例えば、不安定生を創生するものと思われるが、自動利
得削減手段が通常のＡＧＣと比較される時、前記利得削
減手段の検出モードが閾値に基づき、この閾値が信号の
比較的高いレベルに対応し、他方同時に制御時定数が異
なるという事実によれば上述のことはそうはならない。
【０００６】好適な実施態様では増幅ピーク検出手段が
数μ秒程度の時定数を有する誤差信号を提供する手段を
含んでいる。増幅度ピーク検出回路は、好適には、中間
周波数信号のピーク値と基準値間差の関数としての誤差
信号を創生するのに使用される電流を発生する電流発生
器である。
数μ秒程度の時定数を有する誤差信号を提供する手段を
含んでいる。増幅度ピーク検出回路は、好適には、中間
周波数信号のピーク値と基準値間差の関数としての誤差
信号を創生するのに使用される電流を発生する電流発生
器である。
【０００７】さらに特定の実施態様では、増幅度ピーク
検出回路が差動対と称せられる１対のトランジスタを具
え、その差動対の第１トランジスタのベースが増幅器の
出力から中間周波数信号を受信し、差動対の第２トラン
ジスタのベースが基準電圧に接続されるとともに、差動
対の２つのトランジスタのうちの１つのトランジスタの
コレクタが１つの抵抗および１つの他のトランジスタの
ベース・エミッタ接合の直列配置に並列に接続された１
つのコンデンサを介して電圧源に接続され、前記１つの
他のトランジスタが前記差動対の２つのトランジスタと
は反対極性を有し、そのコレクタが前記誤差信号を創生
するのに使用される電流を発生する電流出力を形成して
いる。
検出回路が差動対と称せられる１対のトランジスタを具
え、その差動対の第１トランジスタのベースが増幅器の
出力から中間周波数信号を受信し、差動対の第２トラン
ジスタのベースが基準電圧に接続されるとともに、差動
対の２つのトランジスタのうちの１つのトランジスタの
コレクタが１つの抵抗および１つの他のトランジスタの
ベース・エミッタ接合の直列配置に並列に接続された１
つのコンデンサを介して電圧源に接続され、前記１つの
他のトランジスタが前記差動対の２つのトランジスタと
は反対極性を有し、そのコレクタが前記誤差信号を創生
するのに使用される電流を発生する電流出力を形成して
いる。
【０００８】前記増幅回路は、好適には、増幅器の入力
に少なくとも１つのブリッジ分割器を具え、その分割器
が中間周波数信号通路で誤差信号により制御され、それ
を介して通過する零入力電流（quiescent current)の関
数としての可変インピーダンスを有する少なくとも１つ
の半導体要素を具え、他方そのブリッジ分割器の他の要
素が増幅器の入力の内部インピーダンスにより形成され
る。
に少なくとも１つのブリッジ分割器を具え、その分割器
が中間周波数信号通路で誤差信号により制御され、それ
を介して通過する零入力電流（quiescent current)の関
数としての可変インピーダンスを有する少なくとも１つ
の半導体要素を具え、他方そのブリッジ分割器の他の要
素が増幅器の入力の内部インピーダンスにより形成され
る。
【０００９】かくて、ブリッジ分割器の複数の要素の動
的インピーダンスは容易に制御され時定数が創生され
る。好適には、前記半導体要素はエミッタ・ホロアとし
て配置されたトランジスタのベース・エミッタ接合であ
る。かくて回路配置の入力で高いインピーダンスが提供
される。差動対と称せられる１つのトランジスタ対の第
１トランジスタのベースに印加される電圧を創生するた
め、前記回路がさらに誤差信号の創生に使用される電流
通路に置かれた少なくとも１つのダイオードを具え、他
方この対の第２トランジスタのコレクタが可変インピー
ダンス半導体要素を介して通過する前記零入力電流の電
流源を形成する。
的インピーダンスは容易に制御され時定数が創生され
る。好適には、前記半導体要素はエミッタ・ホロアとし
て配置されたトランジスタのベース・エミッタ接合であ
る。かくて回路配置の入力で高いインピーダンスが提供
される。差動対と称せられる１つのトランジスタ対の第
１トランジスタのベースに印加される電圧を創生するた
め、前記回路がさらに誤差信号の創生に使用される電流
通路に置かれた少なくとも１つのダイオードを具え、他
方この対の第２トランジスタのコレクタが可変インピー
ダンス半導体要素を介して通過する前記零入力電流の電
流源を形成する。
【００１０】好適には、前記利得削減手段が利得の増大
か減少に依存して異なる時定数を提供する。これは一方
では利得制御が急速に活性化され、他方ではよりゆっく
りと不活性化される効果がある。好適には、時定数の１
つを発生させるため、エミッタ接地の形態に接続され、
コレクタ負荷抵抗に接続されるコレクタと、コレクタお
よび誤差信号により制御されるベース間に１つのコンデ
ンサとを有する１つのトランジスタを前記増幅回路が具
えるとともに、他の時定数を発生させるため、エミッタ
が抵抗によってアースに接続され、ベースが誤差信号に
より制御され、その主電流通路を誤差電流が通過し、ベ
ースが他の１つのコンデンサを介して前記負荷抵抗に接
続されるエミッタ・ホロワとして配置される１つのトラ
ンジスタと、エミッタが前記エミッタ・ホロワとして配
置されるトランジスタのベースに接続され、ベースがこ
の同じトランジスタのコレクタに接続され、コレクタが
供給電圧に接続される他のトランジスタを前記増幅回路
が具えている。かくて、この回路は削減された値を有す
る複数のコンデンサを使用し、それでこの回路には集積
化の可能性がある。
か減少に依存して異なる時定数を提供する。これは一方
では利得制御が急速に活性化され、他方ではよりゆっく
りと不活性化される効果がある。好適には、時定数の１
つを発生させるため、エミッタ接地の形態に接続され、
コレクタ負荷抵抗に接続されるコレクタと、コレクタお
よび誤差信号により制御されるベース間に１つのコンデ
ンサとを有する１つのトランジスタを前記増幅回路が具
えるとともに、他の時定数を発生させるため、エミッタ
が抵抗によってアースに接続され、ベースが誤差信号に
より制御され、その主電流通路を誤差電流が通過し、ベ
ースが他の１つのコンデンサを介して前記負荷抵抗に接
続されるエミッタ・ホロワとして配置される１つのトラ
ンジスタと、エミッタが前記エミッタ・ホロワとして配
置されるトランジスタのベースに接続され、ベースがこ
の同じトランジスタのコレクタに接続され、コレクタが
供給電圧に接続される他のトランジスタを前記増幅回路
が具えている。かくて、この回路は削減された値を有す
る複数のコンデンサを使用し、それでこの回路には集積
化の可能性がある。
【００１１】
【発明の実施の形態】以下添付図面を参照し実施例によ
り本発明の実施の形態を詳細に説明する。図１に示され
るテレビジョン受信機はアンテナ３からはじまり順次
に、高周波数増幅器（ＲＥ ＡＭＰ）５、制御可能な周
波数低域通過フィルタ６、局部発振器を有する周波数混
合器（ＯＳＣ／ＭＩＸＥＲ）７、第１中間周波数増幅器
（ＩＦ１ ＡＭＰ）８、帯域通過フィルタ９、第２中間
周波数増幅器（ＩＦ２ ＡＭＰ）１０、復調器（ＤＥＭ
ＯＤ）１１、映像処理回路１８、陰極線管１９、音声処
理回路１６、拡声器１７を具えている。
り本発明の実施の形態を詳細に説明する。図１に示され
るテレビジョン受信機はアンテナ３からはじまり順次
に、高周波数増幅器（ＲＥ ＡＭＰ）５、制御可能な周
波数低域通過フィルタ６、局部発振器を有する周波数混
合器（ＯＳＣ／ＭＩＸＥＲ）７、第１中間周波数増幅器
（ＩＦ１ ＡＭＰ）８、帯域通過フィルタ９、第２中間
周波数増幅器（ＩＦ２ ＡＭＰ）１０、復調器（ＤＥＭ
ＯＤ）１１、映像処理回路１８、陰極線管１９、音声処
理回路１６、拡声器１７を具えている。
【００１２】局部発振器は、フェーズロックループを具
え制御電圧Vtune により公知の形態で局部発振器の周波
数を支配する（slave)ＰＬＬと称せられる周波数合成器
（ＰＬＬ ＳＹＮＴＨ）１２により制御される。復調器
１１はさらにＡＧＣ電圧を発生し、その電圧は増幅器１
０から受信する増幅された信号の増幅度を表わし、増幅
器１０と５の自動利得制御をおこなう。このアセンブリ
（assembly) の種々の要素は同じ集積回路、例えば、枠
４に位置する複数の要素で実現できる。
え制御電圧Vtune により公知の形態で局部発振器の周波
数を支配する（slave)ＰＬＬと称せられる周波数合成器
（ＰＬＬ ＳＹＮＴＨ）１２により制御される。復調器
１１はさらにＡＧＣ電圧を発生し、その電圧は増幅器１
０から受信する増幅された信号の増幅度を表わし、増幅
器１０と５の自動利得制御をおこなう。このアセンブリ
（assembly) の種々の要素は同じ集積回路、例えば、枠
４に位置する複数の要素で実現できる。
【００１３】図１の増幅器８の一部である図２て表わさ
れる回路はそれ自身公知でこれ以上記載を必要としない
現実の増幅器１４を有している。図２図示回路は信号Ｖ
inを受信する２つの平衡入力と信号Ｖout を発生する１
つの出力に対称である。その入力インピーダンスはＺin
に等しい。
れる回路はそれ自身公知でこれ以上記載を必要としない
現実の増幅器１４を有している。図２図示回路は信号Ｖ
inを受信する２つの平衡入力と信号Ｖout を発生する１
つの出力に対称である。その入力インピーダンスはＺin
に等しい。
【００１４】エミッタホロワとして配置され電流源Ｉcn
tr１またはＩcntr２それぞれにより充電されるトランジ
スタＴ１またはＴ２のベース・エミッタ接合は、２つの
入力各々の信号通路に置かれている。ブリッジ分割器が
一方ではこれらベース・エミッタ接合の各々の動的イン
ピーダンスにより、他方ではこの増幅器の入力の内部イ
ンピーダンスＺinにより形成されている。電流源Ｉcntr
１またはＩcntr２により発生される平均電流の値に依存
して、トランジスタのベース・エミッタ接合の動的イン
ピーダンスは変化し、電流源Ｉcntr１またはＩcntr２の
電流が増大すると、動的インピーダンスは減少し増幅器
の利得は増大するだろう。
tr１またはＩcntr２それぞれにより充電されるトランジ
スタＴ１またはＴ２のベース・エミッタ接合は、２つの
入力各々の信号通路に置かれている。ブリッジ分割器が
一方ではこれらベース・エミッタ接合の各々の動的イン
ピーダンスにより、他方ではこの増幅器の入力の内部イ
ンピーダンスＺinにより形成されている。電流源Ｉcntr
１またはＩcntr２により発生される平均電流の値に依存
して、トランジスタのベース・エミッタ接合の動的イン
ピーダンスは変化し、電流源Ｉcntr１またはＩcntr２の
電流が増大すると、動的インピーダンスは減少し増幅器
の利得は増大するだろう。
【００１５】誤差電流を発生する回路の一部は図３Ａに
示されている。この回路は増幅器から来る信号Ｖout を
受信する端子を有する。回路は差動対と称せられる１つ
のトランジスタ対を具え、それらトランジスタはエミッ
タが電流源Ｉ１によりともに給電される２つのＮＰＮ形
トランジスタＴ３とＴ４により形成されている。第１ト
ランジスタＴ４のベースは抵抗Ｒ１とＲ２のノード（no
de) から増幅器の出力信号を表わす信号を受信する。第
２トランジスタＴ３のベースは基準電圧Ｖrefに接続さ
れ、そのコレクタは抵抗Ｒと差動対の２つの（ＮＰＮ）
トランジスタとは反対の極性を有するＰＮＰトランジス
タＴ５のベース・エミッタ接合との直列組合せとは並列
なコンデンサＣを介して電圧源ＶＣＣに接続されてい
る。トランジスタＴ５のコレクタは誤差信号創生用に使
用される電流“Ｉdet ”を発生する。コンデンサＣは時
定数を生じる。
示されている。この回路は増幅器から来る信号Ｖout を
受信する端子を有する。回路は差動対と称せられる１つ
のトランジスタ対を具え、それらトランジスタはエミッ
タが電流源Ｉ１によりともに給電される２つのＮＰＮ形
トランジスタＴ３とＴ４により形成されている。第１ト
ランジスタＴ４のベースは抵抗Ｒ１とＲ２のノード（no
de) から増幅器の出力信号を表わす信号を受信する。第
２トランジスタＴ３のベースは基準電圧Ｖrefに接続さ
れ、そのコレクタは抵抗Ｒと差動対の２つの（ＮＰＮ）
トランジスタとは反対の極性を有するＰＮＰトランジス
タＴ５のベース・エミッタ接合との直列組合せとは並列
なコンデンサＣを介して電圧源ＶＣＣに接続されてい
る。トランジスタＴ５のコレクタは誤差信号創生用に使
用される電流“Ｉdet ”を発生する。コンデンサＣは時
定数を生じる。
【００１６】図３Ｂはその増幅度が増大するトランジス
タＴ４のベースに印加される波形を示している。はじめ
に信号は基準電圧Ｖref の値以上の値を有し、トランジ
スタＴ４は導通状態で、トランジスタＴ３はカットオフ
（cut off)である。点１の信号波形の谷は電圧Ｖref 以
下になり、トランジスタＴ４をカットオフしトランジス
タＴ３を電流Ｉdet を誘起するよう導通させる。点２で
例えばこの電流Ｉdetで提供される補正が未だ不十分な
のでこのことが再び発生する。ＲＣアセンブリにより発
生する時定数に起因して電流Ｉdet は正確にはパルス１
および２には追従しないが、パルス１および２の積分期
間に発生（evolve) する。約４０ＭＨｚの中間周波数の
場合には約３から５μs の時定数が選択される。
タＴ４のベースに印加される波形を示している。はじめ
に信号は基準電圧Ｖref の値以上の値を有し、トランジ
スタＴ４は導通状態で、トランジスタＴ３はカットオフ
（cut off)である。点１の信号波形の谷は電圧Ｖref 以
下になり、トランジスタＴ４をカットオフしトランジス
タＴ３を電流Ｉdet を誘起するよう導通させる。点２で
例えばこの電流Ｉdetで提供される補正が未だ不十分な
のでこのことが再び発生する。ＲＣアセンブリにより発
生する時定数に起因して電流Ｉdet は正確にはパルス１
および２には追従しないが、パルス１および２の積分期
間に発生（evolve) する。約４０ＭＨｚの中間周波数の
場合には約３から５μs の時定数が選択される。
【００１７】図４Ａの回路は図３Ａの増幅度ピーク検出
器の電流Ｉdet に基づく図２の２つのトランジスタの動
的インピーダンス制御用電流Ｉcntr１およびＩcntr２を
発生するのに使用され、この電流Ｉdet は電流Ｉdet に
基づく対数電圧を創生するよう直列に接続された３つの
ダイオードＤ１を介してアースに接続される入力端子１
５へ導入される。入力１５は差動対と称せられ、それら
エミッタが電流源ＩＤ１により共通に給電される１つの
トランジスタ対の第１トランジスタＴ６のベースに接続
されている。その対の第２トランジスタＴ７のベース
は、２つのトランジスタＴ６とＴ７用に零入力バイアス
電流の平衡を取るよう、その電流が抵抗を介してＶＣＣ
により供給される３つのダイオードＤ２を介してアース
に接続される。この対の第２トランジスタＴ７のコレク
タは電流Ｉcntr１を供給する。電流ＩＤ１の値はトラン
ジスタＴ１の零入力電流Ｉcntr１を決定する。トランジ
スタＴ６−Ｔ７と同じダイオードの組Ｄ１とＤ２に接続
され、これらの組がバイアス電圧源として作用する２つ
の他のトランジスタＴ８とＴ９は同じように電流Ｉcntr
２を発生する。図４Ｂの曲線は複数のダイオードにより
発生する効果を示しており、発生される電流Ｉcntr１
（またはＩcntr２）はＩdet が増大する時、最初は速く
次に次第によりゆっくりと減少し、差動対は対数的に駆
動される。
器の電流Ｉdet に基づく図２の２つのトランジスタの動
的インピーダンス制御用電流Ｉcntr１およびＩcntr２を
発生するのに使用され、この電流Ｉdet は電流Ｉdet に
基づく対数電圧を創生するよう直列に接続された３つの
ダイオードＤ１を介してアースに接続される入力端子１
５へ導入される。入力１５は差動対と称せられ、それら
エミッタが電流源ＩＤ１により共通に給電される１つの
トランジスタ対の第１トランジスタＴ６のベースに接続
されている。その対の第２トランジスタＴ７のベース
は、２つのトランジスタＴ６とＴ７用に零入力バイアス
電流の平衡を取るよう、その電流が抵抗を介してＶＣＣ
により供給される３つのダイオードＤ２を介してアース
に接続される。この対の第２トランジスタＴ７のコレク
タは電流Ｉcntr１を供給する。電流ＩＤ１の値はトラン
ジスタＴ１の零入力電流Ｉcntr１を決定する。トランジ
スタＴ６−Ｔ７と同じダイオードの組Ｄ１とＤ２に接続
され、これらの組がバイアス電圧源として作用する２つ
の他のトランジスタＴ８とＴ９は同じように電流Ｉcntr
２を発生する。図４Ｂの曲線は複数のダイオードにより
発生する効果を示しており、発生される電流Ｉcntr１
（またはＩcntr２）はＩdet が増大する時、最初は速く
次に次第によりゆっくりと減少し、差動対は対数的に駆
動される。
【００１８】図５に表わされる回路は図１図示増幅器８
の実施例の変形を形成する。それはそれ自身公知の出力
が回路の出力Ｖout を形成する中間周波数増幅器２８を
具えている。アセンブリの利得を制御するために、複数
のトランジスタＴ６A からＴ７B により形成される可変
利得入力段は増幅器２８の上流に置かれている。この段
は２つの差動対Ｔ６A ／Ｔ６B およびＴ７A ／Ｔ７B を
具えている。対Ｔ６A／Ｔ６B の共通エミッタは固定の
電流発生器ＩＧを介して電流を受信し、対Ｔ７ A ／Ｔ７
B の共通エミッタはＩcntrを引きこむ制御モジュール２
２へ接続されている。増幅されるべき信号は対称、すな
わち２つの成分Ｖin＋とＶin−により形成される。信号
Ｖin＋はトランジスタＴ６A のベースとトランジスタＴ
７A のベースとに供給され、信号Ｖin−はトランジスタ
Ｔ６B のベースとトランジスタＴ７B のベースとに供給
されている。トランジスタＴ６B とＴ７A のコレクタは
ともに抵抗２６を介して電源ＶCCに接続され、トランジ
スタＴ６A とＴ７B のコレクタはともに増幅器２８の入
力と抵抗２７を介して電源ＶＣＣとへ接続されている。
モジュール２２により取られる電流Ｉcntrが変化する
と、回路配置Ｔ７A からＴ７B の利得が増幅器２８の入
力での信号の大きさとして変化させられるのは明らかで
あろう。出力Ｖout はベースが基準電圧Ｖref1に接続さ
れるトランジスタＴ１５のエミッタへ接続されている。
Ｖont min.を出力Ｖout の底部のピーク値、Ｖbeをトラ
ンジスタＴ１５のベース・エミッタ間平均電圧とし、Ｖ
out min.−Ｖbe＜Ｖref ととると、トランジスタは導通
し電流ミラーＭ１により“リターン（returne ) ”され
るコレクタ電流がモジュール２２へ電流Ｉc を供給す
る。このモジュール２２は、抵抗２５を介して基準電圧
源Ｖref2へ接続されるコレクタが制御信号Ｉcntrを発生
し、ベースがトランジスタＴ１２のベースに接続される
トランジスタＴ１１を具えている。トランジスタＴ１１
とＴ１２の両エミッタはアースに接続され、“ノード
Ａ”と称せられるトランジスタＴ１２のコクレタは負荷
抵抗２１を介して電源ＶＣＣへ接続されている。トラン
ジスタＴ１３は電源ＶＣＣへ接続されるコレクタと、一
方ではトランジスタＴ１４のベースへ他方ではコンデン
サＣ２を介してノードＡへ接続されるエミッタを有して
いる。トランジスタＴ１４のコレクタとトランジスタＴ
１３のベースはともに電流導入接続Ｉc へ接続され、ト
ランジスタＴ１４のエミッタは抵抗２３を介してアース
におよびコンデンサＣ１を介してノード に接続されて
いる。この回路配置は公知の“ミラー”効果より利点を
え、Ｔ１４を介して通過する電流Ｉc は現実に抵抗２３
とコンデンサＣ１とに分割され、一方Ｔ１２のベース電
流はほとんどないと想定され、Ｔ１２のベースで電圧が
上昇し反対に点Ａで電圧が降下する時には、コンデンサ
Ｃ１の値が実際はそうでないのにあたかもより大きくな
ったようにすべてが推移する。かくて低い値の積分可能
なコンデンサＣ１を使用することが可能である。コンデ
ンサＣ２はＴ１３の主電流通路を介して急速に充電さ
れ、Ｔ１２の電流が確立されるとほとんで動作しない。
電流Ｉc が確立されるや、βを電流利得とした時電流β
×（Ｉｃ／２）が次第にＴ１１とＴ１２において時定数
τ＝Ｒ×Ｃ１で確立される。Ｉｃが消失するとＴ１１と
Ｔ１２のコレクタ電流も消失するが、この場合その時定
数はτ＝Ｒ×（Ｃ１＋Ｃ２）である。
の実施例の変形を形成する。それはそれ自身公知の出力
が回路の出力Ｖout を形成する中間周波数増幅器２８を
具えている。アセンブリの利得を制御するために、複数
のトランジスタＴ６A からＴ７B により形成される可変
利得入力段は増幅器２８の上流に置かれている。この段
は２つの差動対Ｔ６A ／Ｔ６B およびＴ７A ／Ｔ７B を
具えている。対Ｔ６A／Ｔ６B の共通エミッタは固定の
電流発生器ＩＧを介して電流を受信し、対Ｔ７ A ／Ｔ７
B の共通エミッタはＩcntrを引きこむ制御モジュール２
２へ接続されている。増幅されるべき信号は対称、すな
わち２つの成分Ｖin＋とＶin−により形成される。信号
Ｖin＋はトランジスタＴ６A のベースとトランジスタＴ
７A のベースとに供給され、信号Ｖin−はトランジスタ
Ｔ６B のベースとトランジスタＴ７B のベースとに供給
されている。トランジスタＴ６B とＴ７A のコレクタは
ともに抵抗２６を介して電源ＶCCに接続され、トランジ
スタＴ６A とＴ７B のコレクタはともに増幅器２８の入
力と抵抗２７を介して電源ＶＣＣとへ接続されている。
モジュール２２により取られる電流Ｉcntrが変化する
と、回路配置Ｔ７A からＴ７B の利得が増幅器２８の入
力での信号の大きさとして変化させられるのは明らかで
あろう。出力Ｖout はベースが基準電圧Ｖref1に接続さ
れるトランジスタＴ１５のエミッタへ接続されている。
Ｖont min.を出力Ｖout の底部のピーク値、Ｖbeをトラ
ンジスタＴ１５のベース・エミッタ間平均電圧とし、Ｖ
out min.−Ｖbe＜Ｖref ととると、トランジスタは導通
し電流ミラーＭ１により“リターン（returne ) ”され
るコレクタ電流がモジュール２２へ電流Ｉc を供給す
る。このモジュール２２は、抵抗２５を介して基準電圧
源Ｖref2へ接続されるコレクタが制御信号Ｉcntrを発生
し、ベースがトランジスタＴ１２のベースに接続される
トランジスタＴ１１を具えている。トランジスタＴ１１
とＴ１２の両エミッタはアースに接続され、“ノード
Ａ”と称せられるトランジスタＴ１２のコクレタは負荷
抵抗２１を介して電源ＶＣＣへ接続されている。トラン
ジスタＴ１３は電源ＶＣＣへ接続されるコレクタと、一
方ではトランジスタＴ１４のベースへ他方ではコンデン
サＣ２を介してノードＡへ接続されるエミッタを有して
いる。トランジスタＴ１４のコレクタとトランジスタＴ
１３のベースはともに電流導入接続Ｉc へ接続され、ト
ランジスタＴ１４のエミッタは抵抗２３を介してアース
におよびコンデンサＣ１を介してノード に接続されて
いる。この回路配置は公知の“ミラー”効果より利点を
え、Ｔ１４を介して通過する電流Ｉc は現実に抵抗２３
とコンデンサＣ１とに分割され、一方Ｔ１２のベース電
流はほとんどないと想定され、Ｔ１２のベースで電圧が
上昇し反対に点Ａで電圧が降下する時には、コンデンサ
Ｃ１の値が実際はそうでないのにあたかもより大きくな
ったようにすべてが推移する。かくて低い値の積分可能
なコンデンサＣ１を使用することが可能である。コンデ
ンサＣ２はＴ１３の主電流通路を介して急速に充電さ
れ、Ｔ１２の電流が確立されるとほとんで動作しない。
電流Ｉc が確立されるや、βを電流利得とした時電流β
×（Ｉｃ／２）が次第にＴ１１とＴ１２において時定数
τ＝Ｒ×Ｃ１で確立される。Ｉｃが消失するとＴ１１と
Ｔ１２のコレクタ電流も消失するが、この場合その時定
数はτ＝Ｒ×（Ｃ１＋Ｃ２）である。
【図１】高周波受信機を線図的に示す図。
【図２】中間周波数増幅回路の一部を示す線図。
【図３】Ａは増幅度ピーク検出回路を示す線図。Ｂはそ
の動作波形を示す図。
の動作波形を示す図。
【図４】Ａは対数電圧を創生するための電流通路に置か
れた３つのダイオードを有する電流源を示す線図。Ｂは
その動作曲線を示す図。
れた３つのダイオードを有する電流源を示す線図。Ｂは
その動作曲線を示す図。
【図５】利得制御用に２つの時定数を有する回路を持っ
た中間周波数増幅回路の一部を示す線図。
た中間周波数増幅回路の一部を示す線図。
３ アンテナ ５ 高周波数増幅器 ６ 制御可能な周波数低域通過フィルタ ７ 周波数混合器 ８ 第１中間周波数増幅器 ９ 帯域通過フィルタ 10 第２中間周波数増幅器 11 復調器 12 周波数合成器 14 現実の増幅器 15 入力端子 16 音声処理回路 17 拡声器 18 映像処理回路 19 陰極線管 21 負荷抵抗 22 制御モジュール 23，25，26，27 抵抗 28 中間周波数増幅器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 オリヴィエ クラン フランス国 14000 カン リュ ジャン マロ ３
Claims (10)
- 【請求項１】 なかんずく、周波数合成器およびフェイ
ズロックループ位相比較器を有する局部発振器とともに
作用し、さらに他の増幅器要素とともに作用する中間周
波数増幅回路を具え、全体が通常の自動利得制御手段を
具える集積回路において、局部発振周波数の非同期を避
けるため、中間周波数増幅回路の少なくとも１つの段
が、中間周波数信号用増幅度ピーク検出回路が与えられ
た閾値を越えるのを検出する時、それ自身の自動利得削
減手段を有し、その利得削減手段がそれ自身の時定数お
よび増幅度検出を有する通常の利得制御手段とは独立に
作用することを特徴とする集積回路。 - 【請求項２】 請求項１記載の集積回路において、増幅
度ピーク検出回路が数μ秒程度の時定数を有する誤差信
号を提供する手段を含むことを特徴とする集積回路。 - 【請求項３】 請求項１記載の集積回路において、増幅
度ピーク検出回路が中間周波数信号のピーク値と基準値
間差の関数としての誤差信号を創生するのに使用される
電流を発生する電流発生器であることを特徴とする集積
回路。 - 【請求項４】 請求項３記載の集積回路において、増幅
度ピーク検出回路が差動対と称せられる１対のトランジ
スタを具え、その差動対の第１トランジスタのベースが
増幅器の出力から中間周波数信号を受信し、差動対の第
２トランジスタのベースが基準電圧に接続されるととも
に、差動対の２つのトランジスタのうちの１つのトラン
ジスタのコレクタが１つの抵抗および１つの他のトラン
ジスタのベース・エミッタ接合の直列配置に並列に接続
された１つのコンデンサを介して電圧源に接続され、前
記１つの他のトランジスタが前記差動対の２つのトラン
ジスタとは反対極性を有し、そのコレクタが前記誤差信
号を創生するのに使用される電流を発生する電流出力を
形成することを特徴とする集積回路。 - 【請求項５】 請求項１記載の集積回路において、前記
集積回路が好適には増幅器の入力に少なくとも１つのブ
リッジ分割器を具え、その分割器が中間周波数信号通路
で誤差信号により制御され、それを介して通過される零
入力電流の関数としての可変インピーダンスを有する少
なくとも１つの半導体要素を有し、他方そのブリッジ分
割器の他の要素が増幅器の入力の内部インピーダンスに
より形成されることを特徴とする集積回路。 - 【請求項６】 請求項５記載の集積回路において、前記
半導体要素がエミッタ・ホロアとして配置されたトラン
ジスタのベース・エミッタ接合であることを特徴とする
集積回路。 - 【請求項７】 請求項５記載の集積回路において、差動
対と称せられる１つのトランジスタ対の第１トランジス
タのベースに印加される電圧を創生するため、前記回路
がさらに誤差信号の創生に使用される電流通路に置かれ
た少なくとも１つのダイオードを具え、他方この対の第
２トランジスタのコレクタが可変インピーダンス半導体
要素を介して通過する前記零入力電流の電流源を形成す
ることを特徴とする集積回路。 - 【請求項８】 請求項１記載の集積回路において、前記
利得削減手段が利得の増大か減少に依存して異なる時定
数を提供することを特徴とする集積回路。 - 【請求項９】 請求項８記載の集積回路において、時定
数の１つを発生させるため、エミッタ接地の形態に接続
され、コレクタ負荷抵抗に接続されるコレクタと、コレ
クタおよび誤差信号により制御されるベース間にコンデ
ンサ（Ｃ１）とを有するトランジスタ（Ｔ１２）を前記
集積回路が具えることを特徴とする集積回路。 - 【請求項１０】 請求項９記載の回路において、他の時
定数を発生させるためエミッタが抵抗によってアースに
接続され、ベースが誤差信号により制御され、その主電
流通路を誤差電流が通過し、ベースがコンデンサ（Ｃ
２）により前記負荷抵抗に接続されるエミッタ・ホロワ
として配置されるトランジスタ（Ｔ１４）と、エミッタ
が前記エミッタ・ホロワとして配置されるトランジスタ
のベースに接続され、ベースがこの同じトランジスタの
コレクタに接続され、コレクタが供給電圧に接続される
トランジスタ（Ｔ１３）とを具えることを特徴とする集
積回路。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9615050 | 1996-12-06 | ||
| FR9615050A FR2756988A1 (fr) | 1996-12-06 | 1996-12-06 | Circuit d'amplification pour un signal a frequence intermediaire et un recepteur d'ondes hertziennes |
| FR9700299 | 1997-01-14 | ||
| FR9700299 | 1997-01-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10178363A true JPH10178363A (ja) | 1998-06-30 |
Family
ID=26233152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9335416A Pending JPH10178363A (ja) | 1996-12-06 | 1997-12-05 | 集積回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5887246A (ja) |
| EP (1) | EP0847193A1 (ja) |
| JP (1) | JPH10178363A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10145250A (ja) * | 1996-11-12 | 1998-05-29 | Nec Corp | 無線受信装置 |
| US7900227B2 (en) * | 2000-04-07 | 2011-03-01 | Visible World, Inc. | Systems and methods for managing and distributing media content |
| US6625433B1 (en) * | 2000-09-29 | 2003-09-23 | Agere Systems Inc. | Constant compression automatic gain control circuit |
| DE60123082T2 (de) * | 2001-11-21 | 2007-03-29 | Sony Deutschland Gmbh | Digitale automatische Verstärkungsregelung |
| FR2832874A1 (fr) * | 2001-11-27 | 2003-05-30 | Koninkl Philips Electronics Nv | Tuner comprenant un filtre selectif |
| US9866336B2 (en) * | 2015-06-17 | 2018-01-09 | Google Llc | Phased array antenna self-calibration |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3976943A (en) * | 1974-08-19 | 1976-08-24 | Texas Instruments Incorporated | Phase lock loop AM/FM receiver |
| US4292598A (en) * | 1978-06-01 | 1981-09-29 | Tokyo Shibaura Denki Kabushiki Kaisha | Automatic gain control circuit |
| GB2053599B (en) * | 1979-06-22 | 1984-03-07 | Matsushita Electric Ind Co Ltd | Automatic gain control circuit |
| JPS6173416A (ja) * | 1984-09-19 | 1986-04-15 | Nec Corp | 自動周波数制御・自動利得制御回路 |
| NL8502861A (nl) * | 1985-10-21 | 1987-05-18 | Philips Nv | Stroomdrempelschakeling. |
| JPS62264778A (ja) * | 1986-05-12 | 1987-11-17 | Toshiba Corp | Ａｇｃ回路 |
| JPH07118788B2 (ja) * | 1986-10-28 | 1995-12-18 | 株式会社東芝 | 電子スチルカメラ |
| JPS63313905A (ja) * | 1987-11-06 | 1988-12-22 | Nec Corp | 自動利得制御回路 |
| JPH0695741B2 (ja) * | 1988-07-27 | 1994-11-24 | 三菱電機株式会社 | 自動利得制御回路 |
| IT1246235B (it) * | 1990-01-17 | 1994-11-17 | Sgs Thomson Microelectronics | Rete di controllo per diminuire i tempi di risposta di un tuner-agc di un ricevitore supereterodina e relativo circuito derivatore di fronti impiegato in detta rete di controllo |
| DE69214218T2 (de) * | 1991-07-15 | 1997-04-03 | Philips Electronics Nv | Empfänger |
| JPH05335855A (ja) * | 1992-05-29 | 1993-12-17 | Sanyo Electric Co Ltd | ラジオ受信機 |
| CA2118810C (en) * | 1992-08-06 | 2000-05-02 | William T. Waldie | Radio having a combined pll and afc loop and method of operating the same |
| US5365279A (en) * | 1992-09-08 | 1994-11-15 | Samsung Electronics Co., Ltd. | Using D-C feedback with on-chip filtering to balance I-F drive to second detector in monolithic IC |
| US5337091A (en) * | 1993-07-01 | 1994-08-09 | Samsung Electronics Co., Ltd. | Video IF amplifier with auxiliary IF amplifier for intercarrier sound & AFT |
-
1997
- 1997-11-27 EP EP97203717A patent/EP0847193A1/fr not_active Withdrawn
- 1997-12-04 US US08/984,828 patent/US5887246A/en not_active Expired - Fee Related
- 1997-12-05 JP JP9335416A patent/JPH10178363A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5887246A (en) | 1999-03-23 |
| EP0847193A1 (fr) | 1998-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6714074B2 (en) | Power amplifier clipping circuit for minimizing output distortion | |
| US4492926A (en) | Amplitude modulation detector | |
| JPH09260974A (ja) | 増幅回路 | |
| US5884153A (en) | Delayed automatic gain control circuit | |
| JPH10178363A (ja) | 集積回路 | |
| JPS628622A (ja) | 雑音ブランキング信号発生回路 | |
| US5875392A (en) | Frequency mixer circuit receiving an unbalanced signal and outputting an output voltage having a minimized offset voltage | |
| CA1149889A (en) | Circuit arrangement useful in developing decoupled operating voltages for if amplifier stages of an integrated circuit | |
| JP3185803B2 (ja) | アンプ | |
| JP2003134799A (ja) | 電圧供給回路 | |
| JPH06311390A (ja) | 映像信号処理装置 | |
| JPH01501273A (ja) | 増幅器 | |
| KR940006367B1 (ko) | 자동 이득 제어 회로 | |
| US5126703A (en) | Signal attenuator | |
| US7834692B2 (en) | Peak detector with active ripple suppression | |
| JP3479334B2 (ja) | ステレオとデュアル音声信号認識用回路 | |
| JPS583626B2 (ja) | 同期分離回路におけるノイズ消去回路 | |
| US4945415A (en) | Slew enhancement circuit for an automatic frequency control system | |
| US4393354A (en) | Crossover circuit for use in automatic gain control systems | |
| US6714069B1 (en) | Self-configurable amplifier circuit | |
| US3512098A (en) | Transistor electrical circuit with collector voltage stabilization | |
| JPH10224153A (ja) | 超再生復調回路及びその発振用トランジスタ装置 | |
| JP2000349571A (ja) | 前置増幅回路 | |
| JP3030971B2 (ja) | 同期分離装置 | |
| JPH0736617B2 (ja) | 自動利得制御装置 |